JP2007080982A

JP2007080982A - Etching method, etching device and method of manufacturing semiconductor device

Info

Publication number: JP2007080982A
Application number: JP2005264543A
Authority: JP
Inventors: Yutaka Kudo; 豊工藤; Satoshi Tani; 聡谷; Kazuo Takada; 和男高田; Masamichi Sakaguchi; 正道坂口; Yoshiomi Kai; 美臣甲斐
Original assignee: Hitachi High Technologies Corp; Hitachi High Tech Corp
Current assignee: Hitachi High Tech Corp
Priority date: 2005-09-13
Filing date: 2005-09-13
Publication date: 2007-03-29
Anticipated expiration: 2025-09-13
Also published as: JP4653603B2

Abstract

<P>PROBLEM TO BE SOLVED: To perform round processing to the end of a trench while accelerating etching treatment in the method of manufacturing a semiconductor device. <P>SOLUTION: At the step of a first reactive gas plasma, a reaction product is made to deposit to the side wall of a hard mask pattern 201, while forming a corner of a tapered shape in an opening 203. At the step of a second reactive gas plasma, a time delay of a continuous etching start to each point of the corner is set up while exposing the corner of a tapered shape by retreating the reaction product. A trench is processed by the nonlinear retreat speed accompanied with the shape change of the reaction product and the setup of the time lag while forming a top round in the upper end. Next, a side reaction product is formed in the surface of the internal trench wall, and a bottom round is formed as a mask of ion incidence by the reaction product. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は半導体デバイスのエッチング方法に関する。更に詳細には、トレンチの上端、及び底部の角部分を、ラウンド形状に加工しながら、高速にドライエッチングするエッチング方法、エッチング装置及び半導体装置の製造方法に関する。 The present invention relates to a method for etching a semiconductor device. More specifically, the present invention relates to an etching method, an etching apparatus, and a method for manufacturing a semiconductor device, in which dry etching is performed at a high speed while processing the top and bottom corners of a trench into a round shape.

半導体デバイスの高集積化に伴い、ＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ）の半導体の素子分離技術が用いられるようになってきた。この素子分離技術は、半導体デバイスの素子分離領域に、ドライエッチングでトレンチを形成し、そのトレンチへＣＶＤ法等で絶縁膜を埋め込み、電気的に素子間を分離する方法である。 With the high integration of semiconductor devices, STI (Shallow Trench Isolation) semiconductor element isolation technology has come to be used. This element isolation technique is a method in which a trench is formed in an element isolation region of a semiconductor device by dry etching, an insulating film is embedded in the trench by a CVD method or the like, and the elements are electrically separated.

このエッチング加工の際のトレンチ形状は、半導体デバイスの電気的特性に影響を及ぼし、トレンチの上端部や下端部が鋭角に形成されると、前記の端部に電界集中が発生し、ＳＴＩの絶縁耐圧低下などの問題が発生する。 The trench shape during the etching process affects the electrical characteristics of the semiconductor device. When the upper end and the lower end of the trench are formed at an acute angle, electric field concentration occurs at the end, and the STI is insulated. Problems such as a decrease in breakdown voltage occur.

この問題を解決する方法として、特許文献１には、ドライエッチングでトレンチを形成する際、ＨＢｒ、ＣＦ４、及びＯ２の混合ガスプラズマを用いて、上端部、及び下端部にラウンド加工を施すことが提案されている。
特許文献１記載のドライエッチング方法は、堆積性の高いＨＢｒとＣＦ４の混合ガスプラズマを用い、上端部に僅かなテーパー加工を施こしながらパターン側壁へ保護膜を形成し、その後メインのトレンチ部分をＨＢｒとＯ２混合ガスプラズマにてエッチング加工するものである。
特開２００４−６３９２１号公報 As a method for solving this problem, Patent Document 1 discloses that when a trench is formed by dry etching, a mixed gas plasma of HBr, CF4, and O2 is used to round the upper end portion and the lower end portion. Proposed.
The dry etching method described in Patent Document 1 uses a high-deposited mixed gas plasma of HBr and CF4, forms a protective film on the pattern side wall while applying a slight taper to the upper end, and then forms the main trench portion. Etching is performed using HBr and O2 mixed gas plasma.
Japanese Patent Laid-Open No. 2004-63921

しかし、上記従来技術では、ＨＢｒの混合ガスプラズマで、堆積性の高い反応生成物が生成されるため、反応生成物が保護膜として、トレンチ内壁面に厚く形成される。そのため、上端部の順テーパー形状、及びトレンチの垂直形状は得られるものの、前記保護膜がエッチングのマスクとして作用し、エッチングレートが著しく低下する。よって、特にＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）などの比較的トレンチ加工幅の大きいデバイスでは、エッチングすべきトレンチ内の体積が大きいため、スループットの低下が避けられない。前記の半導体デバイスにおいては、量産性を確保するためのエッチングレートの高速化が重要な課題となっている。 However, in the above prior art, a reaction product having a high deposition property is generated by the mixed gas plasma of HBr. Therefore, the reaction product is formed thick on the inner wall surface of the trench as a protective film. Therefore, although the forward tapered shape of the upper end and the vertical shape of the trench can be obtained, the protective film acts as an etching mask, and the etching rate is remarkably reduced. Therefore, in particular, in a device having a relatively large trench processing width such as an IGBT (Insulated Gate Bipolar Transistor), the volume in the trench to be etched is large, and thus a reduction in throughput is inevitable. In the semiconductor device described above, increasing the etching rate to ensure mass productivity is an important issue.

また、チャンバー内壁に多量の反応生成物が付着するため、離脱した反応性生物がプロセスガスに混入し、プロセスを安定化できない問題もある。
さらに、反応生成物によるチャンバー内壁の汚れが著しいため、ウエットクリーニングの周期が短く、エッチング装置のダウンタイムを改善することが難しい。
以上のように、従来技術は、エッチングレート、安定性の面に配慮がなされておらず、生産性、及び半導体デバイスの電気的特性の確保が難しいなどの課題を残していた。 In addition, since a large amount of reaction product adheres to the inner wall of the chamber, there is a problem that the detached reactive organisms are mixed into the process gas and the process cannot be stabilized.
Furthermore, the chamber inner wall is significantly soiled by reaction products, so that the wet cleaning cycle is short and it is difficult to improve the downtime of the etching apparatus.
As described above, the prior art does not give consideration to the etching rate and stability, and has left problems such as difficulty in securing the productivity and electrical characteristics of the semiconductor device.

本発明の目的は、トレンチの上端、及び底部の角部分をラウンド形状に加工すると共に、エッチングレートを高速化することである。本発明の更なる目的は、ハードマスク側壁に反応生成物からなる保護膜を形成し、ラウンド加工の加工幅、形状を、前記保護膜の膜厚と付着形状で制御し、安定したラウンド形状を得ることで、半導体デバイスの電気的特性を確保することである。また、チャンバー内壁への反応生成物の付着を低減し、ウエットクリーニング周期を延長することで、エッチング装置のダウンタイムを低減する事である。 An object of the present invention is to process the top and bottom corners of a trench into a round shape and increase the etching rate. A further object of the present invention is to form a protective film made of a reaction product on the side wall of the hard mask, and to control the processing width and shape of the round processing by the film thickness and the adhesion shape of the protective film, thereby achieving a stable round shape. Obtaining it is to ensure the electrical characteristics of the semiconductor device. Another object is to reduce the downtime of the etching apparatus by reducing the adhesion of reaction products to the inner wall of the chamber and extending the wet cleaning cycle.

上記の目的を達成するため、高い蒸気圧の反応生成物を生成する混合ガスプラズマを用いてエッチングを実施する。被処理基板を極低温に冷却して、高い蒸気圧の反応生成物をトレンチ内壁面に捕捉し、保護膜を形成すると共に、入射イオン等に対する耐性を持たせる。
また、ラウンド形状の安定化を目的として、第一の反応ガスプラズマの工程で、ラウンド加工幅、ラウンド形状を決定する保護膜を形成し、第二の反応ガスプラズマの工程で、前記保護膜を非線形に後退させ、トップラウンドを形成する。その後、トレンチエッチングの過程で、トレンチの内壁面に保護膜を形成し、それをマスクにボトムラウンドを形成するものである。さらに、チャンバー内壁を温度制御し、被処理基板以外への、反応生成物の付着を抑制したものである。 In order to achieve the above object, etching is performed using a mixed gas plasma that generates a reaction product having a high vapor pressure. The substrate to be processed is cooled to a very low temperature, and a reaction product having a high vapor pressure is trapped on the inner wall surface of the trench to form a protective film and have resistance against incident ions and the like.
Further, for the purpose of stabilizing the round shape, a protective film for determining the round processing width and the round shape is formed in the first reactive gas plasma process, and the protective film is formed in the second reactive gas plasma process. Retract non-linearly to form a top round. Thereafter, in the course of trench etching, a protective film is formed on the inner wall surface of the trench, and a bottom round is formed using the protective film as a mask. Furthermore, the temperature of the inner wall of the chamber is controlled to prevent the reaction product from adhering to other than the substrate to be processed.

本発明によれば、エッチングレートを高速化できると共に、トレンチの上端、及び底部のラウンド加工が可能となり、スループット、及び半導体デバイスの電気的特性を改善できる。また、トレンチの上端部、及び底部に安定したラウンド加工が施せるため、半導体デバイスの電気的特性が安定し、歩留りが向上する。さらに、チャンバー内壁に付着する反応生成物や付着物の剥離に伴う異物を抑制できる。その結果、ウエットクリーニング周期が延長可能になり、エッチング装置の生産性を向上できる。 According to the present invention, the etching rate can be increased, and the top and bottom of the trench can be rounded, and the throughput and the electrical characteristics of the semiconductor device can be improved. In addition, since stable round processing can be performed on the top and bottom of the trench, the electrical characteristics of the semiconductor device are stabilized and the yield is improved. Furthermore, it is possible to suppress reaction products adhering to the inner wall of the chamber and foreign matters accompanying the separation of the adhering matter. As a result, the wet cleaning cycle can be extended, and the productivity of the etching apparatus can be improved.

以下、本発明のプラズマエッチング装置について、図面を参照して詳細を説明する。 Hereinafter, the plasma etching apparatus of the present invention will be described in detail with reference to the drawings.

図１には、本発明の実施例１の、プラズマを形成する手段にマイクロ波と磁界を利用した、マイクロ波プラズマエッチング装置を示している。 FIG. 1 shows a microwave plasma etching apparatus using a microwave and a magnetic field as means for forming plasma according to the first embodiment of the present invention.

本装置は、アルミニウムまたはステンレス鋼などから構成される、円筒状の処理容器１０１を有し、被処理基板１０２を載置する試料台１０３が内設されている。処理容器１０１の外周には、温調器１２１が配設され、処理容器１０１の壁面を常温から１００℃に温度制御できるようになっている。 This apparatus has a cylindrical processing container 101 made of aluminum, stainless steel, or the like, and a sample stage 103 on which a substrate 102 to be processed is placed. A temperature controller 121 is disposed on the outer periphery of the processing container 101 so that the temperature of the wall surface of the processing container 101 can be controlled from room temperature to 100 ° C.

ＳｉＦ４、ＳＦ６、Ｓ２Ｆ１０、ＮＦ３、ＣＦ４、Ｃ２Ｆ６、Ｃ３Ｆ８、等のフロンガス、Ａｒ、Ｎ２等の不活性ガス、Ｏ２、ＣＯ等の酸化含有ガスは、図示しないガス流量調整手段（ＭＦＣ）やエアーバルブを含むモジュール化されたガス供給手段にて、独立してガス流量や供給タイミングが制御され、ガス導入口１０４から多孔構造のシャワープレート１０５を介して均一に被処理基板１０２表面へ供給される。 Freon gas such as SiF4, SF6, S2F10, NF3, CF4, C2F6, and C3F8, inert gas such as Ar and N2, and oxidation-containing gas such as O2 and CO are provided with a gas flow rate adjusting means (MFC) or an air valve (not shown). The gas supply means including the module controls the gas flow rate and supply timing independently and supplies the gas uniformly from the gas inlet 104 to the surface of the substrate 102 to be processed through the porous shower plate 105.

処理容器１０１の下方には、図示しないターボ分子ポンプ（ＴＭＰ）等の真空排気手段が配設されている。前記処理容器１０１と真空排気手段の間に、オートプレッシャーコントローラー（ＡＰＣ）等の調圧手段（図省略）が配設され、処理容器１０１内が所定圧力に保持される。
処理容器１０１内で処理終了後の反応ガスは、真空排気手段を介して処理容器１０１から排出される。 Below the processing vessel 101, vacuum exhaust means such as a turbo molecular pump (TMP) (not shown) is disposed. Pressure adjusting means (not shown) such as an auto pressure controller (APC) is disposed between the processing container 101 and the vacuum evacuating means, and the inside of the processing container 101 is held at a predetermined pressure.
The reaction gas after the completion of the processing in the processing container 101 is discharged from the processing container 101 through the vacuum exhaust means.

マグネトロン１０６で発生したマイクロ波は、導波管１０７から、電磁波を透過可能な石英、サファイヤ、窒化アルミニウム、窒化ボロン等で構成される誘電体窓１０８を介して、処理容器１０１内へ導入される。処理容器１０１の外周壁には、磁場発生用のソレノイドコイル１０９が配設され、発生する磁界と入射するマイクロ波との相互作用で、電子サイクロトロン共鳴（ＥＣＲ：ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲｅｓｏｎａｎｃｅ）を生成し、高密度プラズマを形成する。 Microwaves generated by the magnetron 106 are introduced into the processing vessel 101 from the waveguide 107 through a dielectric window 108 made of quartz, sapphire, aluminum nitride, boron nitride, or the like that can transmit electromagnetic waves. . A solenoid coil 109 for generating a magnetic field is disposed on the outer peripheral wall of the processing vessel 101, and generates electron cyclotron resonance (ECR) by the interaction between the generated magnetic field and the incident microwave. A density plasma is formed.

試料台１０３には、静電チャック１１０が配設され、静電吸着電源１１７からの直流電圧の印加で静電吸着力が発生する。この静電吸着力により、被処理基板１０２が静電チャック１１０に固定される。被処理基板１０２の周囲には、セラミックスまたは石英で構成される絶縁カバー１１８が配置されている。これら、処理容器１０１中央部に配設した、被処理基板１０２を置載する構造体を総称して、電極と呼ぶ。 The sample stage 103 is provided with an electrostatic chuck 110, and an electrostatic adsorption force is generated by applying a DC voltage from the electrostatic adsorption power source 117. The substrate 102 to be processed is fixed to the electrostatic chuck 110 by this electrostatic attraction force. An insulating cover 118 made of ceramics or quartz is disposed around the substrate to be processed 102. The structures on which the substrate to be processed 102 placed on the central portion of the processing container 101 is collectively referred to as an electrode.

静電チャック１１０表面の溝と、固定された被処理基板１０２間で形成される流路１１２に、冷却ガス供給口１１５を通して、Ｈｅ、Ａｒ、Ｏ２等の冷却ガスが供給される。流路１１２内は、ＭＦＣと圧力計（図省略）により所定圧力に制御される。熱伝達効率の向上のため、被処理基板１０２は静電チャック１１０の静電吸着力で強力に吸着保持し、この静電吸着力をもってガス流路１１２内を高圧下（０．５〜２．０ｋＰａ）に制御している。 A cooling gas such as He, Ar, or O 2 is supplied to the channel 112 formed between the groove on the surface of the electrostatic chuck 110 and the fixed substrate to be processed 102 through the cooling gas supply port 115. The inside of the flow path 112 is controlled to a predetermined pressure by an MFC and a pressure gauge (not shown). In order to improve the heat transfer efficiency, the substrate 102 to be processed is strongly adsorbed and held by the electrostatic adsorption force of the electrostatic chuck 110, and the inside of the gas channel 112 is subjected to a high pressure (0.5 to 2.. 0 kPa).

これらの被処理基板１０２と静電チャック１１０の密着力強化、ガス伝熱効率の向上で熱伝達率を改善し、被処理基板１０２の表面温度を極低温に維持している。静電チャック１１０は、強力な静電吸着力が発生できるようにモノポールで構成され、ジョンソン・ラベック力が有効に働くよう、静電チャック１１０の誘電体の固有抵抗を、−３０〜−６０℃の温度範囲で１０８〜１０１１Ω・ｃｍに設計している。 The heat transfer coefficient is improved by enhancing the adhesion between the substrate to be processed 102 and the electrostatic chuck 110 and improving the gas heat transfer efficiency, and the surface temperature of the substrate to be processed 102 is maintained at a very low temperature. The electrostatic chuck 110 is composed of a monopole so that a strong electrostatic attraction force can be generated, and the specific resistance of the dielectric of the electrostatic chuck 110 is set to −30 to −60 so that the Johnson-Labeck force works effectively. It is designed to be 108 to 1011 Ω · cm in the temperature range of ° C.

また、静電チャック１１０は−６０℃の極低温に冷却するため、静電チャック１１０に埋設された冷媒循環流路１１３に、チラーユニット１１４で極低温に温度制御された冷媒が循環される。また、被処理基板１０２面内の表面温度を均一化のため、少なくとも１以上の冷媒循環流路１１３が埋設され、独立した温度制御ができる。 Further, since the electrostatic chuck 110 is cooled to an extremely low temperature of −60 ° C., the refrigerant whose temperature is controlled to be extremely low by the chiller unit 114 is circulated through the refrigerant circulation channel 113 embedded in the electrostatic chuck 110. Further, in order to make the surface temperature in the surface of the substrate to be processed 102 uniform, at least one or more refrigerant circulation channels 113 are embedded, and independent temperature control can be performed.

試料台１０３には、高周波電力導入ポート１１６が配設され、任意波形発生装置（図省略）が接続された高周波電源１１１から、連続的な正弦波電圧であるＣＷ（ＣｏｎｔｉｎｕｏｕｓＷａｖｅ）、或いはＴＭ（ＴｉｍｅＭｏｄｕｌａｔｉｏｎ）の高周波バイアス電力が印加される。ＴＭの高周波バイアスの場合には、前記任意波形発生装置で、電圧もしくは電力を時間的に変調し、間欠的に静電チャック１１０に印加される。高周波電源１１１は、可変周波数電源で構成され、４００〜１２００ｋＨｚの周波数範囲で、任意の周波数に可変できる。また、高周波バイアスの印加タイミング、印加パワー、デューティ比、及び印加の周期は、エッチング装置の制御部（図省略）で制御される。 The sample stage 103 is provided with a high frequency power introduction port 116, and from a high frequency power supply 111 to which an arbitrary waveform generator (not shown) is connected, a continuous sine wave voltage CW (Continuous Wave) or TM ( Time Modulation) high frequency bias power is applied. In the case of the TM high-frequency bias, the voltage or power is temporally modulated by the arbitrary waveform generator and applied to the electrostatic chuck 110 intermittently. The high frequency power supply 111 is composed of a variable frequency power supply and can be varied to an arbitrary frequency within a frequency range of 400 to 1200 kHz. The application timing, application power, duty ratio, and application cycle of the high frequency bias are controlled by a control unit (not shown) of the etching apparatus.

処理容器１０１内の電極周囲には、金属汚染防止の石英製の円筒１２０とアルミニウム材にアルマイト等を表面処理したカバー１１９が設置されている。 Around the electrode in the processing vessel 101, a quartz cylinder 120 for preventing metal contamination and a cover 119 obtained by surface-treating alumite or the like on an aluminum material are installed.

本発明のエッチング方法は、フッ素、珪素、炭素から構成されるガスを用いた第１の反応ガスプラズマによる工程と、フッ素、珪素、硫黄、酸素から構成されるガスを用いた第２の反応ガスプラズマによる工程の、２つの工程を用いて実施される。その詳細を、図１から図６、を用いて以下に説明する。 The etching method of the present invention includes a first reactive gas plasma process using a gas composed of fluorine, silicon and carbon, and a second reactive gas using a gas composed of fluorine, silicon, sulfur and oxygen. It is carried out using two steps: a plasma step. Details thereof will be described below with reference to FIGS.

第１の反応ガスプラズマの工程では、この混合ガスプラズマで生成されるフッ素、珪素、炭素の活性種との相互反応により、ＳｉＸＦＹ、ＣＸＦＹ、Ｆ２、などの反応生成物が生成される。この反応生成物の中から比較的蒸気圧の高い、例えばＣ３Ｆ６（ｂｐ：−３１℃）、Ｃ３Ｆ８（ｂｐ：−３６℃）、Ｃ４Ｆ８（ｂｐ：−６℃）などの堆積性を有するフルオロカーボン（ＣＸＦＹ）からなる反応生成物を利用し、図２に示すハードマスク２０１側壁の保護膜２０２を形成する。 In the first reactive gas plasma process, reaction products such as SiXFY, CXFY, and F2 are generated by the mutual reaction with the active species of fluorine, silicon, and carbon generated by the mixed gas plasma. Among the reaction products, a fluorocarbon having a relatively high vapor pressure, such as C3F6 (bp: −31 ° C.), C3F8 (bp: −36 ° C.), C4F8 (bp: −6 ° C.), etc. (CXFY) 2 is used to form the protective film 202 on the side wall of the hard mask 201 shown in FIG.

ここで形成される保護膜２０２は、トレンチ上端部２０４にラウンド加工を施すためのマスキングとして利用される。トレンチ上端部２０４のラウンド加工幅、及びその形状は、このハードマスク２０１側壁に形成された、反応生成物からなる保護膜２０２の膜厚Ａ、及びその形状によって制御される。 The protective film 202 formed here is used as masking for rounding the upper end portion 204 of the trench. The round processing width and the shape of the upper end portion 204 of the trench are controlled by the film thickness A of the protective film 202 made of a reaction product formed on the side wall of the hard mask 201 and the shape thereof.

第１の反応ガスプラズマの工程における反応ガスを、ＳｉＦ４とＣＦ４で構成することが、本発明を実施する上で重要である。エッチングのマスクがホトレジスト層を含む場合には、前記ホトレジスト層より炭素源が供給されるため、保護膜２０２を比較的容易に形成できが、その反面、レジストによるコンタミネーションの問題が発生する。コンタミネーションを防止するには、ＳｉＯ２、Ｓｉ３Ｎ４等からなるハードマスク１０２で構成する事が望ましいが、炭素の供給源がないため、保護膜２０２を形成することが困難となる。
しかし、液体や固体に比べて高純度材料を製造できるＣＦ４などの気体から炭素源を補給できれば、マスキングに必要とする保護膜２０２の形成も、コンタミネーションの抑止も、共に可能になる。 It is important to implement the present invention that the reactive gas in the first reactive gas plasma step is composed of SiF 4 and CF 4. When the etching mask includes a photoresist layer, since the carbon source is supplied from the photoresist layer, the protective film 202 can be formed relatively easily, but on the other hand, there is a problem of contamination due to the resist. In order to prevent contamination, it is desirable to form the hard mask 102 made of SiO2, Si3N4, or the like, but it is difficult to form the protective film 202 because there is no carbon supply source.
However, if the carbon source can be replenished from a gas such as CF 4 that can produce a high-purity material compared to liquid or solid, both the formation of the protective film 202 required for masking and the suppression of contamination can be achieved.

また、ＳｉＦ４とＣＦ４で生成される反応生成物は、比較的蒸気圧が高いため、被処理基板上１０２上へ選択的に形成され、処理容器１０１内壁面の汚れも抑制することができる。なお、ＳｉＦ４の代わりにＨＢｒ等の臭素含有ガスを使用した場合には、例えばＳｉＢｒ４（ｂｐ：１５３℃）、Ｃ２Ｂｒ４（ｂｐ：２２６℃）、ＣＢｒ４（ｂｐ：１８９．５℃）などの高堆積性の反応生成物が形成されるため、処理容器１０１内の汚れは著しく速く、ウエットクリーニング周期も、それに応じて短くなる。 Moreover, since the reaction product produced by SiF4 and CF4 has a relatively high vapor pressure, it is selectively formed on the substrate 102 to be treated, and contamination of the inner wall surface of the processing vessel 101 can be suppressed. When a bromine-containing gas such as HBr is used instead of SiF4, high deposition properties such as SiBr4 (bp: 153 ° C.), C2Br4 (bp: 226 ° C.), CBr4 (bp: 189.5 ° C.), etc. Therefore, the contamination in the processing vessel 101 is remarkably fast, and the wet cleaning cycle is shortened accordingly.

ＳｉＦ４とＣＦ４の混合ガスプラズマから形成される反応生成物は、ＨＢｒ、ＣＦ４で形成される反応生成物に比べて蒸気圧が高い。そのため、処理過程でハードマスク２０１側壁に反応生成物からなる保護膜２０２が付着したとしても、被処理基板１０２の温度上昇や入射イオンで、その大半が除去される。そのため、その成長速度は極僅かで、反応生成物の沸点近傍では被処理基板１０２の温度ムラに影響を受けるため、付着する保護膜２０２の膜厚、及び形状の制御が不安定になる。 The reaction product formed from the mixed gas plasma of SiF4 and CF4 has a higher vapor pressure than the reaction product formed from HBr and CF4. For this reason, even if the protective film 202 made of a reaction product adheres to the side wall of the hard mask 201 during the processing, most of it is removed by the temperature rise of the substrate to be processed 102 or incident ions. Therefore, the growth rate is extremely low, and the film thickness and shape of the attached protective film 202 become unstable because it is affected by temperature unevenness of the substrate to be processed 102 in the vicinity of the boiling point of the reaction product.

そのため、本発明では、被処理基板１０２を載置する試料台１０３を極低温に温度制御すると共に、熱伝達効率を向上し、前記保護膜２０２をハードマスク２０１側壁に、高速かつ安定して形成可能としている。試料台１０３の温度を低くする事で、付着確率を改善し、保護膜２０２の成長速度を高速化すると共に、入射イオンや温度上昇に対する耐性を強化している。 Therefore, in the present invention, the temperature of the sample stage 103 on which the substrate to be processed 102 is placed is controlled to an extremely low temperature, heat transfer efficiency is improved, and the protective film 202 is formed on the side wall of the hard mask 201 stably at high speed. It is possible. By lowering the temperature of the sample stage 103, the adhesion probability is improved, the growth rate of the protective film 202 is increased, and the resistance against incident ions and temperature rise is enhanced.

この反応系で形成される保護膜２０２の成分の詳細は不明であるが、図８に示すように、少なくとも保護膜２０２を形成するには、試料台１０３温度を−２０℃以下にすることが必要である。試料台１０３温度を低くするほど、保護膜２０２の成長速度は増し、耐性も向上する。試料台１０３自体の耐久性に支障は無いものの、結露等の問題が発生するため、装置の保守性も考慮し、保護膜２０２を安定して形成するには、−３０〜−６０℃の範囲で制御することが望ましい。 Although the details of the components of the protective film 202 formed in this reaction system are unknown, as shown in FIG. 8, in order to form at least the protective film 202, the temperature of the sample stage 103 should be set to −20 ° C. or lower. is necessary. As the temperature of the sample stage 103 is lowered, the growth rate of the protective film 202 is increased and the resistance is also improved. Although there is no problem in the durability of the sample stage 103 itself, problems such as dew condensation occur. Therefore, in order to stably form the protective film 202 in consideration of the maintainability of the apparatus, a range of −30 to −60 ° C. It is desirable to control with.

図２に示すように、第１の反応ガスプラズマの工程では、反応生成物からなる保護膜２０２が付着するものの、開口部２０３表面に付着したものは、入射イオンによって除去される。そのため、僅かながらも被処理基板１０２の開口部２０３にエッチングが進行する。一方、ハードマスク２０１側壁上に付着する保護膜２０２は、入射イオンと並行する方向にあるため、開口部２０３表面に比べて除去される量が少なく、次第に開口部２０３の内面に向かって堆積が進行する。 As shown in FIG. 2, in the first reactive gas plasma step, the protective film 202 made of the reaction product is attached, but the one attached to the surface of the opening 203 is removed by incident ions. For this reason, the etching proceeds to the opening 203 of the substrate 102 to be processed, although slightly. On the other hand, since the protective film 202 attached on the side wall of the hard mask 201 is in a direction parallel to the incident ions, the amount removed is smaller than the surface of the opening 203, and the deposition gradually proceeds toward the inner surface of the opening 203. proceed.

堆積した保護膜２０２は、エッチングに対するマスクとして機能し、その直下の開口部２０３表面ではエッチングが停止する。エッチング処理の経過に従い、開口部２０３の内面に向かって保護膜２０２が成長し、次第にエッチングを受ける開口部２０３表面がせまくなるため、トレンチ上端部２０４には、テーパー状のコーナーが形成される。これらの、トレンチ上端部２０４の形状、及びハードマスク２０１側壁上の保護膜２０２の形状は、ＣＦ４ガス流量比、圧力、バイアス電力などのエッチング条件にて制御することができる。 The deposited protective film 202 functions as a mask against etching, and the etching stops on the surface of the opening 203 immediately below. As the etching process progresses, the protective film 202 grows toward the inner surface of the opening 203, and the surface of the opening 203 that undergoes etching gradually becomes narrow, so that a tapered corner is formed at the trench upper end 204. The shape of the upper end portion 204 of the trench and the shape of the protective film 202 on the side wall of the hard mask 201 can be controlled by etching conditions such as the CF4 gas flow ratio, pressure, and bias power.

前述のように、保護膜２０２の形成には、混合ガスプラズマへの炭素源の供給量が、その生成量を大きく左右する。炭素を含む反応ガス、例えばＣＦ４ガスなどの供給流量、及び総供給ガス流量に対するＣＦ４ガス等の流量比率にて、保護膜２０２の成長速度、及び被覆形状を制御することができる。炭素を含む反応ガスの供給量が多いほど、または供給流量比率が高いほど、保護膜２０２の成長速度は増大し、マスキングの処理時間を短くできる。 As described above, the amount of carbon source supplied to the mixed gas plasma greatly affects the formation of the protective film 202. The growth rate and covering shape of the protective film 202 can be controlled by the supply flow rate of a reaction gas containing carbon, for example, CF 4 gas, and the flow rate ratio of CF 4 gas to the total supply gas flow rate. The larger the supply amount of the reaction gas containing carbon or the higher the supply flow rate ratio, the higher the growth rate of the protective film 202 and the shorter the masking processing time.

但し、過剰に成長速度を速くすると、制御性が低下する。そのため、使用する装置に合せ、最適なエッチングの条件を求めることが望ましい。保護膜２０２の成長速度とコストの面を考慮すると、ＣＦ４が反応ガスとして望ましいが、炭素を含む反応ガスは、ＣＦ４に限定されるものではなく、Ｃ２Ｆ６、Ｃ３Ｆ８等においても、マスキング処理に使用可能な保護膜２０２を形成することができる。 However, if the growth rate is excessively increased, the controllability decreases. Therefore, it is desirable to obtain optimum etching conditions according to the apparatus to be used. Considering the growth rate and cost of the protective film 202, CF4 is preferable as a reactive gas. However, the reactive gas containing carbon is not limited to CF4, and can be used for masking processing in C2F6, C3F8, etc. A protective film 202 can be formed.

図５と図６は、ＳｉＦ４に対するＣＦ４の流量比とハードマスク２０１側壁上、及び被処理基板１０２の開口部２０５上に堆積する保護膜２０２の膜厚を示したものである。分析に用いたサンプルは、ＳｉＦ４流量を１０ＳＣＣＭに、ＣＦ４流量を可変しながら作成し、ＳＥＭによる断面観察から保護膜２０２の膜厚を求めたものである。図５に示すように、ハードマスク２０１側壁上の保護膜２０２の膜厚Ａは、ＣＦ４流量比の増大と共にほぼリニアに増加し、流量比８においては処理時間６０ｓｅｃで１２０ｎｍを得ることができる。概ね、総供給流量が１００ＳＣＣＭで、ＣＦ４流量比５〜９であれば、半導体装置の量産に適用できる性能とスループットを確保できる。 5 and 6 show the flow rate ratio of CF4 to SiF4 and the thickness of the protective film 202 deposited on the side wall of the hard mask 201 and on the opening 205 of the substrate 102 to be processed. The sample used for the analysis was prepared by changing the flow rate of CF4 to 10 SCCM while changing the flow rate of SiF4, and the thickness of the protective film 202 was obtained from cross-sectional observation by SEM. As shown in FIG. 5, the film thickness A of the protective film 202 on the side wall of the hard mask 201 increases almost linearly with an increase in the CF4 flow rate ratio, and at a flow rate ratio of 8, 120 nm can be obtained with a processing time of 60 sec. In general, if the total supply flow rate is 100 SCCM and the CF4 flow rate ratio is 5 to 9, performance and throughput applicable to mass production of semiconductor devices can be ensured.

一方、図６に示す開口部２０５上の保護膜２０２の膜厚Ｂは、ＣＦ４流量比１〜５の範囲においては、ほぼ一定の膜厚となる。この範囲では、ＣＦ４流量比の制御によって開口部２０５上の膜厚Ｂを一定に保ちながら、ハードマスク２０１側壁の膜厚Ａの形状を制御することができる。また、ＣＦ４流量比５以上では、側壁の膜厚Ａに比べて開口部２０５上の膜厚Ｂの成長が増大するため、膜厚Ｂの形状を制御することが可能となる。これらのＣＦ４流量比と処理時間で、マスキング形状及び生成膜厚を制御することにより、トレンチ上端部２０４のラウンド加工幅、形状等の制御が可能となる。 On the other hand, the film thickness B of the protective film 202 on the opening 205 shown in FIG. 6 is substantially constant in the range of the CF4 flow rate ratio of 1 to 5. In this range, the shape of the film thickness A on the side wall of the hard mask 201 can be controlled while the film thickness B on the opening 205 is kept constant by controlling the CF4 flow rate ratio. Further, when the CF4 flow rate ratio is 5 or more, since the growth of the film thickness B on the opening 205 is increased as compared with the film thickness A of the side wall, the shape of the film thickness B can be controlled. By controlling the masking shape and the generated film thickness with the CF4 flow rate ratio and the processing time, it is possible to control the round processing width and shape of the trench upper end portion 204.

なお、被処理基板１０２以外の処理容器１０１の内壁や部材は、プラズマ中で発生する反応生成物の蒸気圧を高くしているため、常温もしくは１００℃程度の温度制御で、反応生成物は揮発し、内壁や部材への堆積を抑制できる。反応生成物を除去するために行っているウエットクリーニングなどのメンテナンス周期は、従来の３倍程度に長くなり、ダウンタイムを低減することが可能となる。また、処理容器１０１の内壁面からの脱ガスがプラズマ中に混入する事を防止できるため、常に安定したプロセスを実現可能となる。 Note that the inner wall and members of the processing vessel 101 other than the substrate to be processed 102 increase the vapor pressure of the reaction product generated in the plasma, so that the reaction product is volatilized at room temperature or at about 100 ° C. In addition, accumulation on the inner wall and members can be suppressed. The maintenance cycle such as wet cleaning performed to remove the reaction product is about three times longer than the conventional one, and the downtime can be reduced. In addition, since degassing from the inner wall surface of the processing vessel 101 can be prevented from being mixed into the plasma, a stable process can always be realized.

ラウンド加工するための保護膜２０２によるマスキングを行った後、被処理基板１０２内のトレンチエッチングが、第２の反応ガスプラズマのステップで実施される。
図３に示すように、ハードマスク２０１側壁に形成した保護膜２０２は、このエッチングの過程で除去され、ハードマスク２０１側壁に向かって保護膜２０２が後退３０３する。 After masking with the protective film 202 for round processing, trench etching in the substrate to be processed 102 is performed in the second reactive gas plasma step.
As shown in FIG. 3, the protective film 202 formed on the side wall of the hard mask 201 is removed in this etching process, and the protective film 202 recedes 303 toward the side wall of the hard mask 201.

この保護膜２０２の後退速度を利用することにより、テーパー状のコーナー部に、各々のポイントに対応した、エッチングを開始させる連続的なタイムラグを設定すること可能となる。各々のポイントに設定されるタイムラグは、プロセス条件を連続的に可変して諧調を付すか、もしくは少なくとも１以上のプロセス条件のステップを踏んで、段階的に制御することも可能である。 By using the receding speed of the protective film 202, it is possible to set a continuous time lag for starting etching corresponding to each point in the tapered corner portion. The time lag set for each point can be controlled stepwise by continuously varying the process conditions and adding gradation, or by taking steps of at least one process condition.

保護膜２０２の後退で露出したトレンチ上端部２０４のテーパー状のコーナー部分は、前記タイムラグをもって、印加バイアスで加速したイオン入射３０２により、局所的にエッチングが進行する。なお、開口部２０３中央部の保護膜２０２は、エッチングによって後退するものの、ハードマスク２０１側壁には再付着が発生するため、処理時間の経過と共に、保護膜２０２の被覆形状は鋭角となる。その結果、図９に示すイオンの入射角度依存性により、保護膜２０２の後退は非線形に減少し、図１０のように時間の経過に伴い、保護膜２０２の後退速度は低下する。 Etching progresses locally at the tapered corner portion of the trench upper end portion 204 exposed by the receding of the protective film 202 by the ion incidence 302 accelerated by the applied bias with the time lag. Although the protective film 202 at the center of the opening 203 is receded by etching, redeposition occurs on the side wall of the hard mask 201, so that the covering shape of the protective film 202 becomes an acute angle as the processing time elapses. As a result, due to the incident angle dependency of ions shown in FIG. 9, the receding of the protective film 202 decreases nonlinearly, and the receding speed of the protective film 202 decreases with time as shown in FIG.

このエッチングを開始するタイムラグの設定と、マスクとなる保護膜２０２の非線形的な後退を利用して、テーパー状のコーナー部に滑らかな弧を有するラウンド形状部３０１を形成する。以上のように、ラウンド施す加工幅が保護膜２０２の膜厚Ａによって決定され、滑らかな弧を有するラウンド加工ができるため、プロセスが安定するとともに、半導体デバイスの歩留りを向上できる。 A round shape portion 301 having a smooth arc at a tapered corner portion is formed by using the time lag for starting the etching and the non-linear receding of the protective film 202 serving as a mask. As described above, the processing width to be rounded is determined by the film thickness A of the protective film 202, and round processing having a smooth arc can be performed. Therefore, the process is stabilized and the yield of the semiconductor device can be improved.

この第２の反応ガスプラズマのステップでは、ＳｉＦ４、ＳＦ６、Ｏ２の混合ガスプラズマが使用される。この混合ガスプラズマでの解離、及び被処理基板１０２表面との反応で生成される、例えばＳｉＦＸ、ＳＦＸなどの蒸気圧の高いイオンやラジカルによって、トレンチ４０３内のエッチングが進行する。蒸気圧が高いため、図４に示すように、トレンチ底面４０２への反応生成物の付着を抑制でき、エッチングに対する障害がないため、エッチングレートを高速化できる。 In the second reactive gas plasma step, a mixed gas plasma of SiF4, SF6, and O2 is used. Etching in the trench 403 proceeds by ions or radicals having a high vapor pressure, such as SiFX or SFX, generated by the dissociation with the mixed gas plasma and the reaction with the surface of the substrate 102 to be processed. Since the vapor pressure is high, as shown in FIG. 4, the adhesion of reaction products to the bottom surface 402 of the trench can be suppressed, and since there is no obstacle to etching, the etching rate can be increased.

また、トレンチ４０３内のエッチングで生成される前駆体と、添加されたＯ２ガスとの反応によって、主に酸化珪素からなる保護膜４０１が適度に形成されるため、Ｆラジカルによる等方的エッチングが抑制され、異方性エッチングが可能となる。さらに、生成された酸化珪素が、比較的薄く処理容器１０１内壁に形成される為、付着物の剥離が抑制され、異物の発生を抑止できる。その結果、処理容器１０１内のウエットクリーニング周期が延長可能となり、ダウンタイムを低減できる。 Further, since the protective film 401 mainly made of silicon oxide is appropriately formed by the reaction between the precursor generated by etching in the trench 403 and the added O 2 gas, isotropic etching by F radicals is performed. It is suppressed and anisotropic etching becomes possible. Furthermore, since the generated silicon oxide is relatively thin and formed on the inner wall of the processing container 101, peeling of the deposits is suppressed, and generation of foreign matters can be suppressed. As a result, the wet cleaning cycle in the processing container 101 can be extended, and downtime can be reduced.

前述のように、トレンチ４０３のエッチングの進行過程で、トレンチ側壁４０４には保護膜４０１が形成される。トレンチ底面４０２へ入射される混合ガスプラズマ中のイオンは、この保護膜４０１により部分的に入射が遮られる。トレンチ底面４０２の端部４０５は、トレンチ側壁４０４に近づくほど保護膜４０１による入射イオン３０２の立体角が小さくなるため、入射するイオンの低下と共にエッチングレートが低下する。イオン入射が遮蔽されない底面４０２の面は、所定のレートでエッチングが進行するため、結果としてトレンチ底面４０２の端部４０５にラウンド加工が施される。 As described above, the protective film 401 is formed on the trench side wall 404 in the course of the etching of the trench 403. The ions in the mixed gas plasma incident on the trench bottom surface 402 are partially blocked by the protective film 401. Since the solid angle of the incident ions 302 by the protective film 401 becomes smaller as the end portion 405 of the trench bottom surface 402 is closer to the trench side wall 404, the etching rate decreases as the incident ions decrease. Since etching proceeds at a predetermined rate on the surface of the bottom surface 402 where the ion incidence is not shielded, the end portion 405 of the trench bottom surface 402 is rounded.

トレンチ底面４０２の端部４０５のラウンド形状は、保護膜４０１の形状によって制御することができる。保護膜４０１の膜厚を制御することで、イオン入射を遮蔽する領域を変更し、ラウンド加工の曲率半径を制御することができる。保護膜４０１の膜厚は、Ｏ２の供給ガス量やエッチングの圧力により、反応生成物の生成量、またはトレンチ側壁４０４への付着確率を可変することにより可能である。トレンチ底面４０２の端部４０５のラウンド加工は、一連のステップ、または２以上のステップで実施することも可能である。一連のステップでは、処理時間を短縮できるため、高スループットを得ることができる。但し、より精度の高いラウンド形状が求められる場合には、保護膜４０１の形状を、ステップごとに制御し、最適なラウンド加工を施すことが望ましい。 The round shape of the end portion 405 of the trench bottom surface 402 can be controlled by the shape of the protective film 401. By controlling the film thickness of the protective film 401, it is possible to change the region that blocks ion incidence and control the radius of curvature of round processing. The thickness of the protective film 401 can be changed by varying the amount of reaction product generated or the probability of adhesion to the trench side wall 404 according to the amount of O 2 supply gas or the etching pressure. The round processing of the end portion 405 of the trench bottom surface 402 can be performed in a series of steps or two or more steps. In a series of steps, the processing time can be shortened, so that high throughput can be obtained. However, when a more accurate round shape is required, it is desirable to control the shape of the protective film 401 for each step and perform an optimal round process.

図７は図１の装置を用いて、上述の半導体装置の製造を行った一連の実施例を示すものであり、（ａ）シリコン酸化膜のマスク形成工程、（ｂ）ラウンド用のマスク形成工程（第１反応ガスプラズマのステップ）、（ｃ）トップラウンド及びトレンチ加工工程（第２反応ガスプラズマのステップ）、（ｄ）トレンチ加工及びボトムラウンド工程の工程によって構成されている。 FIGS. 7A and 7B show a series of embodiments in which the above-described semiconductor device is manufactured using the apparatus of FIG. 1, and (a) a silicon oxide film mask forming step and (b) a round mask forming step. (Step of first reactive gas plasma), (c) Top round and trench processing step (second reactive gas plasma step), (d) Trench processing and bottom round step.

図７（ａ）に示すシリコン酸化膜のマスク形成工程では、直径８インチのシリコンからなる被処理基板１０２上に、膜厚０．５μｍ厚のシリコン酸化膜、膜厚２．０μｍ厚のホトレジストを順に形成し、フォトリソグラフィ技術によって開口部を含むレジストマスクを形成する（図省略）。このレジストマスクをもとに、開口部のシリコン酸化膜をドライエッチングにて除去し、シリコン酸化膜をパターンに加工する。エッチングの処理中は、ＥＰＤ（ＥｎｄＰｏｉｎｔＤｅｔｅｃｔｏｒ）等のエッチングモニターで、被処理基板１０２のシリコン界面を検出しながら行われ、界面の検出時、もしくは若干のオーバーエッチングを追加した後、エッチング処理を停止する。 In the silicon oxide film mask forming step shown in FIG. 7A, a silicon oxide film having a thickness of 0.5 μm and a photoresist having a thickness of 2.0 μm are formed on a substrate 102 made of silicon having a diameter of 8 inches. A resist mask including an opening is formed by photolithography technique (not shown). Based on this resist mask, the silicon oxide film in the opening is removed by dry etching, and the silicon oxide film is processed into a pattern. During the etching process, an etching monitor such as an EPD (End Point Detector) is used to detect the silicon interface of the substrate 102 to be processed. When the interface is detected or after some over-etching is added, the etching process is performed. Stop.

その後、シリコン酸化膜パターン上のホトレジスト、及びパターン側壁に形成された反応生成物を、アッシャーで灰化して除去し、シリコン酸化膜からなるハードマスク２０１のパターンを形成する。トレンチのエッチング前に、シリコン酸化膜上のホトレジストを除去することで、ホトレジストに含まれる汚染物質が被処理基板１０２内への拡散することを抑止できる。 Thereafter, the photoresist on the silicon oxide film pattern and the reaction product formed on the pattern side wall are removed by ashing with an asher to form a hard mask 201 pattern made of a silicon oxide film. By removing the photoresist on the silicon oxide film before etching the trench, it is possible to prevent the contaminant contained in the photoresist from diffusing into the substrate to be processed 102.

図７（ｂ）に示すラウンド用のマスク形成工程では、トレンチ上端部２０４にラウンド加工の加工幅を決定するマスキングを実施する。処理条件としては、例えば、処理圧力１Ｐａ、マイクロ波８００Ｗ、ＲＦバイアス１００Ｗを印加して生成した、ＣＦ４（９０ＳＣＣＭ）／ＳｉＦ４（１０ＳＣＣＭ）の混合ガスプラズマによってエッチングする。バイアス印加の際には、光学的手段にてプラズマ着火と放電の安定性が確認される。その後、高周波電力導入ポート１１６より、図示しない任意波形発生装置を介して４００ｋＨｚのＴＷバイアスが印加される。印加するＴＷバイアスのデュティ比は３０％、及び周期は１ＭＨｚに設定した。 In the round mask forming step shown in FIG. 7B, masking for determining the processing width of the round processing is performed on the trench upper end portion 204. As processing conditions, for example, etching is performed by a mixed gas plasma of CF 4 (90 SCCM) / SiF 4 (10 SCCM) generated by applying a processing pressure of 1 Pa, a microwave of 800 W, and an RF bias of 100 W. When bias is applied, the stability of plasma ignition and discharge is confirmed by optical means. Thereafter, a 400 kHz TW bias is applied from the high frequency power introduction port 116 via an arbitrary waveform generator (not shown). The duty ratio of the applied TW bias was set to 30%, and the period was set to 1 MHz.

また、試料台１０３温度は、エッチング加工の均一性を保つため、静電チャック１１０の冷媒循環流路１１３を２分割し、被処理基板１０２の中央部分で−４０℃、外周部分で−５０℃に温度制御した。前述のように、エッチング処理の経過とともに、ハードマスク２０１側壁に保護膜２０２の形成が進行し、その直下ではエッチングの進行が停止する。次第にエッチングを受けるシリコン界面が、パターンの内側に向かって進行するため、トレンチ上端部２０４にテーパー状のコーナー部が形成される。 Further, the temperature of the sample stage 103 is divided into two parts in the coolant circulation channel 113 of the electrostatic chuck 110 in order to maintain the uniformity of the etching process. The temperature was controlled. As described above, with the progress of the etching process, the formation of the protective film 202 proceeds on the side wall of the hard mask 201, and the progress of the etching stops immediately below. Since the silicon interface to be etched gradually advances toward the inside of the pattern, a tapered corner portion is formed at the upper end portion 204 of the trench.

図７（ｃ）に示すトップラウンドの工程では、図７（ｂ）で形成した保護膜２０２とトレンチ上端部２０４に形成したテーパー状のコーナー部を用いて、トレンチ上端部２０４にラウンド加工が実施される。処理条件としては、例えば、処理圧力１Ｐａ、マイクロ波８００Ｗ、ＲＦバイアス３０Ｗを印加して生成した、ＳＦ６（６０ＳＣＣＭ）／ＳｉＦ４（１００ＳＣＣＭ）／Ｏ２（２０ＳＣＣＭ）の混合ガスプラズマによってエッチングする。 In the top round process shown in FIG. 7C, round processing is performed on the trench upper end portion 204 using the protective film 202 formed in FIG. 7B and the tapered corner portion formed in the trench upper end portion 204. Is done. As processing conditions, for example, etching is performed by a mixed gas plasma of SF6 (60 SCCM) / SiF4 (100 SCCM) / O2 (20 SCCM) generated by applying a processing pressure of 1 Pa, a microwave of 800 W, and an RF bias of 30 W.

前述のように、ハードマスク２０１側壁に形成した保護膜２０２を、このエッチング工程で除々に除去し、ハードマスク２０１側壁に向かって後退させる。保護膜２０２の後退で露出したトレンチ上端部２０４のテーパー状コーナー部分は、印加バイアスで加速した入射イオン３０２と電界集中により、局所的にエッチングを進行する。ハードマスク２０１側壁に向かって、次第に保護膜２０２が後退させることで、テーパー状コーナー部の横方向に連続したタイムラグが発生し、横方向の各位置でエッチングを受ける時間が連続的に変化する。 As described above, the protective film 202 formed on the side wall of the hard mask 201 is gradually removed by this etching process, and is made to recede toward the side wall of the hard mask 201. The tapered corner portion of the upper end portion 204 of the trench exposed by the receding of the protective film 202 is locally etched by incident ions 302 accelerated by the applied bias and electric field concentration. By gradually retracting the protective film 202 toward the side wall of the hard mask 201, a continuous time lag is generated in the lateral direction of the tapered corner portion, and the time for etching is continuously changed at each position in the lateral direction.

また、保護膜２０２の後退の進行とともに、保護膜２０２の被覆形状は鋭角となり、イオンの入射角度依存性によって、非線形に保護膜２０２の後退速度が減少する。前記エッチングを施すタイムラグとマスクとなる保護膜２０２の後退速度の減少を利用して、テーパー状コーナー部に滑らかな弧を有するラウンド形状部３０１が形成される。以上のように、ラウンドを施す加工幅が、保護膜２０２の膜厚Ａによって決定されるため、プロセスが安定するとともに、半導体デバイスの歩留りを向上させることができる。 As the protective film 202 moves backward, the cover shape of the protective film 202 becomes an acute angle, and the reverse speed of the protective film 202 decreases nonlinearly depending on the incident angle dependence of ions. A round shape portion 301 having a smooth arc at the tapered corner portion is formed by using the time lag for performing the etching and the decrease in the receding speed of the protective film 202 serving as a mask. As described above, since the processing width to be rounded is determined by the film thickness A of the protective film 202, the process is stabilized and the yield of the semiconductor device can be improved.

ラウンド加工幅を決める保護膜２０２の膜厚Ａは、半導体デバイスに求められる特性によって異なるが、高電界が印加されるＩＧＢＴ等のデバイスでは、比較的大きな曲率半径が要求されるため、例えば、トレンチ幅が２．０μｍの場合、膜厚Ａは、０．１〜０．３μｍが望ましい。本実施例では、処理時間を６０秒とし、保護膜２０２の膜厚Ａを０．２μｍ、膜厚Ｂを０．２μｍとした。曲率半径が大きいほど、トレンチ上端部２０４への電界集中は緩和されるが、隣接する素子分離領域間の絶縁耐圧が低下するため、求められる半導体デバイスの特性に応じ、最適値を求めることが望ましい。なお、一般的なＤＲＡＭ等のＳＴＩにおいては、保護膜２０２の膜厚Ａは０．０５〜０．１５μｍが望ましい。 The film thickness A of the protective film 202 that determines the round processing width varies depending on characteristics required for the semiconductor device, but a device such as an IGBT to which a high electric field is applied requires a relatively large radius of curvature. When the width is 2.0 μm, the film thickness A is desirably 0.1 to 0.3 μm. In this example, the processing time was 60 seconds, the film thickness A of the protective film 202 was 0.2 μm, and the film thickness B was 0.2 μm. As the radius of curvature increases, the electric field concentration on the upper end portion 204 of the trench is reduced. However, since the withstand voltage between adjacent element isolation regions decreases, it is desirable to obtain an optimum value according to the required characteristics of the semiconductor device. . In STI such as a general DRAM, the film thickness A of the protective film 202 is preferably 0.05 to 0.15 μm.

なお、ラウンド形状の曲率半径は、保護膜２０２の被覆形状と印加バイアスのＰｏｗｅｒによって制御することが可能である。曲率半径の大きいラウンド形状を、被覆形状で制御する場合、保護膜２０２の膜厚Ａを厚く、膜厚Ｂを極力薄く形成し、膜厚Ｂをエッチング除去する間に失なわれる膜厚Ａを抑えることが望ましい。同様に印加バイアスのＰｏｗｅｒで制御する場合は、Ｐｏｗｅｒを大きくすることで、曲率半径の大きいラウンド形状を得ることができる。 Note that the radius of curvature of the round shape can be controlled by the covering shape of the protective film 202 and the power of the applied bias. When controlling a round shape with a large radius of curvature with a covering shape, the film thickness A lost by the film thickness B being etched and removed by forming the film thickness B as thin as possible and forming the film thickness B as thin as possible. It is desirable to suppress. Similarly, when controlling with the power of the applied bias, a round shape with a large curvature radius can be obtained by increasing the power.

但し、過剰に印加バイアスＰｏｗｅｒを高くするとハードマスク２０１の損傷が増大し、Ｐｏｗｅｒが低いと異方性が低下するなど、トレンチの加工形状に影響を及ぼすため、加工する半導体デバイスに応じ、適性値を求めることが望ましい。高電界が印加されるＩＧＢＴ等のデバイスでは、比較的加工されるトレンチの幅が広く、アスペクト比が低いため、１５〜３０Ｗが望ましい。 However, if the applied bias power is excessively high, damage to the hard mask 201 increases, and if the power is low, the anisotropy decreases. This affects the trench shape, so that the appropriate value depends on the semiconductor device to be processed. Is desirable. In a device such as an IGBT to which a high electric field is applied, the width of the trench to be processed is relatively wide and the aspect ratio is low.

図７（ｄ）に示すトレンチ加工及びボトムラウンド工程では、図７（ｃ）に示した開口部２０３の被処理基板１０２界面をエッチングしながらトレンチを形成するとともに、底部の端部４０５にラウンド加工を施す。処理条件としては、例えば、処理圧力１Ｐａ、マイクロ波８００Ｗ、ＲＦバイアス３０Ｗを印加して生成した、ＳＦ６（６０ＳＣＣＭ）／ＳｉＦ４（１００ＳＣＣＭ）／Ｏ２（２０ＳＣＣＭ）の混合ガスプラズマによってエッチングする。 In the trench processing and bottom round process shown in FIG. 7D, the trench is formed while etching the interface of the substrate to be processed 102 of the opening 203 shown in FIG. 7C, and the bottom end 405 is rounded. Apply. As processing conditions, for example, etching is performed by a mixed gas plasma of SF6 (60 SCCM) / SiF4 (100 SCCM) / O2 (20 SCCM) generated by applying a processing pressure of 1 Pa, a microwave of 800 W, and an RF bias of 30 W.

この混合ガスプラズマで形成される反応生成物は、蒸気圧が高く、トレンチ底面４０２への付着を抑制できる。その結果、エッチングに対する障害がないため、高速のエッチングレートを確保できる。また、添加されたＯ２ガスと前駆体との反応で、トレンチ壁面４０４に保護膜４０１が形成される。この保護膜４０１をマスクとして、等方的エッチングを抑制され、異方性エッチングが実施される。 The reaction product formed by the mixed gas plasma has a high vapor pressure and can suppress adhesion to the trench bottom surface 402. As a result, since there is no obstacle to etching, a high etching rate can be secured. Further, the protective film 401 is formed on the trench wall surface 404 by the reaction between the added O 2 gas and the precursor. Using this protective film 401 as a mask, isotropic etching is suppressed and anisotropic etching is performed.

本実施例では、トレンチエッチングを図７（ｃ）のトップラウンドと同条件を用いたが、トレンチ上端部２０４に施したトップラウンド形状の制御性を上げるため、印加するバイアス電力の周波数を高くすることイオン衝撃を緩和し、トップラウンドの形状変化を抑制することが望ましい。本エッチング装置では、ＣＷバイアス印加とＴＭバイアス印加の２つの印加方法が選択可能であるが、ＴＭバイアスの場合、被処理基板１０２への印加と停止をデューティ比などで時間的に変調可能で、単位時間当たりのバイアス電力を固定して制御できる。その結果、被処理基板１０２へのイオン照射時間の制御と、ＣＷバイアスと同一のバイアス電力で間欠的に高電圧の高垂直性イオンが入射できる。よって、バイアス電力の周波数を制御することで、ＣＷバイアスに対し、高い異方性を得ながら、より低ダメージのエッチングが可能である。 In this example, the trench etching was performed under the same conditions as the top round of FIG. 7C. However, in order to improve the controllability of the top round shape applied to the trench upper end portion 204, the frequency of the bias power to be applied is increased. It is desirable to alleviate the ion bombardment and suppress the top-round shape change. In this etching apparatus, two application methods of CW bias application and TM bias application can be selected. However, in the case of TM bias, application and stop to the substrate to be processed 102 can be temporally modulated by a duty ratio, etc. The bias power per unit time can be fixed and controlled. As a result, it is possible to control the ion irradiation time to the substrate 102 to be processed and to allow high-voltage high-vertical ions to be incident intermittently with the same bias power as the CW bias. Therefore, by controlling the frequency of the bias power, it is possible to perform etching with lower damage while obtaining high anisotropy with respect to the CW bias.

但し、ＣＷバイアス印加、ＴＭバイアス印加方法ともに、過度の高周波化は、トレンチエッチングの異方性が劣化し、トレンチの形状不良が発生する。これは、バイアス印加方法、及び電極構造、プラズマ密度、エッチングガス条件等の装置構成やプロセス条件によってもその影響の度合いが変わるため、使用するプラズマエッチング装置、プロセス条件に応じて、４００〜１２００ｋＨｚの中から、互いの最適値を求めることが好ましい。 However, in both the CW bias application method and the TM bias application method, if the frequency is excessively high, the anisotropy of the trench etching deteriorates and a trench shape defect occurs. This is because the degree of influence varies depending on the bias application method and the apparatus configuration and process conditions such as the electrode structure, plasma density, and etching gas conditions. Therefore, depending on the plasma etching apparatus used and the process conditions, 400 to 1200 kHz It is preferable to obtain an optimum value from each other.

トレンチエッチングの進行と共に、トレンチ側壁４０４には保護膜４０１が形成され、膜厚が次第に厚くなる。トレンチ底面４０２へ入射される混合ガスプラズマのイオンは、この保護膜４０１によって部分的に入射を遮られる。底部の端部４０２は、トレンチ側壁４０４に近づくほど保護膜４０１によってイオン入射の立体角が小さくなり、エッチングレートが低下する。イオン入射が遮蔽されない底部４０２の面では、一定のエッチングレートで加工が進行するため、トレンチ底面４０２の端部４０５にラウンド加工が施される。 As the trench etching progresses, a protective film 401 is formed on the trench sidewall 404, and the film thickness gradually increases. The ions of the mixed gas plasma incident on the bottom surface 402 of the trench are partially blocked by the protective film 401. The closer the bottom end 402 is to the trench side wall 404, the smaller the solid angle of ion incidence by the protective film 401, and the lower the etching rate. Since the processing proceeds at a constant etching rate on the surface of the bottom portion 402 where the ion incidence is not shielded, the end portion 405 of the trench bottom surface 402 is rounded.

なお、本実施例では、トレンチ加工とボトムラウンドの形成を、同一のエッチング条件で実施したが、トレンチ加工とボトムラウンド加工の条件に分離することも有効である。トレンチ深さが設定の５０〜８０％に達した段階で、トレンチ加工のエッチング条件を一旦終了し、その後、トレンチ側壁４０４の保護膜４０１の膜厚、形状を最適化する条件に変更すれば、ボトムラウンドの加工精度、及び安定性が高くすることができる。プロセスステップの増加より、スループットが低下するものの、半導体デバイスの歩留りを向上できる。半導体デバイスに要求される加工精度に応じ、選択することが望ましい。 In this embodiment, the trench process and the bottom round are formed under the same etching conditions, but it is also effective to separate the trench process and the bottom round process. When the trench depth reaches 50 to 80% of the setting, the etching conditions for the trench processing are once ended, and then the film thickness and the shape of the protective film 401 on the trench side wall 404 are changed to the conditions optimized. Bottom round processing accuracy and stability can be increased. Although the throughput decreases due to an increase in process steps, the yield of semiconductor devices can be improved. It is desirable to select according to the processing accuracy required for the semiconductor device.

前述の保護膜４０１の膜厚、形状は、Ｏ２流量比及び処理圧力にて反応生成物の生成量を調整するか、もしくはＴＭバイアスのデューティ比、及び周期にて反応生成物の反応時間、側壁への付着時間を調整することで制御できる。Ｏ２流量比の増加、処理圧力の高圧化、及び高周波バイアスのＯＦＦ時間を長くするほど、保護膜４０１の成長速度が増加する。この保護膜４０１の膜厚により、イオン入射を遮蔽する領域を調整し、ラウンド加工の曲率半径を制御することができる。 The film thickness and shape of the protective film 401 described above can be adjusted by adjusting the amount of reaction product generated by the O2 flow rate ratio and the processing pressure, or by the reaction time of the reaction product by the duty ratio and period of the TM bias, and the side wall. It can be controlled by adjusting the adhesion time. The growth rate of the protective film 401 increases as the O2 flow ratio increases, the processing pressure increases, and the high-frequency bias OFF time increases. Depending on the film thickness of the protective film 401, the region for shielding ion incidence can be adjusted, and the radius of curvature in round processing can be controlled.

保護膜４０１の膜厚が厚くなるほど、イオン入射を遮蔽する領域が拡大し、トレンチ底面４０２の端部４０５に曲率半径の大きなラウンド加工が施される。保護膜４０１の膜厚を、過度に厚くすると、トレンチ形状に異常をきたすため、Ｏ２流量比１０〜２０ＳＣＣＭ、処理圧力１．０〜３．０Ｐａ、ＴＭバイアスのデューティ比３０〜５０％、及び周期を１〜２ＭＨｚの範囲で設定することが望ましい。なお、処理圧力については、使用するプラズマ源で適正な圧力範囲が異なるため、使用するプラズマエッチング装置に応じて適正値を求めることが望ましい。ちなみに誘導結合型エッチング装置は５００〜１０００Ｐａ、有磁場ＲＩＥ装置では１０〜１００Ｐａが、概ね適正な範囲である。 As the thickness of the protective film 401 increases, a region that blocks ion incidence increases, and the end portion 405 of the trench bottom surface 402 is rounded with a large curvature radius. If the thickness of the protective film 401 is excessively increased, the trench shape will be abnormal. Therefore, the O2 flow rate ratio is 10 to 20 SCCM, the processing pressure is 1.0 to 3.0 Pa, the TM bias duty ratio is 30 to 50%, and the cycle. Is preferably set in the range of 1 to 2 MHz. Regarding the processing pressure, since an appropriate pressure range varies depending on the plasma source to be used, it is desirable to obtain an appropriate value according to the plasma etching apparatus to be used. Incidentally, an inductively coupled etching apparatus has a proper range of 500 to 1000 Pa, and a magnetic field RIE apparatus has a range of 10 to 100 Pa.

図７（ｄ）の処理が終了した段階で、被処理基板１０２は処理容器１０１より搬出される。トレンチ側壁４０４に付着した保護膜４０１は、ＨＦを用いたウェットエッチングにて除去される。 At the stage where the processing of FIG. 7D is completed, the substrate to be processed 102 is unloaded from the processing container 101. The protective film 401 attached to the trench side wall 404 is removed by wet etching using HF.

表１に示すプロセス条件は、図１の有磁場マイクロ波プラズマエッチング装置で使用される中心条件であり、本装置に最適化された条件である。ヘリコン波エッチング装置、誘導結合型エッチング装置、容量結合型エッチング装置、有磁場ＲＩＥ装置などの他のエッチング装置とは、個々にプロセスファクターの最適値は多少異なるものの、トレンチ上端部及び底辺部にラウンド加工を施す方法は、この装置に限定されるものでなく、他のエッチング装置にも適用可能である。エッチングプロセスに携わるものならば、ここに提示したプロセス条件を元に、前記装置の最適条件に調整することは可能であり、同等の効果を得ることが出来る。

The process conditions shown in Table 1 are the central conditions used in the magnetic field microwave plasma etching apparatus of FIG. 1, and are optimized conditions for this apparatus. Although the optimum values of process factors are slightly different from other etching devices such as helicon wave etching device, inductively coupled etching device, capacitively coupled etching device, magnetic field RIE device, etc., round at the top and bottom of the trench. The method of performing the processing is not limited to this apparatus, and can be applied to other etching apparatuses. Those who are involved in the etching process can adjust to the optimum conditions of the apparatus based on the process conditions presented here, and the same effect can be obtained.

本実施例は、半導体デバイスの試験サンプルについて最適化を行ったプロセス条件であり、ハードマスク２０１、ホトレジスト（図省略）の形成方法については、本実施条件に限られるものではない。 The present embodiment is a process condition optimized for a test sample of a semiconductor device, and the formation method of the hard mask 201 and the photoresist (not shown) is not limited to the present execution condition.

本発明は、素子分離工程（ＳＴＩ）について記載したが、それに限るものではなく、半導体デバイス製造工程において穴や溝を加工し、その部分に物質を埋め込むプロセスや成膜するプロセスにおいては、本発明の方法が適応可能であり、例えば、ＤｅｅｐＴｒｅｎｃｈ加工工程や、ＤｕａｌＤａｍａｓｃｅｎｅ加工工程などにも応用することができる。 Although the present invention has been described with respect to an element isolation step (STI), the present invention is not limited to this, and the present invention is not limited to the process of processing holes or grooves in a semiconductor device manufacturing process and embedding a substance in the portion or forming a film. This method can be applied, and can be applied to, for example, a deep trench processing step, a dual damascene processing step, and the like.

本発明の実施例１に使用したマイクロ波エッチング装置の処理容器の構成を示す図。The figure which shows the structure of the processing container of the microwave etching apparatus used for Example 1 of this invention. 本発明におけるラウンド加工幅を決める保護膜によるマスキングを示す図。The figure which shows the masking by the protective film which determines the round process width in this invention. 本発明におけるトップラウンドの方法を説明する図。The figure explaining the method of the top round in this invention. 本発明におけるボトムラウンドの方法を説明する図。The figure explaining the method of the bottom round in this invention. 本発明におけるマスキングに用いる保護膜の膜厚ＡのＣＦ４流量比依存性を示す図。The figure which shows the CF4 flow ratio dependence of the film thickness A of the protective film used for the masking in this invention. 本発明におけるマスキングに用いる保護膜の膜厚ＢのＣＦ４流量比依存性を示す図。The figure which shows the CF4 flow ratio dependence of the film thickness B of the protective film used for the masking in this invention. 本実施例におけるプロセスフローを説明する図。The figure explaining the process flow in a present Example. 本発明における基板温度と保護膜厚の関係を説明する図。The figure explaining the relationship between the substrate temperature and protective film thickness in this invention. 本発明におけるイオン入射角と保護膜のエッチング速度の関係を説明する図。The figure explaining the relationship between the ion incident angle and the etching rate of a protective film in this invention. 本発明におけるエッチング処理時間と保護膜厚の関係を説明する図。The figure explaining the relationship between the etching process time in this invention, and a protective film thickness.

Explanation of symbols

１０１処理容器
１０２被処理基板
１０３試料台
１０４プロセスガス供給
１０５シャワープレート（多孔構造石英板）
１０６マグネトロン
１０７導波管
１０８誘電体窓
１０９ソレノイドコイル
１１０静電チャック
１１１高周波電源
１１２冷却ガス流路
１１３冷媒循環流路
１１４チラーユニット
１１５冷却ガス供給口
１１６高周波導入ポート
１１７静電吸着電源
１１８絶縁カバー
１１９カバー
１２０円筒
１２１温調器
２０１ハードマスク
２０２保護膜
２０３開口部
２０４トレンチ上端部
３０１ラウンド形状部
３０２入射イオン
３０３保護膜の後退
４０１保護膜（酸化珪素）
４０２トレンチ底面
４０３トレンチ
４０４トレンチ側壁
４０５端部 DESCRIPTION OF SYMBOLS 101 Processing container 102 Substrate to be processed 103 Sample stand 104 Process gas supply 105 Shower plate (porous structure quartz plate)
106 Magnetron 107 Waveguide 108 Dielectric window 109 Solenoid coil 110 Electrostatic chuck 111 High frequency power supply 112 Cooling gas flow path 113 Refrigerant circulation flow path 114 Chiller unit 115 Cooling gas supply port 116 High frequency introduction port 117 Electrostatic adsorption power supply 118 Insulating cover 119 Cover 120 Cylinder 121 Temperature controller 201 Hard mask 202 Protective film 203 Opening 204 Trench upper end 301 Round shape part 302 Incident ions 303 Retraction of protective film 401 Protective film (silicon oxide)
402 Trench bottom surface 403 Trench 404 Trench side wall 405 End

Claims

A first reactive gas plasma step composed of SiF4 and CF4 for forming a tapered end portion in the opening portion of the mask pattern on the substrate to be processed and forming a protective film on the pattern side wall;
A second reactive gas plasma step comprising SiF4 and SF6,
An etching method, comprising: forming a protective film on a side wall of the groove or hole from the reaction intermediate generated in the first reactive gas plasma process to process the substrate to be processed.

A first reactive gas plasma step of forming a protective film on the pattern side wall while forming a tapered upper end in the opening on the substrate to be processed;
Dry etching for forming a groove or a hole in a semiconductor substrate using a second reactive gas plasma step of processing the tapered upper end portion into a round shape by retreating the protective film at a non-linear etching rate The manufacturing method of the semiconductor device characterized by implementing.

A first reactive gas plasma step of forming a protective material on the pattern side wall while forming a tapered upper end in the opening on the substrate to be processed;
A second reactive gas plasma step of retreating the protective film at a non-linear etching rate to process the tapered upper end into a round shape;
Manufacturing a semiconductor device, wherein dry etching is performed to form a groove or a hole in a semiconductor substrate by controlling a round processing width by a film thickness of a protective film formed in the first reactive gas plasma process. Method.

A first reactive gas plasma step of forming a protective film on the pattern side wall while forming a tapered upper end in the opening on the substrate to be processed;
A second reactive gas plasma step of retreating the protective film at a non-linear etching rate to process the tapered upper end into a round shape,
A method of manufacturing a semiconductor device, comprising: forming a protective film on an inner wall surface of a groove or hole in a semiconductor substrate, and processing the bottom end of the groove or hole into a round shape using the protective film as a mask.

In the manufacturing method of the semiconductor device according to claim 2,
The method of manufacturing a semiconductor device, wherein the step of the first reactive gas plasma includes a mixed gas of SiF4 and CF4.

In the manufacturing method of the semiconductor device according to claim 2,
The method of manufacturing a semiconductor device, wherein the second reactive gas plasma step is composed of a mixed gas of SiF4, SF6, and O2.

In the manufacturing method of the semiconductor device according to claim 3,
The thickness of the protective film is controlled by a CF4 flow rate ratio with respect to the SiF4 flow rate, and the flow rate ratio is 1-9.

A processing vessel;
An electrode for mounting a substrate to be processed provided in the processing container;
Means for generating plasma in the processing vessel;
Means for applying a high frequency bias to the electrode;
In an etching apparatus for forming a groove or a hole in the substrate to be processed,
Means for cooling the temperature of the electrode on which the substrate to be processed is placed to −30 to −60 ° C .;
First mixed gas supply means for forming a protective film for controlling the round shape of the upper end of the opening on the substrate to be processed;
An etching apparatus comprising: a second mixed gas supply unit that rounds an upper end of the opening to form a groove or a hole.

A processing vessel;
An electrode for mounting a substrate to be processed provided in the processing container;
Means for generating plasma in the processing vessel;
Means for applying a high frequency bias to the electrode;
In an etching apparatus for forming a groove or a hole in the substrate to be processed,
Means for cooling the temperature of the electrode on which the substrate to be processed is placed to −30 to −60 ° C .;
First mixed gas supply means for forming a protective film for controlling the round shape of the upper end of the opening of the substrate to be processed;
A second mixed gas supply means that rounds the upper end of the opening to form a groove or a hole;
An etching apparatus comprising: means for heating the wall surface of the processing container.

In the etching apparatus according to claim 8 or 9,
The means for applying the high-frequency bias is configured to be able to select either a mode in which a bias of high-frequency power is continuously supplied or a mode in which the bias is temporally modulated and supplied,
An etching apparatus characterized in that the frequency of the applied high frequency power is 400 to 1200 kHz.