JP7218226B2 - Plasma etching method - Google Patents
Plasma etching method Download PDFInfo
- Publication number
- JP7218226B2 JP7218226B2 JP2019054272A JP2019054272A JP7218226B2 JP 7218226 B2 JP7218226 B2 JP 7218226B2 JP 2019054272 A JP2019054272 A JP 2019054272A JP 2019054272 A JP2019054272 A JP 2019054272A JP 7218226 B2 JP7218226 B2 JP 7218226B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- duty ratio
- recess
- frequency power
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、プラズマエッチング方法に関する。 The present invention relates to a plasma etching method.
シリコン基板に凹部を形成する際には、第1工程と第2工程とを含むエッチング方法が用いられている。第1工程では、HBrガスとCHF3ガスとの混合ガスを用い、かつ、シリコン基板のステージにバイアス電力を供給することによって、シリコン基板に凹部を形成する。第2工程では、SF6ガスとCHF3ガスとの混合ガスを用い、かつ、シリコン基板のステージにバイアス電力を供給しない。第2工程では、第1工程によって形成された凹部の底付近に等方的なエッチングを施すことによって、凹部の底に凹曲面を形成する(例えば、特許文献1を参照)。 An etching method including a first step and a second step is used to form a recess in a silicon substrate. In the first step, recesses are formed in the silicon substrate by using a mixed gas of HBr gas and CHF3 gas and supplying bias power to the stage of the silicon substrate. In the second step, a mixed gas of SF6 gas and CHF3 gas is used, and bias power is not supplied to the silicon substrate stage. In the second step, the vicinity of the bottom of the recess formed in the first step is isotropically etched to form a concave curved surface at the bottom of the recess (see, for example, Patent Document 1).
ところで、第2工程に用いられるCHF3ガスは、凹部の内表面に炭素を含む保護膜を形成する。この際、上述した第2工程は、フッ素を含有したイオンであるエッチャントを凹部内へ能動的には引き込まず、エッチャントが気流などに乗って凹部内に入ることに任せて、エッチングを進行させる。結果として、凹部内に入るエッチャントの流量がシリコン基板ごとに区々となり、例えば、凹部内に入るエッチャントの流量が低い場合には、シリコン基板のエッチングが保護膜によって過度に阻まれたり、保護膜の一部が残渣として凹部の内表面に残ったりしてしまう。反対に、凹部内に入るエッチャントの流量が高い場合には、凹部内での等方的なエッチングが過度に進んでしまい、マスクの開口よりも外側に向けて広がるように、アンダーカットを有した凹部が形成されてしまう。 By the way, the CHF 3 gas used in the second step forms a protective film containing carbon on the inner surface of the recess. At this time, in the above-described second step, the etchant, which is fluorine-containing ions, is not actively drawn into the recesses, and the etching proceeds by allowing the etchants to enter the recesses on an air current or the like. As a result, the flow rate of the etchant entering the recesses varies from silicon substrate to silicon substrate. remains on the inner surface of the recess as a residue. Conversely, when the flow rate of the etchant entering the recesses was high, the isotropic etching in the recesses proceeded excessively and had undercuts that spread outward from the openings in the mask. A concave portion is formed.
このように、上述した第1工程および第2工程を備えるエッチング方法では、所望の形状を有した凹部を形成するためのエッチング条件の至適範囲が非常に狭く、それゆえに、所望の形状を有した凹部を再現よく形成することが困難となっている。
本発明は、凹部が有する形状の再現性を向上可能としたプラズマエッチング方法を提供することを目的とする。
As described above, in the etching method including the first step and the second step described above, the optimum range of etching conditions for forming recesses having a desired shape is very narrow. It is difficult to reproducibly form such concave portions.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a plasma etching method capable of improving the reproducibility of the shape of recesses.
上記課題を解決するためのプラズマエッチング方法は、シリコン基板に保護膜を形成可能なガスであるフッ素含有ガスと酸素含有ガスとを用いてマスクが形成されたシリコン基板をエッチングする方法であって、高周波電力を第1デューティ比でバイアス電極に供給することによって、前記シリコン基板の表面に開口した凹部を前記シリコン基板に形成することと、前記高周波電力を前記第1デューティ比よりも小さい第2デューティ比で前記バイアス電極に供給することによって、前記シリコン基板の裏面に向けて先細る凹曲面を前記凹部の底に形成することと、を含む。 A plasma etching method for solving the above problems is a method of etching a silicon substrate having a mask formed thereon using a fluorine-containing gas and an oxygen-containing gas, which are gases capable of forming a protective film on a silicon substrate, comprising: forming a recess opening in the surface of the silicon substrate by supplying high-frequency power to a bias electrode at a first duty ratio; and forming a concave curved surface at the bottom of the recess that tapers toward the back surface of the silicon substrate by supplying the bias electrode with a ratio of the bias electrode.
上記構成によれば、フッ素含有ガスと酸素含有ガスとは、凹部の内表面に保護膜を形成しながら、凹曲面を底に有した凹部を形成する。この際、凹曲面を形成するときのデューティ比が、凹部を形成するときのデューティ比よりも小さいため、フッ素を含有したイオンを凹部内へ能動的に引き込みながらも、凹曲面を形成することができる。すなわち、フッ素を含有したイオンの能動的な引き込みが、凹部の形成と凹曲面の形成との両方で実行可能であるから、凹部が有する形状の再現性が向上可能ともなる。 According to the above configuration, the fluorine-containing gas and the oxygen-containing gas form a recess having a concave curved surface at the bottom while forming a protective film on the inner surface of the recess. At this time, since the duty ratio for forming the concave surface is smaller than the duty ratio for forming the recess, it is possible to form the concave surface while actively drawing fluorine-containing ions into the recess. can. In other words, since the active attraction of fluorine-containing ions can be performed both in the formation of the concave portion and in the formation of the concave curved surface, it is possible to improve the reproducibility of the shape of the concave portion.
上記プラズマエッチング方法において、前記第1デューティ比は、50%よりも大きく100%以下であり、前記第2デューティ比は、50%以下であってもよい。 In the above plasma etching method, the first duty ratio may be greater than 50% and 100% or less, and the second duty ratio may be 50% or less.
上記構成によれば、第1デューティ比が50%よりも大きく100%以下の範囲に含まれるため、シリコン基板でのサイドエッチングが抑えられる。また、第2デューティ比が50%以下であるため、シリコン基板に引き込まれるイオンの量を、凹曲面の形成が可能な量に抑えることが可能である。 According to the above configuration, since the first duty ratio is included in the range of more than 50% and 100% or less, side etching in the silicon substrate is suppressed. In addition, since the second duty ratio is 50% or less, the amount of ions drawn into the silicon substrate can be suppressed to an amount that can form a concave curved surface.
上記プラズマエッチング方法において、前記凹曲面を前記凹部の底に形成することは、前記高周波電力の供給を1Hz以上100Hz以下の周波数で行うことを含んでもよい。 In the above plasma etching method, forming the concave surface on the bottom of the recess may include supplying the high-frequency power at a frequency of 1 Hz or more and 100 Hz or less.
上記構成によれば、凹曲面を形成する際に、高周波電力の供給と停止とを繰り返すことによって、シリコン基板のエッチングを主として実施可能な期間と、保護膜の形成を主として実施可能な期間とを、各別に十分に確保することができる。これにより、凹部の底に凹曲面を形成することが可能である。 According to the above configuration, when forming the concave curved surface, by repeating the supply and stop of the high-frequency power, the period during which the etching of the silicon substrate can mainly be performed and the period during which the formation of the protective film can be mainly performed. , can be sufficiently secured separately. Thereby, it is possible to form a concave curved surface at the bottom of the concave portion.
上記プラズマエッチング方法において、前記凹曲面を前記凹部の底に形成することは、前記高周波電力を前記第2デューティ比で前記バイアス電極に供給した後に、前記高周波電力を前記第2デューティ比よりも小さい第3デューティ比で前記バイアス電極に供給することを含んでもよい。 In the above plasma etching method, forming the concave curved surface on the bottom of the concave portion causes the high-frequency power to be lower than the second duty ratio after the high-frequency power is supplied to the bias electrode at the second duty ratio. The method may include supplying the bias electrode with a third duty ratio.
上記構成によれば、第2デューティ比よりもさらに小さい第3デューティ比を用いて凹曲面を形成するため、第2デューティ比のみを用いる場合と比べて、凹曲面の形状をさらに丸みを帯びた曲面とすることができる。 According to the above configuration, since the concave curved surface is formed using the third duty ratio that is even smaller than the second duty ratio, the concave curved surface has a more rounded shape than when only the second duty ratio is used. It can be curved.
上記プラズマエッチング方法において、前記凹部を前記シリコン基板に形成すること、および、前記凹曲面を前記凹部の底に形成することを経て形成された前記凹曲面を含む凹部において、当該凹部が有する開口の直径に対する当該凹部の深さの比が、1以上100以下であってもよい。上記構成によれば、開口の直径に対する深さが1以上100以下のような、高いアスペクト比を有した凹部を再現よく形成することができる。 In the above plasma etching method, in the recess including the recessed curved surface formed by forming the recessed portion in the silicon substrate and forming the recessed curved surface on the bottom of the recessed portion, the opening of the recessed portion is A ratio of the depth of the recess to the diameter may be 1 or more and 100 or less. According to the above configuration, it is possible to reproducibly form recesses having a high aspect ratio, such as a depth of 1 or more and 100 or less with respect to the diameter of the opening.
上記プラズマエッチング方法において、前記高周波電力の周波数は、100kHz以上40MHz以下であってもよい。上記構成によれば、高周波電力の周波数が100kHz以上40MHz以下であるから、フッ素を含有したイオンであるエッチャントを凹部内に引き込むことが容易となる。 In the above plasma etching method, the frequency of the high-frequency power may be 100 kHz or more and 40 MHz or less. According to the above configuration, since the frequency of the high-frequency power is 100 kHz or more and 40 MHz or less, it becomes easy to draw the etchant, which is ions containing fluorine, into the recess.
図1から図7を参照して、プラズマエッチング方法の一実施形態を説明する。以下では、ドライエッチング方法が実施されるプラズマエッチング装置の構成、プラズマエッチング方法、および、試験例を順に説明する。 One embodiment of the plasma etching method is described with reference to FIGS. The configuration of a plasma etching apparatus for performing the dry etching method, the plasma etching method, and test examples will be described in order below.
[プラズマエッチング装置の構成]
図1を参照して、プラズマエッチング装置の構成を説明する。
図1が示すように、プラズマエッチング装置10は、有底の筒体形状を有したチャンバ本体11を備えている。チャンバ本体11の上側開口は、石英板12によって封止されている。チャンバ本体11と石英板12とによって区画される空間がチャンバ空間11Sである。チャンバ空間11Sには、エッチングの対象であるシリコン基板Sを保持するステージ13が配置されている。
[Configuration of plasma etching apparatus]
The configuration of the plasma etching apparatus will be described with reference to FIG.
As shown in FIG. 1, the
ステージ13に内蔵されたバイアス電極13Pは、バイアス用整合器14を介してバイアス用電源15に接続されている。バイアス用電源15は、100kHz以上40MHz以下の高周波電力を出力する。本実施形態では、バイアス用電源15は、例えば400kHzの高周波電力を出力する。バイアス用整合器14は、バイアス用電源15の出力インピーダンスと、高周波電力が入力される負荷の入力インピーダンスとを整合させる。
A
石英板12に対してチャンバ空間11Sとは反対側には、ICPアンテナ21が配置されている。ICPアンテナ21は、例えば、シリコン基板Sの周方向に2回半巻き回された渦巻き形状を有する2段のコイルから構成されている。ICPアンテナ21は、渦巻き形状における中心側の端部である入力端子21Iと、渦巻き形状における外側の端部である出力端子21Oとを有している。
An
ICPアンテナ21の入力端子21Iには、アンテナ用整合器22を介してアンテナ用電源23が接続されている。アンテナ用電源23は、例えば、13.56MHzの高周波電力を出力する。ICPアンテナ21の出力端子21Oは、ブロッキングコンデンサ24を介して接地電位に接続されている。アンテナ用整合器22は、アンテナ用電源23の出力インピーダンスと、低周波電力が入力される負荷の入力インピーダンスとを整合させる。ブロッキングコンデンサ24は、ICPアンテナ21の出力端子21Oが接地電位に接続された場合と比べて、出力端子21Oにおける電位の振幅を増大させる機能を有している。ブロッキングコンデンサ24は、チャンバ空間11Sにおけるプラズマ密度として所望の密度が得られるように、ICPアンテナ21に流れる電流を調整する。ブロッキングコンデンサ24の有する容量値の範囲は、例えば、10pF以上100pF以下である。
An
石英板12の外周には、チャンバ空間11Sに磁気中性線を形成する磁場コイル25が配置されている。磁場コイル25は、上段コイル25A、中段コイル25B、および、下段コイル25Cから形成されている。磁場コイル25が有する3つのコイルの各々には、磁気中性線を形成するための電流を供給する電流源26が別々に接続されている。
A magnetic field coil 25 that forms a magnetic neutral line in the
上段コイル25Aには上段電流源26Aが接続され、中段コイル25Bには中段電流源26Bが接続され、下段コイル25Cには下段電流源26Cが接続されている。上段電流源26Aと下段電流源26Cとは、互いに同じ向きの電流を当該電流の供給先である上段コイル25A、および、下段コイル25Cに出力する。中段電流源26Bは、中段電流源26B以外の他の電流源とは逆向きの電流を中段コイル25Bに出力する。各電流源26A,26B,26Cにおいて、チャンバ空間11Sに磁気中性線が形成されるように、各電流の流れる方向と各電流の大きさとが設定されている。
An upper
チャンバ本体11に形成された排気ポート11P1には、チャンバ空間11Sの流体を排気する排気部31が接続されている。排気部31は、例えば、チャンバ空間11Sの圧力を調整する圧力調整弁や各種のポンプを備えている。
An exhaust port 11P1 formed in the chamber
チャンバ本体11に形成されたガス供給ポート11P2には、チャンバ空間11Sにエッチングガスを流すガス供給部32が接続されている。ガス供給部32は、フッ素含有ガスを供給するマスフローコントローラーと、酸素含有ガスを供給するマスフローコントローラーとを備えている。本実施形態において、フッ素含有ガスは六フッ化硫黄ガス(SF6)ガスであり、酸素含有ガスは酸素(O2)ガスである。
A gas supply port 11P2 formed in the chamber
プラズマエッチング装置10は、バイアス用整合器14、バイアス用電源15、アンテナ用整合器22、アンテナ用電源23、電流源26、排気部31、および、ガス供給部32の各々の駆動を制御する制御装置33を備えている。
The
制御装置33は、バイアス電極13Pに供給する高周波電力の目標値、および、ICPアンテナ21に供給する高周波電力の目標値の各々をプロセス条件の一つとして記憶している。制御装置33は、バイアス用電源15の出力電力がその目標値になるように、また、アンテナ用電源23の出力電力がその目標値になるように、各電源15,23の出力動作を制御する。
The
制御装置33は、磁場コイル25に供給する電流の目標値、および、エッチングガスの流量の目標値の各々をプロセス条件の一つとして記憶している。制御装置33は、電流源26の出力電流がその目標値になるように、また、ガス供給部32の供給するエッチングガスの流量が目標値になるように、電流源26の出力動作、および、ガス供給部32の出力動作を制御する。さらに、制御装置33は、アンテナ用電源23に向けた反射電力が小さくなるように、また、バイアス用電源15に向けた反射電力が小さくなるように、各整合器14,22の出力動作を制御する。
The
例えば、制御装置33は、制御装置33が記憶しているプロセス条件に基づいて、バイアス用電源15、アンテナ用電源23、電流源26、および、ガス供給部32の各々の出力動作を制御して、フッ素含有ガスを用いたプラズマPと、酸素含有ガスを用いたプラズマPとを、シリコン基板Sに対して同時に供給する。フッ素含有ガスを用いたプラズマPは、磁場コイル25の形成する磁気中性線によって高密度化されて、シリコン基板Sの厚さ方向に延びる凹部の形成を促す。また、酸素含有ガスを用いたプラズマPは、磁場コイル25の形成する磁気中性線によって高密度化されて、シリコン基板Sに形成された凹部の側壁がエッチングされることを保護する保護膜を凹部の側壁に形成する。
For example, the
[プラズマエッチング方法]
図2から図6を参照して、プラズマエッチング方法を説明する。
プラズマエッチング方法は、フッ素含有ガスと酸素含有ガスとを用いてマスクが形成されたシリコン基板Sをエッチングする方法である。フッ素含有ガスと酸素含有ガスとの混合ガスを用いることによって、シリコン基板Sに保護膜を形成することが可能である。プラズマエッチング方法は、凹部をシリコン基板Sに形成することと、凹曲面を凹部の底に形成することとを含む。凹部をシリコン基板Sに形成することでは、高周波電力を第1デューティ比でバイアス電極13Pに供給することによって、シリコン基板Sの表面に開口した凹部をシリコン基板Sに形成する。凹曲面を凹部の底に形成することでは、高周波電力を第1デューティ比よりも小さい第2デューティ比でバイアス電極13Pに供給することによって、シリコン基板の裏面に向けて先細る凹曲面を凹部の底から形成する。以下、図面を参照して、プラズマエッチング方法をより詳しく説明する。
[Plasma etching method]
A plasma etching method will be described with reference to FIGS.
The plasma etching method is a method of etching the silicon substrate S on which the mask is formed using a fluorine-containing gas and an oxygen-containing gas. A protective film can be formed on the silicon substrate S by using a mixed gas of a fluorine-containing gas and an oxygen-containing gas. The plasma etching method includes forming a recess in the silicon substrate S and forming a concave curved surface at the bottom of the recess. In forming the concave portion in the silicon substrate S, the concave portion opened in the surface of the silicon substrate S is formed in the silicon substrate S by supplying high-frequency power to the
図2は、凹部をシリコン基板Sに形成することにおいて、バイアス電極13Pに供給される高周波電力を模式的に示している。以下では、凹部をシリコン基板Sに形成することを第1工程とも称する。
FIG. 2 schematically shows the high-frequency power supplied to the
図2が示すように、第1工程では、高周波電力が、第1デューティ比でバイアス電極13Pに供給される。デューティ比は、高周波電力が繰り返して供給される周期に対する高周波電力が供給されている期間の割合である。本実施形態では、第1デューティ比は、100%である。なお、第1デューティ比は100%に限らず、第1デューティ比は50%よりも大きく100%以下の範囲に含まれる他の値であってもよい。第1デューティ比が50%よりも大きく100%以下の範囲に含まれるため、シリコン基板Sに対してイオンの引き込みが行われない期間を第1工程における半分未満の期間に抑えることができる。これにより、シリコン基板Sの等方的なエッチングが、シリコン基板Sにおいてサイドエッチングを生じさせることが抑えられる。
As shown in FIG. 2, in the first step, high frequency power is supplied to the
バイアス電極13Pに供給される高周波電力の周波数は、100kHz以上40MHz以下である。高周波電力の周波数が100kHz以上40MHz以下であれば、フッ素を含有したイオンであるエッチャントをバイアス電圧によって凹部内に引き込むことが容易となる。
The frequency of the high frequency power supplied to the
図3は、第1工程におけるシリコン基板Sの状態を模式的に示している。
図3(a)が示すように、第1工程においてエッチングされるシリコン基板Sの表面には、マスクMが形成されている。マスクMは、シリコン基板Sに形成すべき凹部の形状および位置に応じた開口部Maを有している。マスクMは、複数の開口部Maを有している。
FIG. 3 schematically shows the state of the silicon substrate S in the first step.
As shown in FIG. 3A, a mask M is formed on the surface of the silicon substrate S etched in the first step. The mask M has an opening Ma corresponding to the shape and position of the recess to be formed in the silicon substrate S. As shown in FIG. The mask M has a plurality of openings Ma.
図3(b)が示すように、SF6ガスおよびO2ガスを用いたエッチングが行われることによって、シリコン基板Sに凹部SRが形成される。SF6ガスから生成されたプラズマに含まれるエッチャントが、シリコン基板Sのなかで開口部Maから露出する部分に供給される。エッチャントは、例えば、フッ素含有イオンやフッ素含有ラジカルである。これにより、シリコン基板Sがエッチングされる。この際に、酸素ガスから生成されたプラズマに含まれる酸素含有イオンや酸素含有ラジカルもシリコン基板Sに供給される。これによって、シリコン基板Sのなかで開口部Maから露出する部分には、シリコンよりもSF6ガスから生成されたプラズマによってエッチングされにくい保護膜SPが形成される。保護膜SPは、シリコンを含み、酸素および硫黄の少なくとも一方を含み得る。 As shown in FIG. 3B, recesses SR are formed in the silicon substrate S by etching using SF6 gas and O2 gas. An etchant contained in plasma generated from SF6 gas is supplied to the portion of the silicon substrate S exposed from the opening Ma. Etchants are, for example, fluorine-containing ions and fluorine-containing radicals. Thereby, the silicon substrate S is etched. At this time, oxygen-containing ions and oxygen-containing radicals contained in the plasma generated from the oxygen gas are also supplied to the silicon substrate S. As a result, the protective film SP is formed on the portion of the silicon substrate S exposed from the opening Ma, which is more difficult to etch by the plasma generated from the SF6 gas than silicon. The protective film SP contains silicon and may contain at least one of oxygen and sulfur.
バイアス電極13Pに高周波電力が供給されているため、プラズマ中に含まれるエッチャントのうち、フッ素含有イオンがシリコン基板Sの表面に対して垂直な方向に沿ってシリコン基板Sに引き込まれる。また、フッ素含有ラジカルもシリコン基板Sの表面に対して垂直な方向に沿ってシリコン基板Sに供給される。これにより、凹部SRの底SRbに形成された保護膜SPが除去され、かつ、シリコン基板Sの厚さ方向に沿うエッチングが進行する。一方で、凹部SRの側面にはフッ素ラジカルが供給されるが、フッ素イオンがほぼ供給されない。そのため、凹部SRの側面に形成された保護膜SPは、凹部SRの側面に残る。
Since high-frequency power is supplied to the
図3(c)が示すように、シリコン基板Sのエッチングが継続されることによって、シリコン基板Sの厚さ方向に沿って延びる形状を有し、かつ、側面に保護膜SPが位置した凹部SRが形成される。 As shown in FIG. 3C, by continuing the etching of the silicon substrate S, a recess SR having a shape extending along the thickness direction of the silicon substrate S and having a side surface on which the protective film SP is located. is formed.
図4から図6は、それぞれ第2工程の一例を示している。なお、図4(a)、図5(a)、および、図6(a)は、第2工程においてバイアス電極13Pに供給される高周波電力のタイミングチャートである。一方で、図4(b)、図5(b)、および、図6(b)は、第2工程の終了時におけるシリコン基板Sの状態を模式的に示している。なお、図4(b)、図5(b)、および、図6(b)は、シリコン基板Sの表面に直交する平面に沿う断面構造を示している。
4 to 6 each show an example of the second step. 4(a), 5(a), and 6(a) are timing charts of the high-frequency power supplied to the
図4(a)が示すように、第2工程において、バイアス電極13Pに高周波電力が供給されている期間が第1期間T1であり、バイアス電極13Pに高周波電力が供給されていない期間が第2期間T2である。第1期間T1と、第1期間T1に続く第2期間T2とが、1つの周期Cを形成している。周期Cに対する第1期間T1の百分率(T1/C×100)が、第2デューティ比である。第2デューティ比は、50%以下である。なお、図4が示す例では、第2デューティ比が50%である。
As shown in FIG. 4A, in the second step, the period during which the
第2工程では、周期Cおよび第2デューティ比に応じて、第1期間T1と第2期間T2とが交互に繰り返される。第1期間T1では、バイアス電極13Pに高周波電力が供給されるため、上述した第1工程と同様に、側面における保護膜SPの形成と、凹部SRの底におけるエッチングとが進行する。
In the second step, the first period T1 and the second period T2 are alternately repeated according to the period C and the second duty ratio. In the first period T1, high-frequency power is supplied to the
一方で、第2期間T2では、バイアス電極13Pに高周波電力が供給されないため、第1期間T1に比べて、シリコン基板Sにイオンが供給されにくい。これにより、シリコン基板Sでは、シリコン基板Sとシリコン基板Sに供給されたラジカルとの反応が主に進行する。ここで、シリコン基板Sのエッチャントとして機能するフッ素含有ラジカル、および、保護膜SPを形成するための酸素含有ラジカルは、凹部SRを区画する面の全体に供給される。
On the other hand, since high-frequency power is not supplied to the
ただし、凹部SRを区画する面では、凹部SRの形状に起因して、各ラジカルが供給される確率に分布が形成される。詳細には、凹部SRの深さ方向では、凹部SRを区画する面のなかで、深さが深い部位ほど各ラジカルが入射しにくい。また、シリコン基板Sの表面と対向する方向から見て、凹部SRの底SRbにおける縁および縁の近傍には、各ラジカルが入射しにくい。そのため、凹部SRを区画する面のなかで、各ラジカルは、底SRbと側面とが形成する角部に対して最も入射しにくい。これにより、角部に一旦保護膜SPが形成されると、当該保護膜SPはエッチングされずに凹部SR内に残存する確率が高い。結果として、保護膜SPのなかで、角部に位置する部分の厚さが、他の部位に位置する部分の厚さよりも厚くなりやすい。 However, on the surface that partitions the recess SR, a distribution is formed in the probability of each radical being supplied due to the shape of the recess SR. Specifically, in the depth direction of the recess SR, the deeper the portion of the surface defining the recess SR, the more difficult it is for each radical to enter. In addition, when viewed from the direction facing the surface of the silicon substrate S, the radicals are less likely to enter the edge of the bottom SRb of the recess SR and the vicinity of the edge. Therefore, among the surfaces that partition the recess SR, each radical is least likely to enter the corner formed by the bottom SRb and the side surface. Accordingly, once the protective film SP is formed on the corner, there is a high probability that the protective film SP remains in the recess SR without being etched. As a result, in the protective film SP, the thickness of the portions located at the corners tends to be thicker than the thickness of the portions located at other sites.
そして、第2工程の後の第1工程では、フッ素含有イオンが、シリコン基板Sの表面に対して垂直な方向に沿って、シリコン基板Sに再び引き込まれる。この際に、保護膜SPのなかで、角部に位置する部分の厚さ厚いため、シリコン基板Sのうちで、角部近傍におけるエッチングが、底SRbの中央部におけるエッチングよりも進行しにくい。 Then, in the first step after the second step, the fluorine-containing ions are drawn into the silicon substrate S again along the direction perpendicular to the surface of the silicon substrate S. At this time, since the portion of the protective film SP located at the corner is thicker, the etching in the vicinity of the corner in the silicon substrate S progresses more slowly than the etching in the central portion of the bottom SRb.
図4(b)が示すように、こうした第1工程と第2工程とが周期Cに応じて繰り返されることによって、第2工程では、第1工程にて形成された凹部SRの底SRbからシリコン基板Sの裏面に向けて先細る凹曲面SCを形成することが可能である。凹曲面SCの曲率中心は、凹部SRによって区画される領域内に位置している。 As shown in FIG. 4B, by repeating the first step and the second step in accordance with the period C, in the second step, silicon is removed from the bottom SRb of the recess SR formed in the first step. It is possible to form a concave curved surface SC tapering toward the back surface of the substrate S. The center of curvature of concave curved surface SC is located within the region defined by concave portion SR.
第2工程では、高周波電力の供給を1Hz以上100Hz以下の周波数で行うことができる。すなわち、第2工程では、周期Cの長さを10ミリ秒以上1秒以下の範囲に含まれるいずれかの長さに設定することができる。このように、凹曲面SCを形成する際に、高周波電力の供給と停止とを繰り返すことによって、シリコン基板Sのエッチングが主である期間と、保護膜SPの形成が主である期間とを繰り返すことができる。すなわち、シリコン基板Sをエッチングする期間と、保護膜SPを成長させる期間とを、第1期間T1と第2期間T2とで確保することができる。 In the second step, high-frequency power can be supplied at a frequency of 1 Hz or more and 100 Hz or less. That is, in the second step, the length of the period C can be set to any length within the range of 10 milliseconds or more and 1 second or less. In this way, when forming the concave curved surface SC, by repeating supply and stop of the high-frequency power, a period mainly for etching the silicon substrate S and a period mainly for forming the protective film SP are repeated. be able to. That is, the period for etching the silicon substrate S and the period for growing the protective film SP can be secured by the first period T1 and the second period T2.
図5(a)は、第2デューティ比が30%である場合のタイミングチャートであり、図6(a)は、第2デューティ比が10%である場合のタイミングチャートである。そして、図5(b)は、第2デューティ比が30%である場合にシリコン基板Sに形成される凹部SRの形状を示し、図6(b)は、第2デューティ比が10%である場合にシリコン基板Sに形成される凹部SRの形状を示している。 FIG. 5(a) is a timing chart when the second duty ratio is 30%, and FIG. 6(a) is a timing chart when the second duty ratio is 10%. FIG. 5B shows the shape of the recess SR formed in the silicon substrate S when the second duty ratio is 30%, and FIG. 6B shows the shape when the second duty ratio is 10%. The shape of the recess SR formed in the silicon substrate S in this case is shown.
先に参照した図4(b)、図5(b)、および、図6(b)に示される断面構造の比較によるように、第2デューティ比の値が小さくなるほど、シリコン基板Sに形成される凹曲面SCにおいて、凹曲面SCを含む円の半径が大きくなる傾向を有する。また、第2デューティ比の値が小さくなるほど、周期Cの数が同じである場合に、第1工程において形成された底SRbのエッチングによって形成された面において凹曲面SCが占める割合が大きくなる傾向を有する。 4(b), 5(b), and 6(b), the smaller the value of the second duty ratio, the more the silicon substrate S is formed. , the radius of the circle containing the concave surface SC tends to increase. Further, when the number of periods C is the same, the smaller the value of the second duty ratio, the larger the proportion of the concave curved surface SC in the surface formed by etching the bottom SRb formed in the first step. have
第2デューティ比の値が小さくなるほど、側面と底SRbとによって形成される角部には、保護膜SPが形成されやすくなる。そのため、第2デューティ比の値が小さくなる程、保護膜SPのなかで、角部に位置する部位の厚さが厚くなる。これにより、第2工程の後の第1工程において、底SRbのなかで、凹部SRの深さ方向に沿ってエッチングされる領域が小さくなる。結果として、第2デューティ比の値が小さくなるほど、凹曲面SCを含む円の半径が大きくなる傾向を有し、かつ、底SRbのエッチングによって形成された面において凹曲面SCが占める割合が大きくなる傾向を有する。すなわち、第2デューティ比の値が小さくなるほど、凹曲面SCは丸みを帯びた曲面となる。 The smaller the value of the second duty ratio, the easier it is for the protective film SP to be formed at the corner formed by the side surface and the bottom SRb. Therefore, the smaller the value of the second duty ratio, the thicker the portion of the protective film SP located at the corner. As a result, in the first step after the second step, the area of the bottom SRb etched along the depth direction of the recess SR becomes smaller. As a result, the smaller the value of the second duty ratio, the larger the radius of the circle including the concave surface SC, and the larger the proportion of the concave surface SC in the surface formed by etching the bottom SRb. have a tendency That is, the smaller the value of the second duty ratio, the more rounded the concave curved surface SC becomes.
図4(b)、図5(b)、および、図6(b)が示すように、第1工程および第2工程を経て形成された凹部SRにおいて、凹部SRが有する開口の直径φに対する深さDの比(D/φ)が、凹部SRのアスペクト比である。第1工程および第2工程を経て形成された凹部SRにおいて、アスペクト比が、1以上100以下であることが好ましい。アスペクト比が大きいほど、凹部SRの底に到達するエッチャントの数量は下がり、凹部SRの形状を制御し難くなる。そのため、10以上の大きなアスペクト比を有した凹部SRにおいては、第2デューティ比での高周波電力の供給による凹曲面SCの形状制御がさらに有用な技術となる。 As shown in FIGS. 4(b), 5(b), and 6(b), in the recess SR formed through the first step and the second step, the depth relative to the diameter φ of the opening of the recess SR is The ratio of the height D (D/φ) is the aspect ratio of the recess SR. It is preferable that the recessed portion SR formed through the first step and the second step has an aspect ratio of 1 or more and 100 or less. As the aspect ratio increases, the amount of etchant that reaches the bottom of the recess SR decreases, making it difficult to control the shape of the recess SR. Therefore, in the concave portion SR having a large aspect ratio of 10 or more, the technique of controlling the shape of the concave curved surface SC by supplying high-frequency power at the second duty ratio is a more useful technique.
本実施形態において、第2工程においてバイアス電極13Pに供給される高周波電力の周波数は、第1工程においてバイアス電極13Pに供給される高周波電力の周波数に等しい。また、第2工程においてバイアス電極13Pに供給される高周波電力のピークピーク値は、第1工程においてバイアス電極13Pに供給される高周波電力のピークピーク値に等しい。このように、第1工程から第2工程に進行する際に、高周波電力の周波数および大きさを変更しないことによって、チャンバ空間11S内でのプラズマの生成が不安定になることが抑えられる。さらには、第1工程から第2工程に進行する際に、高周波電力の大きさを変更しないことによって、高周波電力の大きさを小さくする場合に比べて、第2工程において凹部SRの深さ方向に沿うエッチングが進行しにくくなることが抑えられる。
In this embodiment, the frequency of the high frequency power supplied to the
なお、第2工程においてバイアス電極13Pに供給される高周波電力では、周波数および大きさの少なくとも一方が、第1工程においてバイアス電極13Pに供給される高周波電力とは異なってもよい。
The high-frequency power supplied to the
[試験例]
図7を参照して試験例を説明する。
[試験例1]
マスクが形成されたシリコン基板を準備した。シリコン基板に対して以下の条件で複数の凹部を形成した。これにより、試験例1のシリコン基板を得た。
[Test example]
A test example will be described with reference to FIG.
[Test Example 1]
A silicon substrate having a mask formed thereon was prepared. A plurality of recesses were formed on the silicon substrate under the following conditions. Thus, a silicon substrate of Test Example 1 was obtained.
・フッ素含有ガス SF6ガス
・フッ素含有ガスの流量 300sccm
・酸素含有ガス O2ガス
・酸素含有ガスの流量 150sccm
・チャンバ空間の圧力 10Pa
・高周波電力の周波数 400kHz
・高周波電力の大きさ 20W
・第1工程の期間 2分
・第1デューティ比 100%
・第2工程の期間 1分
・第2デューティ比 10%
・第2工程の周波数 10Hz
・Fluorine-containing gas SF 6 gas ・Flow rate of fluorine-containing gas 300 sccm
・Oxygen-containing gas O 2 gas ・Flow rate of oxygen-containing gas 150 sccm
・Pressure in
・Frequency of high frequency power 400kHz
・High frequency power 20W
・Period of the first process: 2 minutes ・First duty ratio: 100%
・Period of second process 1 minute ・
・Frequency of 2nd process 10Hz
[試験例2]
第1工程の期間を3分に設定し、かつ、第2工程を行わずに凹部を形成した以外は、試験例1と同一の条件によってシリコン基板に凹部を形成した。これにより、試験例2のシリコン基板を得た。
[Test Example 2]
A concave portion was formed in the silicon substrate under the same conditions as in Test Example 1, except that the period of the first step was set to 3 minutes and the concave portion was formed without performing the second step. Thus, a silicon substrate of Test Example 2 was obtained.
[評価結果]
試験例1のシリコン基板、および、試験例2のシリコン基板を、各シリコン基板の表面に直交する平面に沿って切断した。これにより、試験例1のシリコン基板、および、試験例2のシリコン基板の各々について、観察用の断面を形成した。走査型電子顕微鏡を用いて、各シリコン基板における観察用の断面を撮影した。試験例1のシリコン基板における観察用の断面を撮影することによって、図7(a)が示すSEM画像が得られた。また、試験例2のシリコン基板における観察用の断面を撮影することによって、図7(b)が示すSEM画像が得られた。
[Evaluation results]
The silicon substrate of Test Example 1 and the silicon substrate of Test Example 2 were cut along a plane perpendicular to the surface of each silicon substrate. Thereby, cross sections for observation were formed for each of the silicon substrate of Test Example 1 and the silicon substrate of Test Example 2. FIG. Using a scanning electron microscope, a cross section for observation in each silicon substrate was photographed. A SEM image shown in FIG. 7A was obtained by photographing a cross section for observation in the silicon substrate of Test Example 1. FIG. Further, by photographing a section for observation in the silicon substrate of Test Example 2, an SEM image shown in FIG. 7B was obtained.
図7(a)が示すように、試験例1のシリコン基板Sでは、凹部SRの底が、シリコン基板Sの裏面に向けて先細る凹曲面によって形成されていることが認められた。試験例1によるように、第1工程と第2工程とを経て凹部SRを形成することによって、凹曲面を有した凹部SRを形成することが可能であることが認められた。 As shown in FIG. 7A, in the silicon substrate S of Test Example 1, it was found that the bottom of the recess SR was formed by a concave curved surface tapering toward the back surface of the silicon substrate S. As shown in FIG. It was confirmed that, as in Test Example 1, it was possible to form the recess SR having a concave curved surface by forming the recess SR through the first step and the second step.
これに対して、図7(b)が示すように、試験例2のシリコン基板Sでは、凹部SRの底が、シリコン基板Sの表面に対してほぼ平行な平面によって形成されていることが認められた。試験例2によるように、第1工程のみを経て凹部SRを形成した場合には、凹部SRの底が平面によって形成されることが認められた。 On the other hand, as shown in FIG. 7B, in the silicon substrate S of Test Example 2, the bottom of the recess SR was found to be formed by a plane substantially parallel to the surface of the silicon substrate S. was taken. As in Test Example 2, when the recessed portion SR was formed through only the first step, it was confirmed that the bottom of the recessed portion SR was formed by a flat surface.
以上説明したように、ドライエッチング方法の一実施形態によれば、以下に記載の効果を得ることができる。
(1)凹曲面SCを形成するときの第2デューティ比が、凹部SRを形成するときの第1デューティ比よりも小さいため、エッチャントを凹部SR内へ能動的に引き込みながらも、凹曲面SCを形成することができる。
As described above, according to one embodiment of the dry etching method, the following effects can be obtained.
(1) Since the second duty ratio when forming the concave curved surface SC is smaller than the first duty ratio when forming the recess SR, the concave curved surface SC is formed while actively drawing the etchant into the recess SR. can be formed.
(2)第1デューティ比が50%よりも大きく100%以下の範囲に含まれるため、シリコン基板Sでのサイドエッチングが抑えられる。また、第2デューティ比が50%以下であるため、シリコン基板Sに引き込まれるエッチャントの量を、凹曲面SCの形成が可能な量に抑えることが可能である。 (2) Since the first duty ratio is in the range of more than 50% and less than or equal to 100%, side etching in the silicon substrate S is suppressed. Further, since the second duty ratio is 50% or less, the amount of etchant drawn into the silicon substrate S can be suppressed to an amount that allows the formation of the concave curved surface SC.
(3)高周波電力の供給を10ミリ秒以上1秒以下の周期で行う場合には、シリコン基板Sのエッチングを主として実施可能な期間と、保護膜SPの形成を実施可能な期間とを、各別に十分に確保することができる。 (3) When the high-frequency power is supplied at a cycle of 10 milliseconds or more and 1 second or less, the period during which etching of the silicon substrate S can be mainly performed and the period during which the protective film SP can be formed are respectively set. can be sufficiently secured separately.
(4)10以上の大きなアスペクト比を有した凹部SRにおいては、第2デューティ比での高周波電力の供給による凹曲面SCの形状制御がさらに有用な技術となる。 (4) In the concave portion SR having a large aspect ratio of 10 or more, the technique of controlling the shape of the concave curved surface SC by supplying high-frequency power at the second duty ratio is a more useful technique.
(5)高周波電力の周波数が100kHz以上40MHz以下である場合には、エッチャントをバイアス電圧によって凹部SR内に引き込むことが容易となる。 (5) When the frequency of the high-frequency power is 100 kHz or more and 40 MHz or less, it becomes easy to draw the etchant into the recesses SR by the bias voltage.
なお、上述した実施形態は、以下のように変更して実施することができる。
[プラズマエッチング方法]
・凹曲面SCを凹部SRの底に形成することは、高周波電力を第2デューティ比でバイアス電極に供給した後に、高周波電力を第2デューティ比よりも小さい第3デューティ比でバイアス電極に供給することを含んでもよい。
In addition, the embodiment described above can be implemented with the following changes.
[Plasma etching method]
- Forming the concave curved surface SC at the bottom of the recess SR is to supply high-frequency power to the bias electrode at a second duty ratio and then supply high-frequency power to the bias electrode at a third duty ratio smaller than the second duty ratio. may include
この変更例によれば、第2デューティ比よりもさらに小さい第3デューティ比を用いて凹曲面SCを形成するため、第2デューティ比のみを用いる場合と比べて、凹曲面SCの形状をさらに丸みを帯びた曲面とすることができる。 According to this modification, since the concave curved surface SC is formed using the third duty ratio that is even smaller than the second duty ratio, the shape of the concave curved surface SC is made more rounded than when only the second duty ratio is used. can be a curved surface.
[フッ素含有ガス]
・フッ素含有ガスは、SF6ガスに限らず、例えば、CF4ガス、および、NF3ガスなどであってもよい。
[Fluorine-containing gas]
- The fluorine - containing gas is not limited to SF6 gas, and may be, for example, CF4 gas, NF3 gas , or the like.
[酸素含有ガス]
・酸素含有ガスは、O2ガスに限らず、例えば、二酸化炭素ガス、および、二酸化窒素ガスなどであってもよい。
[Oxygen-containing gas]
- The oxygen-containing gas is not limited to O2 gas, and may be, for example, carbon dioxide gas, nitrogen dioxide gas, or the like.
10…プラズマエッチング装置、11…チャンバ本体、11P1…排気ポート、11P2…ガス供給ポート、11S…チャンバ空間、12…石英板、13…ステージ、13P…バイアス電極、14…バイアス用整合器、15…バイアス用電源、21…ICPアンテナ、21I…入力端子、21O…出力端子、22…アンテナ用整合器、23…アンテナ用電源、24…ブロッキングコンデンサ、25…磁場コイル、25A…上段コイル、25B…中段コイル、25C…下段コイル、26…電流源、26A…上段電流源、26B…中段電流源、26C…下段電流源、31…排気部、32…ガス供給部、33…制御装置、C…周期、D…深さ、M…マスク、Ma…開口部、P…プラズマ、S…シリコン基板、SC…凹曲面、SP…保護膜、SR…凹部、SRb…底、T1…第1期間、T2…第2期間。
DESCRIPTION OF
Claims (6)
高周波電力を第1デューティ比でバイアス電極に供給することによって、前記シリコン基板の表面に開口した凹部を前記シリコン基板に形成することと、
前記高周波電力を前記第1デューティ比よりも小さい第2デューティ比で前記バイアス電極に供給することによって、前記凹部の側面における前記保護膜の形成と、前記凹部の底におけるエッチングとを進行させ、これによって、前記開口よりも縮径されるように、前記シリコン基板の裏面に向けて先細る凹曲面を、前記シリコン基板内に位置する前記凹部の前記底に形成することと、を含む
プラズマエッチング方法。 A method of etching a silicon substrate on which a mask is formed using a fluorine-containing gas and an oxygen-containing gas, which are gases capable of forming a protective film on a silicon substrate, comprising:
forming, in the silicon substrate, a recess opening in the surface of the silicon substrate by supplying high-frequency power to a bias electrode at a first duty ratio;
By supplying the high-frequency power to the bias electrode at a second duty ratio smaller than the first duty ratio , the formation of the protective film on the side surface of the recess and the etching on the bottom of the recess are advanced. forming a concave curved surface tapering toward the back surface of the silicon substrate at the bottom of the recess located in the silicon substrate so as to have a diameter smaller than that of the opening by plasma etching method. .
前記第2デューティ比は、50%以下である
請求項1に記載のプラズマエッチング方法。 the first duty ratio is greater than 50% and equal to or less than 100%;
The plasma etching method according to claim 1, wherein the second duty ratio is 50% or less.
請求項1または2に記載のプラズマエッチング方法。 3. The plasma etching method according to claim 1, wherein forming the concave surface on the bottom of the recess includes supplying the high-frequency power at a frequency of 1 Hz or more and 100 Hz or less.
請求項1から3のいずれか一項に記載のプラズマエッチング方法。 Forming the concave curved surface on the bottom of the recess means supplying the high-frequency power to the bias electrode at the second duty ratio, and then supplying the high-frequency power to the bias electrode at the third duty ratio smaller than the second duty ratio. 4. The plasma etching method according to any one of claims 1 to 3, comprising supplying a bias electrode.
請求項1から4のいずれか一項に記載のプラズマエッチング方法。 In a concave portion including the concave curved surface formed by forming the concave portion in the silicon substrate and forming the concave curved surface in the bottom of the concave portion, the depth of the concave portion with respect to the diameter of the opening of the concave portion. The plasma etching method according to any one of claims 1 to 4, wherein the height ratio is 1 or more and 100 or less.
請求項1から5のいずれか一項に記載のプラズマエッチング方法。
The plasma etching method according to any one of claims 1 to 5, wherein the frequency of the high-frequency power is 100 kHz or more and 40 MHz or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019054272A JP7218226B2 (en) | 2019-03-22 | 2019-03-22 | Plasma etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019054272A JP7218226B2 (en) | 2019-03-22 | 2019-03-22 | Plasma etching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020155678A JP2020155678A (en) | 2020-09-24 |
JP7218226B2 true JP7218226B2 (en) | 2023-02-06 |
Family
ID=72559780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019054272A Active JP7218226B2 (en) | 2019-03-22 | 2019-03-22 | Plasma etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7218226B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230386787A1 (en) * | 2020-10-19 | 2023-11-30 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007059696A (en) | 2005-08-25 | 2007-03-08 | Hitachi High-Technologies Corp | Etching method and etching apparatus |
JP2007080982A (en) | 2005-09-13 | 2007-03-29 | Hitachi High-Technologies Corp | Etching method, etching device and method of manufacturing semiconductor device |
JP2010118549A (en) | 2008-11-13 | 2010-05-27 | Tokyo Electron Ltd | Plasma etching method and plasma etching device |
JP2011515855A (en) | 2008-03-21 | 2011-05-19 | アプライド マテリアルズ インコーポレイテッド | Substrate etching system and process method and apparatus |
JP2012084872A (en) | 2010-09-15 | 2012-04-26 | Tokyo Electron Ltd | Plasma etching processing apparatus, plasma etching processing method and manufacturing method of semiconductor device |
JP2012227334A (en) | 2011-04-19 | 2012-11-15 | Hitachi High-Technologies Corp | Plasma processing method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3799073B2 (en) * | 1994-11-04 | 2006-07-19 | 株式会社日立製作所 | Dry etching method |
-
2019
- 2019-03-22 JP JP2019054272A patent/JP7218226B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007059696A (en) | 2005-08-25 | 2007-03-08 | Hitachi High-Technologies Corp | Etching method and etching apparatus |
JP2007080982A (en) | 2005-09-13 | 2007-03-29 | Hitachi High-Technologies Corp | Etching method, etching device and method of manufacturing semiconductor device |
JP2011515855A (en) | 2008-03-21 | 2011-05-19 | アプライド マテリアルズ インコーポレイテッド | Substrate etching system and process method and apparatus |
JP2010118549A (en) | 2008-11-13 | 2010-05-27 | Tokyo Electron Ltd | Plasma etching method and plasma etching device |
JP2012084872A (en) | 2010-09-15 | 2012-04-26 | Tokyo Electron Ltd | Plasma etching processing apparatus, plasma etching processing method and manufacturing method of semiconductor device |
JP2012227334A (en) | 2011-04-19 | 2012-11-15 | Hitachi High-Technologies Corp | Plasma processing method |
Also Published As
Publication number | Publication date |
---|---|
JP2020155678A (en) | 2020-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10692729B2 (en) | Etching process method | |
US8545670B2 (en) | Plasma processing apparatus and plasma processing method | |
TWI518771B (en) | Etching method | |
US7109123B2 (en) | Silicon etching method | |
US10886097B2 (en) | Plasma processing apparatus and plasma processing method | |
JP2007027349A (en) | Etching method and etching device | |
JP5367689B2 (en) | Plasma processing method | |
US20050130436A1 (en) | Method for etching of a silicon substrate and etching apparatus | |
JP2023501162A (en) | Substrate processing method and apparatus | |
JP7218226B2 (en) | Plasma etching method | |
JPH11195641A (en) | Plasma treatment | |
JP2009182059A (en) | Dry etching method | |
JP6081176B2 (en) | Plasma etching method and plasma etching apparatus | |
US10079133B2 (en) | Plasma processing device | |
JP6959999B2 (en) | Plasma processing method | |
KR20230044943A (en) | Etching method and etching apparatus | |
JP4769737B2 (en) | Etching method and etching apparatus | |
JP7190988B2 (en) | Etching method and substrate processing apparatus | |
JP2006093660A (en) | Plasma etching method | |
JP2007012819A (en) | Dry etching method | |
JP2009224388A (en) | Plasma etching apparatus | |
JP7308876B2 (en) | Substrate processing method and substrate processing apparatus | |
TWI532095B (en) | Wafer etching method | |
JP7443516B2 (en) | Plasma processing equipment and plasma processing method | |
JP2019029561A (en) | Method for etching multilayer film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7218226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |