JPH09148044A - サージアブソーバ - Google Patents

サージアブソーバ

Info

Publication number
JPH09148044A
JPH09148044A JP30134595A JP30134595A JPH09148044A JP H09148044 A JPH09148044 A JP H09148044A JP 30134595 A JP30134595 A JP 30134595A JP 30134595 A JP30134595 A JP 30134595A JP H09148044 A JPH09148044 A JP H09148044A
Authority
JP
Japan
Prior art keywords
layer
resistor
gap
layers
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30134595A
Other languages
English (en)
Inventor
Taiichi Ono
泰一 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP30134595A priority Critical patent/JPH09148044A/ja
Publication of JPH09148044A publication Critical patent/JPH09148044A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【目的】 抵抗体層間にギャップが形成されたサージア
ブソーバにおいて、放電開始までの応答時間を短縮化す
る。 【構成】 平板状チップの基体11の表面にギャップ1
3を挟んで抵抗体層12aと12bが形成されている。
一方の抵抗体層12aは高抵抗の層(a)にて形成さ
れ、他方の抵抗体層12bは高抵抗の層(a)に低抵抗
の層(b)が積層された低抵抗に設定されている。抵抗
体層12bが低抵抗であるため、この抵抗R2とギャッ
プ13の容量Cとで決まる時定数が短くなり、ギャップ
13への充電時間が短くなる。よって、主電極間で放電
が開始されるまでの応答時間を短くできる。さらに抵抗
体層12a,12bを電子放出材料層21で覆うことに
より、さらに応答時間を短縮できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子回路や電子部品をサ
ージから保護するためのサージアブソーバに係り、特に
放電を開始するまでの応答速度を速め、また抵抗体層の
損傷やスパッタ現象によるギャップの短絡などを防止で
きるようにしたサージアブソーバに関する。
【0002】
【従来の技術】図12は、従来のギャップ方式のサージ
アブソーバの構造を示す斜視図、図13はサージアブソ
ーバのギャップ部分を拡大して示す拡大断面図である。
このサージアブソーバ1は、ガラス封止体2の内部に、
アルミナ(酸化アルミニウム;Al23)などにより形
成された丸棒状の基体3が設けられ、この基体3の表面
に、ギャップ7を介して対向する抵抗体層4a,4bが
形成されている。この抵抗体層4a,4bは酸化スズ
(SnO2)などの高抵抗材料により形成されている。
ギャップ7は基体3の円周方向全周に沿って形成されて
おり、図13ではギャップ7の間隔(ギャップ長)をG
で示している。
【0003】基体3の両端部には、それぞれの抵抗体層
4a,4bに導通する主電極5a,5bが設けられてい
る。この主電極5a,5bは抵抗値の低い金属材料によ
りキャップ状に形成されて、抵抗体層4a,4bの上か
ら基体3の両端部に嵌着されたものである。両主電極5
a,5bにはリード線6a,6bが接続され、このリー
ド線6a,6bがガラス封止体2の外部に延びている。
ガラス封止体2の内部はほぼ真空に近い低圧に設定さ
れ、この内部にはアルゴン(Ar)、ヘリウム(H
e)、ネオン(Ne)などの不活性ガスが充填されてい
る。
【0004】この従来のサージアブソーバでは、丸棒状
の基体3の外周全面に、厚さ20μm程度の抵抗体層を
形成し、レーザ加工を用いて基体3の中央部にて円周に
沿って抵抗体層を削除することにより、ギャップ7が形
成される。レーザ加工の加工精度の限界から、ギャップ
長Gは数10μm程度であり、実際のものは最小のギャ
ップ長で30μm程度である。
【0005】上記サージアブソーバの動作を説明するた
めの等価回路は例えば図11のように表わすことができ
る。図11においてR0,R0は、それぞれの抵抗体層4
a,4bの抵抗値、RaはギャップGでの抵抗体層間の
絶縁抵抗、Rbは抵抗体層4a,4bの間に放電が開始
されたときの放電抵抗であり、例えば10〜100Ω程
度である。またCは、ギャップ7での静電容量である。
【0006】主電極5a,5b間にサージが印加されて
いない状態では、ギャップ7にて放電が行われず、よっ
て等価回路にて表現されているスイッチS2は絶縁抵抗
Ra側に接続され、サージアブソーバは非常に高い電気
抵抗を有するものとなっている。
【0007】主電極5a,5b間にサージが印加された
時点で、等価回路にて表現されるスイッチS1が閉じた
ことになり、抵抗体層の抵抗R0を通してギャップ7に
充電され始める。ギャップ7(容量C)での放電開始電
圧は、ギャップ長Gやガラス封止体2内のガス圧などに
より決められる。容量Cでの充電電圧が放電開始電圧
(パッシェン最低電圧)に至ると、抵抗体層4a,4b
間で放電が開始される。図11の等価回路では、ギャッ
プ7の充電電圧が放電開始電圧に至ったときに、情報α
によりスイッチS2が放電抵抗Rbに切換えられるもの
として表現されている。ギャップ7での放電は正放電ま
たは負放電であり、この放電は抵抗体層4a,4bの表
面を移動し、最終的には主電極5a,5b間がアークで
橋絡される。主電極5aと5b間が放電によるアークで
橋絡された最終状態では、等価回路は、主電極5a,5
b間が放電抵抗のみ(抵抗体層4a,4bの抵抗値R0
よりも低い抵抗)で接続されたものとして表現できる。
【0008】
【発明が解決しようとする課題】ここで、サージが印加
されてから主電極5a,5b間がアークで橋絡されるま
でを応答時間(τ)とする。主電極5a,5b間にアー
クが印加されてから(図11のS1が閉になってから)
ギャップ部分での放電が開始されるまで(S2が閉にな
るまで)の時間を(τa)とし、ギャップ7にて正また
は負の放電が開始されてから、主電極5a,5b間がア
ークで橋絡されるまでの時間を(τb)とすると、前記
応答時間(τ)は(τa+τb)である。
【0009】次に、サージが印加されS1が閉となった
後にギャップ7に充電されるときの時定数(τ0)は、
抵抗体層の抵抗値R0と容量Cとにより決められ、τ0=
C・R0である。ここで、主電極5a,5b間に印加さ
れるときのサージ電圧が、図9(A)に示すようにステ
ップ的に上昇するもの、すなわち時刻tが初時刻t0の
ときに印加電圧が0からViにステップするものと仮定
すると、ギャップ7での充電電圧は、以下の数1で表わ
される変化曲線を持つ(図9(B)参照)。
【0010】
【数1】
【0011】ギャップ7に充電が開始されてから、ギャ
ップ部分での放電が開始されるまでの時間(τa)は、
ほぼ(3×τ0)である。ここで、従来のサージアブソ
ーバでは、ギャップ長Gが最短で30μm程度であり、
よって容量Cは1pF(ピコ・ファラッド)程度であ
る。また従来の抵抗体層4aと4bの抵抗値R0はそれ
ぞれ1k〜100kΩ程度の高抵抗である。したがっ
て、放電開始に至るまでの時間(τa)はほぼ3〜30
0nsec(ナノ・秒)程度である。
【0012】前記応答時間(τ=τa+τb)のうち(τ
b)は、主電極5a,5b間の距離やガス圧などに関係
し、これはサージアブソーバの寸法によりほぼ一律的に
決められる。したがって、サージアブソーバの応答時間
(τ)はギャップ7での放電開始時間(τa)により決
められ、これはギャップ長Gおよび抵抗体層の抵抗値に
影響されるものとなる。
【0013】しかし、従来のサージアブソーバでは、応
答時間(τ)の要因である(τa)が上記のように比較
的長くなっている。サージアブソーバにより電子回路や
電子部品をサージから有効に保護するためには前記応答
時間(τ)をさらに短くすることが好ましい。しかし、
従来のように抵抗体層をレーザ加工により削除してギャ
ップ7を形成する製造方法では、ギャップ長Gをいま以
上に短くするのは困難であり、よって応答時間(τ)を
短くするのに限界がある。
【0014】次に、図13に示すように、従来のサージ
アブソーバでは、ギャップ7の部分において、両側の抵
抗体層4aと4bが露出した状態で対向したものとなっ
ている。ギャップ7で放電が開始されるのは、対向する
抵抗体層4aと4bの最も間隔の短い部分である。また
通常は図13にて符号(イ)で示す抵抗体層4a,4b
のエッジ部分で放電が開始される。
【0015】したがって抵抗体層4aと4b間で放電が
行われると、エッジ部分(イ)に電気力線が集中しこの
部分に損傷が生じやすくなる。この損傷が大きくまたサ
ージ印加ごとにこの損傷が複数箇所に生じると、ギャッ
プ7が正規のギャップ長Gを有するものとして機能しな
くなる。よって一般のサージアブソーバでは、サージ印
加回数に制限が設けられている。
【0016】さらに、主電極5aと5b間にて放電が開
始されると、ガラス封止体2内に封入されている例えば
アルゴンガスのイオンやラジカルなイオン原子などが抵
抗体層4aと4bの表面をたたき、抵抗体層4aと4b
の表面がターゲットとなったスパッタ現象が生じる。抵
抗体層4aと4bの表面からスパッタされた抵抗物質が
ギャップ7の部分にて基体3の表面に再付着されると、
ギャップ7が埋められてしまう。この再付着物によりギ
ャップ7が短絡されると、サージアブソーバとして機能
できなくなる。この点からの従来のサージアブソーバで
は、抵抗体層4a,4bの寿命が短く、サージ印加回数
に制限が与えられるものとなる。
【0017】本発明は、上記従来の課題を解決するもの
であり、サージが印加されてから主電極間での放電が開
始されるまでの時間を短縮して応答時間を短くしたサー
ジアブソーバを提供することを目的としている。
【0018】また本発明は、基体表面に設けられた抵抗
体層の損傷を生じにくくして、使用寿命を長くすること
を目的としている。
【0019】
【課題を解決するための手段】第1の本発明は、基体の
表面に形成された抵抗体層と、抵抗体層の両側に配置さ
れた主電極とを有し、前記抵抗体層に1つ以上のギャッ
プが形成されているサージアブソーバであって、前記抵
抗体層の上に電子放出材料層が設けられていることを特
徴とするものである。
【0020】上記電子放出材料は、抵抗体層の表面のみ
に設けてもよいが、好ましくは、両抵抗体層のギャップ
に対向する部分およびギャップ内にも形成される。ギャ
ップ内に電子放出材料層が形成される場合、この電子放
出材料により抵抗体層間が橋絡される。よってこの場合
には、絶縁性のすなわち抵抗体層よりもインピーダンス
が充分に高い電子放出材料を使用することが必要であ
る。また、電子放出材料は、抵抗体層の上に積層して設
ける構造に限られず、電子放出材料を抵抗体層の材料内
に含ませても同様に効果を得ることができる。
【0021】第2の本発明は、基体の表面に形成された
抵抗体層と、抵抗体層の両側に配置された主電極とを有
し、前記抵抗体層に1つ以上のギャップが形成されてい
るサージアブソーバであって、ギャップを介して対向す
る一方の抵抗体層と他方の抵抗体層とで抵抗値が相違す
ることを特徴とするものである。
【0022】上記において、ギャップを介して対向する
それぞれの抵抗体層を別々の材料により形成することも
可能である。ただし、ギャップを介して対向する両抵抗
体層が、それぞれ高い抵抗値の第1の層を有し、一方の
抵抗体層を、前記第1の層の上にこれよりも抵抗値の小
さい第2の層が積層されている構造とすることが好まし
い。
【0023】また、上記において、抵抗体層の表面に電
子放出材料層を設けることが好ましい。この場合も、電
子放出材料がギャップ内にて抵抗体層を橋絡するように
形成される場合には、絶縁性の電子放出材料が使用され
る。
【0024】さらに上記第1の発明と第2の発明におい
て、基体を平板状チップとし、このチップの1つの面ま
たは複数の面に抵抗体層を設けることもできる。
【0025】
【作用】上記第1の本発明では、ギャップを介して対向
する抵抗体層の上に電子放出材料層が設けられている。
よって両側の抵抗体層間に所定の電圧が印加されたとき
に、電子放出材料から電子が積極的に放出され、まず電
子放出材料の間にて放電が開始され、その後に抵抗体層
間の放電さらには主電極間の放電が開始されることにな
る。電子放出材料層を設けることにより放電が開始され
るまでの応答時間を短縮することが可能である。
【0026】また、抵抗体層の上に電子放出材料層を設
け、好ましくはギャップ部分にこの電子放出材料層を設
けると、ギャップ部分にて抵抗体層間に直接的な放電が
発生しないため、電極層の放電による損傷を防止でき
る。また、ギャップ部分を電子放出材料により覆うこと
により、スパッタ現象により抵抗体層から出た抵抗物質
がギャップ部分に再付着することがなく、よって再付着
によるギャップの短絡などの問題が生じなくなる。
【0027】上記のように抵抗体層の損傷が生じにくく
また、抵抗物質のギャップへの再付着が生じにくくなる
ため、ギャップ長を従来のものよりも短くすることが可
能になる。ギャップ長を短くできることにより、ギャッ
プの容量と抵抗体層の抵抗値とで決まる時定数(τ0)
を短くできるようになり、応答時間をさらに短絡化する
ことが可能になる。
【0028】第2の本発明では、ギャップを介して対向
する一方の抵抗体層の抵抗値が高く他方の抵抗値がこれ
よりも低く設定されている。一方の抵抗体層の抵抗値が
小さいために、この小さい方の抵抗値とギャップ部分で
の静電容量とで決まる時定数(τ0)が短くなり、放電
開始までの応答時間を短縮できる。また他方の抵抗体層
の抵抗値が従来のものと同等に高抵抗に設定されている
ため、放電開始電圧は充分に高いものにできる。
【0029】また、最初に両抵抗体層を抵抗値の高い第
1の層とし、次に両抵抗体層において第1の層の上にこ
れよりも抵抗値の低い第2の層を形成し、一方の抵抗体
層にて第2の層を除去することにより、ギャップを介し
て対向する抵抗体層の抵抗値を相違させることができ
る。この構造はエッチング工程を用いた薄膜形成技術に
より形成することが可能である。また薄膜形成技術を使
用することにより、ギャップ長を従来のものよりも短く
でき、またギャップ長の設定も高精度にできる。
【0030】さらに、それぞれの抵抗体層において抵抗
値が相違するものとした場合に、抵抗体層の上に電子放
出材料層を設けることにより、放電を容易にして、さら
に放電開始までの応答時間を短縮することが可能にな
る。また電子放出材料層を設けることにより、抵抗体層
に損傷が生じるのを防止できるものとなる。
【0031】さらに上記第1の発明と第2の発明におい
て、基体を平板状チップとし、このチップの1つの面ま
たは複数の面に抵抗体層を設ける構造にすると、薄膜形
成技術により、抵抗体層およびギャップを簡単な工程で
高精度に形成でき、量産に適したものとなる。
【0032】
【実施例】以下、本発明の実施例を説明する。図1は、
本発明のサージアブソーバの全体構造を示す斜視図、図
2はその断面図である。このサージアブソーバ10は、
平板状チップの基体11を有している。この基体11
は、比較的融点の高いガラスやAl23などのセラミッ
ク材料などにより形成されている。基体11の表面に
は、抵抗体層12a,12bが形成され、抵抗体層12
aと12bとの間にギャップ長Gのギャップ13が形成
されている。基体11の両端部には、抵抗体層12a,
12bのそれぞれに導通する導電層14a,14bが設
けられ、この導電層14a,14bが主電極15a,1
5bに接合されている。
【0033】主電極15a,15bは、例えばジメット
(銅の表面に酸化銅膜が形成されているもの)により形
成されている。この主電極15a,15bにはリード線
16a,16bが接続されている。基体11および主電
極15a,15bはガラス封止体17の内部に収納さ
れ、リード線16a,16bは、ガラス封止体17の外
部に突出している。ガラス封止体17の内部は真空に近
い低圧であり、ガラス封止体17の内部にはアルゴン、
ネオン、ヘリウムなどの不活性ガスが充填されている。
【0034】また、サージアブソーバの全体構造は、図
3に示すものであってもよい。図3の構造では、ガラス
などの筒体18が使用され、ジメット製の主電極15
a,15bの外周がこの筒体18の内周面に接着され
て、筒体18と主電極15a,15bとで封止体が形成
されている。
【0035】図3に示すものでは、筒体18内に基体1
1を挿入し、筒体18内を真空引きしてアルゴンなどの
不活性ガスと置換し、主電極15a,15bの外周面を
筒体18の内面に接着することにより組立てを完成す
る。ガラスなどの筒体18の加熱冷却工程での収縮によ
り、主電極15a,15bは導電層14a,14bに密
着して導通される。この実施例では、主電極15a,1
5bが封止体を兼ねているため、封止体の構造が簡単で
あり、また組立て作業も容易である。
【0036】図4は、第1の本発明の実施例を示すもの
であり、同図(A)ないし(D)は、基体11を実施例
別に示す側面図である。図4(A)に示す実施例では、
平板チップ状の基体11の表面に抵抗体層12aと12
bが形成され、両抵抗体層12aと12bの間にギャッ
プ13が形成されている。そして抵抗体層12a,12
bの表面からギャップ13の部分にかけて、電子放出材
料層21が積層されている。
【0037】抵抗体層12a,12bは高抵抗材料によ
り形成されている。この抵抗材料は、基体11の表面に
蒸着またはスパッタなどの工程で成膜できるものが使用
される。抵抗体層12a,12bを形成する高抵抗材料
としては、金属と酸化物とから成る例えばTaSi
2、CrSiO2、金属と酸化物の混合物であるTa−
HfO2、Cr−HfO2、炭化物または窒化物と酸化物
との混合物であるSiC−Ta25、TiN−Si
2、HfN−SiO2などが例示できる。これらの材料
はいずれも融点が高く、また比抵抗は10-2〜102Ω
・cmの範囲で変えることができる。
【0038】また、高抵抗材料としてDLC(ダイヤモ
ンドライクカーボン)などの非晶質カーボン、またはア
ルミニウム(Al)、タンタル(Ta)、ニオブ(N
b)、ジルコニウム(Zr)、チタン(Ti)、クロム
(Cr)が5〜40at%含まれた非晶質カーボンを使
用することが好ましい。非晶質カーボンは比較的抵抗が
高く、またガラス封止体に充填されているアルゴンやネ
オンなどの不活性ガスに対する耐性が高いため、高抵抗
の抵抗体層12a,12bの材料として好適である。
【0039】抵抗体層12a,12bの膜厚は50〜1
000nmまたは200〜500nmの範囲とすること
が好ましい。ギャップ13は、基体11の表面に上記高
抵抗材料の膜を形成した後に、この膜をギャップ長Gと
なる間隔で除去することにより形成できる。この工程は
ウエットエッチングまたはドライエッチングにより行わ
れる。高抵抗材料が非晶質カーボンの場合には、CF4
+O2の混合ガスを用いたドライエッチングなどにより
ギャップ13を加工することが可能である。
【0040】電子放出材料層21は、上記ギャップ13
の加工の後に成膜される。図4(A)では、ギャップ1
3の部分が電子放出材料層21により覆われているた
め、電子放出材料層21は絶縁性のもの、すなわち抵抗
体層12a,12bよりもインピーダンスが高い材料が
使用される。この材料はRFマグネトロンスパッタなど
の工程で成膜可能なものであり、例えばMgO、Ba
O、SrO、LaB6などが使用される。この電子放出
材料層21の膜厚は5〜300nmまたは30〜100
nmの範囲とすることが好適である。なお図2または図
3に示す導電層14a,14bは、クロム(Cr)やチ
タン(Ti)を下地膜として銅(Cu)やニッケル(N
i)が形成されたものである。
【0041】図4(A)に示すものでは、主電極15a
と15bにサージが印加されると、抵抗体層を経てギャ
ップ13で構成されるコンデンサC(図11参照)に充
電される。そしてギャップを挟む抵抗体層12aと12
b間で放電が開始されるが、抵抗体層12a,12bが
電子放出材料層21に覆われているため、電子放出材料
層21のエッジ(ロ)の部分にて積極的に電子が放出さ
れることになり、放電開始の応答時間(τ)を短くでき
る。
【0042】このサージアブソーバの等価回路は図11
にて表現できる。抵抗体層12aおよび12bの抵抗値
をR0とすると、ギャップ13(容量C)への充電は時
定数τ0=R0・Cを持つが、電子放出材料層21のエッ
ジ(ロ)間にて積極的に電子が放出されることにより、
サージの印加時からギャップ13の部分で放電が開始さ
れるまでの時間τaを短縮でき、その結果応答時間τを
短くできる。ただし、抵抗体層12aと12bの抵抗値
は従来と同様に1k〜100kΩと高抵抗となってお
り、また電子放出材料層21は絶縁性材料であるため、
放電開始電圧は従来と同等に高いものにできる。
【0043】図7は、横軸にギャップ長Gを対数軸とし
て示し、縦軸に応答時間(τ)を対数軸で示したもので
ある。図7にて(i)は、電子放出材料層21を設けな
かったもの、(ii)は電子放出材料層21が設けられ
たもので図4(A)に示す構造のものを示している。図
7に示すように、電子放出材料層21を設けたもの(i
i)は、電子放出材料層21を設けていないもの(i)
に比較してギャップ長Gを短くしたときに応答時間
(τ)を短縮化する比率が高くなることが解る。
【0044】次に、図8はギャップ長Gが20μmのも
のにおいて、電子放出材料層21を形成したもの(図4
(A)のもの)と、電子放出材料層21を設けないもの
とで、絶縁抵抗の変化を示したものである。すなわち、
電子放出材料層21が設けられたものと設けないものと
に対し、電流が500アンペアのサージを主電極15
a,15b間に30秒間隔で20μsec印加した。図
8の横軸はサージ印加回数を示し、縦軸に主電極15
a,15b間の絶縁抵抗を示している。電子放出材料層
21が設けられたものは、104回サージを印加して
も、充分な絶縁抵抗を有していることが解る。
【0045】すなわち、電子放出材料層21が形成され
たものでは、放電の際に抵抗体層12a,12bが損傷
を受けにくく、したがってサージが繰返し印加され、放
電が繰返されても、絶縁抵抗の低下が防止できるものと
なっている。電子放出材料層21が設けられていると抵
抗体層12a,12bの損傷、特にギャップを挟んで対
向している抵抗体層のエッジ(図13での(イ))の部
分の損傷が少なく寿命が高くなる。ギャップ長Gを短く
しても抵抗体層12a,12bの損傷が少ないため、ギ
ャップ長Gを可能な限り短くできる。したがって、エッ
チング加工によりギャップ長Gを5μmまたは1μmあ
るいはさらに短くすることにより、図7に示すように応
答時間(τ)を非常に短くできる。
【0046】また、図4(B)に示すように、ギャップ
13の部分に電子放出材料層21を設けず、抵抗体層1
2a,12bの上にのみ電子放出材料層21を形成して
もよい。また、図4(C)に示すように、ギャップ13
の部分と、ギャップ13の両側部分での抵抗体層12
a,12bの上にのみ電子放出材料層21が形成されて
いてもよい。さらに図4(D)に示すように、図4
(C)のものにおいてギャップ部分の電子放出材料層2
1を除去したものとしてもよい。いずれも(ロ)のエッ
ジ部分にて放電が開始される。
【0047】また、図4(C)(D)に示すように、ギ
ャップ13の部分にのみ電子放出材料層21が形成され
ている場合には、放電時の不活性ガスのイオンやラジカ
ルな原子により抵抗体層12a,12bの表面がスパッ
タされたときに、スパッタにて放出された物質がギャッ
プ13にて抵抗体層12aと12bの間に直接付着する
ことがなく、抵抗体層12aと12bが短絡する現象を
防止できる。
【0048】図5は第2の本発明の実施例を示してい
る。この実施例では、ギャップ13を介して対向する抵
抗体層12aと抵抗体層12bとで抵抗が相違してお
り、抵抗体層12aが高抵抗値R1で、抵抗体層12b
が低抵抗値R2である。高抵抗値R1は例えば1k〜1
00kΩで、低抵抗値R2が10〜100Ω程度に設定
される。
【0049】抵抗体層12aと抵抗体層12bを、別々
の材料により形成してそれぞれ抵抗値を異ならせてもよ
いが、図5(A)では、抵抗体層12bが高抵抗材料の
第1の層(a)と低抵抗材料の第2の層(b)とから構
成され、抵抗体層12aが高抵抗材料の第1の層(a)
でのみ形成されている。高抵抗材料の第1の層(a)
は、DLCなどの非晶質カーボン材料などにより形成さ
れる。低抵抗の第2の層(b)は、TiN、Ta2N、
CrN、h−BN(六方晶の窒化ボロン)などの窒化
物、またはSiC、TiC、TaCなどの炭化物が使用
される。
【0050】このサージアブソーバの動作に関する等価
回路を図11に基づいて説明すると、主電極15aと1
5b間にサージが印加され、図11のスイッチS1が等
価回路の表現において閉になると、電荷が低抵抗R2の
抵抗体層12bを通ってギャップ13に充電される。充
電では前述のように、τ0=R2・Cの時定数を持ち、
充電電圧が図9(B)に示したように、数1に示す曲線
により変化する。図9(C)は抵抗体層の抵抗Rと、ギ
ャップへの充電電圧Vの変化との関係を示しているが、
この図に示されるように、抵抗体層の抵抗値Rが小さく
なるほど充電が完了するまでの時間が短くなる。
【0051】ここで、抵抗体層12bは低抵抗でありそ
の抵抗値R2は10〜100Ω程度である。サージが印
加されてから抵抗体層12aと12b間で放電が開始さ
れるまでの時間(τa)はほぼ(3×τ0)であり、τa
=10〜100p・sec(ピコ・秒)となり非常に短
くなる。したがって(τa+τb)で表わされる応答時間
(τ0)が従来のものに比べてきわめて短くなる。ただ
し、一方の抵抗体層12aは高抵抗R1の値に設定され
ているものであるため、放電開始電圧は従来のものと同
等に高くできる。
【0052】図5(B)に示す実施例では、高抵抗の抵
抗体層12aと、低抵抗の抵抗体層12bおよびギャッ
プ13の部分が、絶縁性の電子放出材料層21により覆
われている。電子放出材料層21は、例えばMgO、B
aO、SrO、LaB6などである。図4の実施例にお
いて説明したように、抵抗体層12aと12bの間に電
圧が印加され、放電開始電圧に至ったときに、電子放出
材料層21から積極的に電子が放出されるため、さらに
応答時間τを短縮化できる。
【0053】図5(C)に示す実施例は、抵抗体層12
aと12bの表面にのみ電子放出材料層21が積層さ
れ、ギャップ13の部分には電子放電材料層が形成され
ていないものと示している。この実施例においても、電
子放出材料層21のエッジ(ロ)間で積極的な放電が行
われ、応答時間τを短縮することができる。
【0054】図6(A)から(E)は、基体11に、抵
抗値の相違する抵抗体層12a,12bおよび電子放出
材料層21さらに導電層14a,14bが形成される工
程の一例を示している。基体11は、「#7059」な
どの比較的融点の高いガラスにより形成された平板状チ
ップの基板である。この基体11は広い面積のものであ
り、この上に複数個のサージアブソーバ分の抵抗体層や
ギャップなどが形成された後に個々に切断される。ただ
し、図6では1個分の基体11のみを図示している。
【0055】また基体11の材料はアルミナ基板であっ
てもよい。またサージアブソーバとしての使用電力容量
が高いものである場合には、表面がホーロー仕上げされ
た鉄基板を用いることも可能である。
【0056】まず上記図6(A)に示すように、基体1
1の表面に高い抵抗値の第1の層(a)と抵抗値の低い
第2の層(b)が連続して成膜される。高抵抗体の第1
の層(a)は非晶質カーボンなどで、低抵抗の第2の層
(b)は前述の窒化物や炭化物である。それぞれの層
(a)と(b)は広い基体表面の全面に成膜される。こ
の成膜は例えばDCマグネトロンスパッタなどにより行
われる。それぞれの層(a)(b)の膜厚は、50〜1
000nm、好ましくは200〜500nmである。
【0057】次に、第2の層(b)の上に感光性ポリイ
ミドなどのレジスト材料を塗布し、プリベークし、フォ
トマスクを用いて紫外線光による露光を行う。この露
光、さらには現像、リンス、乾燥およびポストベークに
より、ギャップ形成部分のレジスト材料を除去する。ギ
ャップ長Gが5μm程度までは、フォトマスクを用いた
密着露光により、ギャップ長Gの寸法に合わせて高精度
にレジスト材料を除去することが可能である。ただし、
ギャップ長Gが5μmよりも短く、1μm程度まで短く
する場合には、ステッパーを用いて縮小透光露光を行う
ことにより、短ギャップ寸法に相当するレジスト材料除
去を高精度に行うことができる。
【0058】次に、エッチングによりギャップ長Gの部
分にて前記第1の層(a)と第2の層(b)を除去す
る。ギャップ長Gはエッチングにより1μmまたはそれ
以下の寸法とすることが可能であるが、ギャップ長Gは
1〜30μmが好ましい。ギャップのエッチングは2つ
の層(a)(b)について行うが、これはドライエッチ
ングまたはウエットエッチングにより可能である。
【0059】高抵抗材料の第1の層(a)が、DLCな
どの非晶質カーボン材料などにより形成され、低抵抗の
第2の層(b)が、TiN、Ta2N、CrN、h−B
N(六方晶の窒化ボロン)などの窒化物、またはSi
C、TiC、TaCなどの炭化物である場合、CF4
2ガスを用いたドライエッチングにより、両層(a)
(b)を除去することが可能である。このエッチング終
了後に、ギャップ形成用のレジスト材料を除去する。
【0060】次に、一方の抵抗体層の第2の層(b)を
除去するためのレジスト層を形成する。このレジスト形
成は、ギャップ形成時と同様にフォトマスクを使用した
露光および現像により行われる。そして一方の抵抗体層
の上の第2の層(b)をエッチングにより除去する。低
抵抗の第2の層(b)が、TiN、Ta2N、CrN、
h−BN(六方晶の窒化ボロン)などの窒化物である場
合、HF+HNO3の混合液を用いたウエットエッチン
グが可能であり、層(b)がSiC、TiC、TaCな
どの炭化物である場合、HF+KIO3の混合液を用い
たウエットエッチングが行われる。上記エッチングによ
り図6(C)に示すように、第1の層(a)のみによる
高抵抗の抵抗体層12aが形成される。
【0061】次に図6(D)に示すように、導電層14
a,14bを形成する部分にレジスト層(c)を形成
し、レジスト層(c)、抵抗体層12a,12bおよび
ギャップ13の部分に電子放出材料層21を形成する。
電子放出材料層21は、RFマグネトロンスパッタなど
を用いて成膜し、膜厚は5〜300nm、好ましくは3
0〜100nmとする。次に、アセトンなどを用いてレ
ジスト層(c)を除去し、ダイサーを用いて個々のチッ
プごとに切断する。チップ形状の個々の基体11の大き
さは、1.2×2.0mm2〜4.5×7mm2である。
【0062】次に図6(E)に示すように、導電層14
a,14bを形成する。導電層14a,14bは、C
r,Tiを下地膜とし、Cu,Niを連続して成膜した
ものであり、膜厚は50〜300nm程度である。次
に、図2または図3に示すように基体11を封止する。
ジメットによる主電極15a,15bは直径1〜3mm
で、厚さ0.3〜0.5mm程度の円板である。主電極
15a,15bにはリード線16a,16bを溶接によ
り接続しておく。
【0063】切断した個々の基体11を主電極15a,
15bで挟み、ガラス筒に挿入し、カーボンヒータに装
填する。約450℃で加熱し、真空ポンプで10-5to
rr程度の低圧に設定し、Ar、He、Neなどのガス
を1〜500torrで充填する、約600℃まで急激
に加熱すると、ガラスが溶け、図2に示すように封止さ
れる。室温まで冷却してサージサブソーバが完成する。
【0064】なお、ギャップは1つ形成されているのに
限られず、複数形成してもよい。図10は、ギャップが
複数形成されている場合である。図10では、抵抗体層
12bが層(a)と(b)を有する低抵抗体であり、抵
抗体層12aと12cが層(a)だけの高抵抗体であ
る。そして、各抵抗体層の間にギャップ13aと13b
が形成されている。そして、各抵抗体層とギャップの上
に電子放出材料層21が形成されている。また、図4の
実施例でもギャップを複数形成することが可能である。
ギャップを複数設けることにより、放電開始電圧を高く
することが可能である。
【0065】
【発明の効果】以上のように本発明では、抵抗体層に電
子放出材料層を形成し、またはギャップを介して対向す
る抵抗体層の抵抗値を変えることにより、放電開始まで
の応答時間を短縮化できる。
【0066】また、基体を平板状のチップ形状にするこ
とにより、抵抗体層やギャップを薄膜形成技術やエッチ
ングにより容易に形成できるようになる。
【図面の簡単な説明】
【図1】本発明のサージアブソーバの全体構造を示す斜
視図、
【図2】図1に示すサージアブソーバの断面図、
【図3】他の構造のサージアブソーバを示す断面図、
【図4】(A)(B)(C)(D)は第1の本発明の実
施例に相当する基体の側面図、
【図5】(A)(B)(C)は第2の本発明の実施例に
相当する基体の側面図、
【図6】(A)(B)(C)(D)(E)は、図5
(B)に示すものの製造方法を示す工程説明図、
【図7】第1の発明の応答時間の特性を示す線図、
【図8】第1の本発明のサージ印加回数と絶縁抵抗の関
係を示す線図、
【図9】(A)はサージ印加電圧を示す線図、(B)は
時定数によるギャップでの充電電圧の変化を示す線図、
(C)は抵抗体層の抵抗値の変化と充電電圧の変化との
関係を示す線図、
【図10】他の実施例を示す基板の側面図、
【図11】サージアブソーバの動作を示す等価回路、
【図12】従来のサージアブソーバの斜視図、
【図13】図12に示すサージアブソーバのギャップ部
分を示す拡大断面図、
【符号の説明】
11 基体 12a,12b 抵抗体層 13 ギャップ 14a,14b 導電層 15a,15b 主電極 16a,16b リード線 17 ガラス封止体 21 電子放出材料層 G ギャップ長

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基体の表面に形成された抵抗体層と、抵
    抗体層の両側に配置された主電極とを有し、前記抵抗体
    層に1つ以上のギャップが形成されているサージアブソ
    ーバであって、前記抵抗体層の上に電子放出材料層が設
    けられていることを特徴とするサージアブソーバ。
  2. 【請求項2】 基体の表面に形成された抵抗体層と、抵
    抗体層の両側に配置された主電極とを有し、前記抵抗体
    層に1つ以上のギャップが形成されているサージアブソ
    ーバであって、ギャップを介して対向する一方の抵抗体
    層と他方の抵抗体層とで抵抗値が相違することを特徴と
    するサージアブソーバ。
  3. 【請求項3】 ギャップを介して対向する両抵抗体層
    が、それぞれ高い抵抗値の第1の層を有し、一方の抵抗
    体層には、前記第1の層の上にこれよりも抵抗値の小さ
    い第2の層が積層されている請求項2記載のサージアブ
    ソーバ。
  4. 【請求項4】 抵抗体層の表面に電子放出材料層が設け
    られている請求項2または3記載のサージアブソーバ。
  5. 【請求項5】 基体は平板状チップであり、このチップ
    の1つの面または複数の面に抵抗体層が設けられている
    請求項1ないし4のいずれかに記載のサージアブソー
    バ。
JP30134595A 1995-11-20 1995-11-20 サージアブソーバ Withdrawn JPH09148044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30134595A JPH09148044A (ja) 1995-11-20 1995-11-20 サージアブソーバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30134595A JPH09148044A (ja) 1995-11-20 1995-11-20 サージアブソーバ

Publications (1)

Publication Number Publication Date
JPH09148044A true JPH09148044A (ja) 1997-06-06

Family

ID=17895756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30134595A Withdrawn JPH09148044A (ja) 1995-11-20 1995-11-20 サージアブソーバ

Country Status (1)

Country Link
JP (1) JPH09148044A (ja)

Similar Documents

Publication Publication Date Title
JPH09115418A (ja) 遅延型薄膜ヒューズ
JPH09148044A (ja) サージアブソーバ
JPH08293377A (ja) サージアブソーバおよびその製造方法
JPH0729667A (ja) 放電型サージアブソーバ及びその製造方法
JPH09129115A (ja) チップヒューズ
JPH0992430A (ja) サージ吸収素子
JP2001160502A (ja) サージ吸収素子及びその製造方法
JP3455011B2 (ja) サージアブソーバおよびその製造方法
JPH09190868A (ja) サージアブソーバ
JP4803726B2 (ja) 電子回路及びその製造方法
JPH09199259A (ja) サージアブソーバおよびその製造方法
JPH0992429A (ja) サージ吸収素子
JPH09274860A (ja) プラズマディスプレイパネル
JP2870136B2 (ja) メタルハライドランプ
JP3596266B2 (ja) 非線形誘電体素子
JP2798088B2 (ja) サージ吸収素子
JPH03147227A (ja) ガス放電表示パネルの電極形成方法及び放電電極
JPH0636675A (ja) ヒユーズ抵抗器およびその製造方法
JPH09199258A (ja) サージアブソーバ
JP2005229012A (ja) 対サージ防御装置及びその作製方法
JPH0722152A (ja) サージアブソーバ及びその製造方法
JP2000003775A (ja) チップ型サージアブソーバ及びその製造方法
JP2004200506A (ja) ヒューズ抵抗器
JPH031812B2 (ja)
JPH10247578A (ja) 放電型サージ吸収素子の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030204