JP3455011B2 - サージアブソーバおよびその製造方法 - Google Patents

サージアブソーバおよびその製造方法

Info

Publication number
JP3455011B2
JP3455011B2 JP11263896A JP11263896A JP3455011B2 JP 3455011 B2 JP3455011 B2 JP 3455011B2 JP 11263896 A JP11263896 A JP 11263896A JP 11263896 A JP11263896 A JP 11263896A JP 3455011 B2 JP3455011 B2 JP 3455011B2
Authority
JP
Japan
Prior art keywords
gap
auxiliary electrode
discharge
electrode layer
surge absorber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11263896A
Other languages
English (en)
Other versions
JPH09306635A (ja
Inventor
義人 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP11263896A priority Critical patent/JP3455011B2/ja
Publication of JPH09306635A publication Critical patent/JPH09306635A/ja
Application granted granted Critical
Publication of JP3455011B2 publication Critical patent/JP3455011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子回路や電子部品
をサージから保護するためのサージアブソーバに係り、
特に、補助電極層間の微小な放電ギャップを、比較的簡
単な工程で高精度に形成でき、低電圧にて安定した放電
を発生させることができるサージアブソーバおよびその
製造方法に関する。
【0002】
【従来の技術】図7は、エッチング工程で製造すること
が可能なサージアブソーバの断面図である。このサージ
アブソーバは、ガラスなどの絶縁性の基板1の表面に抵
抗材料層がスパッタなどの手段で成膜され、この抵抗材
料層の一部がエッチング工程などで除去され一定間隔の
隙間が形成される。この隙間が放電ギャップ2aとな
り、この放電ギャップ2aの両側に残された前記抵抗材
料層が補助電極層2,2となる。基板1の両端面には、
各補助電極層2,2に導通する低抵抗の電極層3,3が
形成される。
【0003】そして、前記電極層3,3にジメット(銅
の表面に酸化銅膜が形成されているもの)により形成さ
れた主電極4,4が接合され、全体がガラス管などの封
止体6内に密閉され、封止体6の内部にアルゴン(A
r),ヘリウム(He),ネオン(Ne)などの不活性
ガスが充填される。前記主電極4、4の外面にはリード
線5,5が接合されており、このリード線5,5が封止
体(ケース)6の外方に延びている。
【0004】このサージアブソーバでは、リード線5,
5から両主電極4,4間にサージが印加されると、補助
電極層2,2の電気抵抗を通して所定の静電容量を持つ
放電ギャップ2aに充電され始める。放電ギャップ2a
での放電開始電圧は、ギャップ長Gおよびガラス封止体
6内のガス圧などにより決められるが、前記放電ギャッ
プ2aでの充電電圧が放電開始電圧(パッシェン最低電
圧)に至ると、放電ギャップ2aの部分で補助電極層2
と2の間に放電が開始される。放電ギャップ2aでの放
電は正放電または負放電であり、この放電は補助電極層
2,2の表面を移動し、最終的には主電極4,4間がア
ークで橋絡される。
【0005】
【発明が解しようとする課題】しかし、図7に示すサー
ジアブソーバでは以下に列記する問題点がある。 (1)サージアブソーバの放電開始電圧は放電ギャップ
2aのギャップ長Gにより左右される。コンピュータな
どの電子装置において比較的低電圧のサージが印加され
たときにこのサージを放電により吸収できるようにする
ためには、前記ギャップ長Gを短くすることが必要であ
る。図7に示すように、補助電極層となる抵抗材料層を
成膜した後にエッチング工程によって放電ギャップ2a
を形成するものでは、ギャップ長Gを10μm以下の短
いものにできる。しかし薄膜のエッチング工程では、前
記ギャップ長Gを最短でも4μmまたは5μm程度とす
ることが限界であり、1μmや2μmの超微小ギャップ
を形成することは困難である。したがって放電開始電圧
を低下させるのにも限界がある。
【0006】(2)エッチング工程によりギャップ長G
を数μmのオーダにて形成するためには、抵抗材料層が
成膜された後に、その表面にマスク層を成膜し、このマ
スク層にエッチングのための微小な隙間を形成すること
が必要である。ギャップ長Gが数μmの場合には、マス
ク層の隙間も数μmに設定しなくてはならない。しかし
マスク層に前記数μmの隙間を高精度に設定するのは技
術的にみてきわめて困難である。そのため、放電ギャッ
プ2aのギャップ長Gを数μmのオーダでばらつきがな
く高精度に且つ均一に形成するのは難しい。ギャップ長
Gにばらつきが生じると、個々のサージアブソーバにお
いて放電開始電圧に大きな差が発生しやすく、品質が安
定しなくなる。
【0007】(3)補助電極層2が薄膜であるため、1
回サージが印加され放電ギャップ2aにて放電が開始さ
れると、この放電が開始された部分で、薄膜の補助電極
層2が破損しやすい。よって、サージ印加回数が多くな
ると安定した放電開始ができなくなり、寿命の短いもの
となる。
【0008】本発明は上記従来の課題を解決するもので
あり、放電ギャップの超微小のギャップ長を高精度に決
めやすく、またそのための製造工程も比較的簡単であ
り、放電開始電圧を低くし且つ安定させることができ、
さらにはサージ印加回数に対する寿命を向上することが
可能なサージアブソーバおよびその製造方法を提供する
ことを目的としている。
【0009】
【課題を解決するための手段】本発明のサージアブソー
バは、間隔を開けて配置された一対の主電極と、この主
電極間に設けられた絶縁性の基体と、この基体の表面に
隙間を開けて設けられそれぞれが前記主電極に導通して
いる対を成す補助電極層とが設けられ、それぞれの前記
補助電極層は、前記隙間を介して対向する対向面を有
し、その対向面、間隔寸法が補助電極層の厚さ方向に
向かって変化するように傾斜して形成されて、前記隙間
の最も間隔寸法の短い部分が、両補助電極層間で放電が
開始される放電ギャップとされており、 前記対向面は、
補助電極層の結晶面に基づいて一定のテーパ角を有する
ように異方性エッチングされた傾斜面であることを特徴
とするものである。
【0010】例えば、前記隙間の間隔寸法は、補助電極
層の表面側で長く、基体との境界部で短くなるように、
両補助電極層の対向面が互いに対称な向きで傾斜してい
るものとなる。
【0011】また、本発明のサージアブソーバの製造方
法は、絶縁性の基体に抵抗体を重ねる工程と、抵抗体の
表面に一定の間隔を開けてマスク層を形成する工程と、
前記マスク層の間隔部分から前記抵抗体に対して異方性
エッチングを施し前記抵抗体に厚さ方向に向かって間隔
寸法が相違する隙間を形成する工程と、前記隙間により
分離された両抵抗体を補助電極層として各補助電極層に
主電極を導通させる工程と、基体と補助電極層を密閉す
る工程とを有し、前記隙間の間隔寸法の最も短い部分が
放電ギャップとなるサージアブソーバを製造するもので
ある。
【0012】上記方法において、補助電極層となる抵抗
体の表面に残るマスク層の上に電子を放出しやすい材料
層を形成し、この材料層を放電ギャップの近傍にて補助
電極層に導通させる工程を含むようにすることが可能で
ある。
【0013】本発明では、ガラス基板などの基体(また
は基板)の表面に一定の厚さの抵抗体が接合されこの抵
抗体が補助電極層となるが、この抵抗体は薄膜ではな
く、前記基体に接合できるようなある程度の板厚寸法を
有する抵抗板である。この抵抗板としては、例えばボロ
ン(B)などをドーピングして電気抵抗値を低下させた
シリコン基板などが用いられる。この抵抗板の表面に間
隔を開けてマスク層を形成し、間隔部分から異方性エッ
チングを施すと、抵抗体の結晶構造に基づくテーパ角に
基づいて一定の角度の傾斜面となるようにエッチングさ
れる。したがってマスク層の間隔が広くても、エッチン
グの結果最も間隔の短くなる放電ギャップの部分ではギ
ャップ長を高精度に設定でき、また1μmや2μm程度
の超微小な放電ギャップを安定して形成することができ
る。すなわち異方性エッチングではその材料に応じてエ
ッチングの傾斜角度が決められるため、マスク層の間隔
寸法を設定しておけば、超微小の放電ギャップを高精度
に形成できる。またマスク層の間隔はギャップ長よりも
十分に長くできるため、その間隔を高精度に設定しやす
くなる。
【0014】このサージアブソーバでは、例えば上記の
異方性エッチングを用いることにより、放電ギャップを
1μmや2μmにできるため、放電開始電圧を低くでき
る。また放電ギャップのギャップ長が高精度にて安定す
るため、個々のサージアブソーバにて放電電圧のばらつ
きが生じにくくなる。また、補助電極層は抵抗板などの
比較的厚いものとなるため、放電開始部分の損傷が少な
く、よって繰返しのサージ印加に対して強いものとな
り、長寿命となる。また補助電極層が厚いため、図7に
示す従来例のように主電極と接続するための電極層3,
3を設けなくても、図1に示すように、補助電極層を主
電極に直接に導通させることができ、構造を簡単にでき
る。
【0015】また、異方性エッチングにより放電ギャッ
プを形成する際、抵抗体の表面に設けられているマスク
層がSiO2などの非導電体膜である場合には、エッチ
ング完了後にこのマスク層を除去する。ただし、このマ
スク層を残しておき、図4や図5に示すように、マスク
層の上に電子を放出しやすいMgO(酸化マグネシウ
ム)などの材料層を設け、この材料層を放電ギャップの
近傍にて補助電極層に導通させておくと、放電ギャップ
にて発生した放電が前記材料層の表面を伝わって主電極
間に至り、主電極間での放電に発展させることができ
る。また前記材料層は電子を放出しやすいものであるた
め、放電がこの材料層を伝わって主電極に至る時間も短
くなり、主電極間の放電に至るまでの放電開始時間を短
縮化でき、応答性のよいものとなる。
【0016】
【発明の実施の形態】図1は、本発明の第1の構成例で
のサージアブソーバを示す断面図である。基体11は絶
縁性であり、例えば平板状のガラス基板である。この基
体11の表面には、補助電極層12,12が設けられて
いる。この補助電極層12,12は、シリコン(Si)
基板などの抵抗体であり、その板厚Tは、前記基体11
を構成するガラス基板と同程度あるいはガラス基板より
も厚い寸法である。また、補助電極層12,12を構成
しているシリコン(Si)基板は、ボロン(B)などの
金属材料がドーピングされ、電気抵抗が下げられてお
り、シリコン(Si)に比べて低抵抗となっている。補
助電極層12となる抵抗体は、異方性エッチングを行な
ったときに、結晶面に基づき所定のテーパ角を設定して
エッチングできるものであればどのようなものであって
もよい。
【0017】補助電極層12,12には、図1の紙面に
直交する方向の全長に渡って前記抵抗体が異方性エッチ
ングにより除去された隙間13が形成されている。この
隙間13では、対向する前記対を成す補助電極層12,
12の対向面14,14が一定のテーパ角αの傾斜面と
なっている。その結果、隙間13の間隔寸法が補助電極
層12の厚さ方向において相違しており、補助電極層1
2の表面側では間隔寸法が長く(広く)、基体11との
境界部では間隔寸法が短く(狭く)なっている。基体1
1との境界部での最も間隔寸法の短くなっている部分
が、放電電圧を決める放電ギャップ13aであり、その
ギャップ長Gは例えば1μmや2μm程度であり、超微
小ギャップが形成されている。
【0018】基体11の両側はジメットなどで形成され
た主電極15,15によって挟まれている。基体11の
表面に設けられた前記補助電極層12,12は板状の抵
抗体により形成されたものでその肉厚寸法Tが大きいた
め、基体11と補助電極層12に主電極15を接合する
と、図7に示す従来の電極層3,3を設けなくても、補
助電極層12と主電極15とを導通させることができ
る。よって構造を図7に示す従来例よりも単純化でき
る。また、主電極15,15の外面にはリード線16,
16が半田付けまたは溶接などにより取り付けられてい
る。間隔を開けて配置された一対の主電極15,15の
外周面にはガラス管による封止体17が嵌着されて、基
体11および補助電極層12の存在する空間が密封され
ている。またこの空間内にはアルゴンガスなどの不活性
ガスが充填されている。
【0019】このサージアブソーバでは、リード線1
6,16から両主電極15,15間にサージが印加され
ると、補助電極層12,12の電気抵抗を通して所定の
静電容量を持つ放電ギャップ13aに充電され始める。
放電ギャップ13aでの放電開始電圧は、ギャップ長G
およびガラス封止体17内のガス圧などにより決められ
るが、前記放電ギャップ13aでの充電電圧が放電開始
電圧(パッシェン最低電圧)に至ると、放電ギャップ1
3aにおいて、補助電極層12と12の間で放電が開始
される。放電ギャップ13aでの放電は正放電または負
放電であり、この放電は補助電極層12,12の表面を
伝わり、最終的には主電極15,15間がアークで橋絡
される。
【0020】図1に示すサージアブソーバでは、放電ギ
ャップ13aのギャップ長Gを1μmまたは2μm程度
の超微小ギャップにできるため、放電開始電圧を低下さ
せることができ、低電圧のサージに対応できるものとな
る。また補助電極層12,12の肉厚Tが大きいため、
放電ギャップ13aで放電が行われたときに、補助電極
層12の放電による損傷が少なく、よって繰返しのサー
ジ印加に対する寿命が長くなる。
【0021】図3(A)(B)(C)は、上記サージア
ブソーバの製造工程の一部を示している。図3(A)で
は、ガラス基板などの基体11の表面に抵抗体12aを
接合する。この抵抗体12aは、板厚Tが0.1mm以
上または0.3mm以上あるいは0.5mm以上または
1mm程度の厚さ寸法を有するシリコン基板である。こ
のシリコン基板には基体11との接合工程の前にボロン
(B)などの金属が熱処理などによりドーピングされ、
シリコン(Si)のみの抵抗体よりも低抵抗とされる。
基体11と抵抗体12aとが接合された後に、抵抗体1
2aの表面にマスク層21が形成される。このマスク層
は高分子材料またはSiO2などであり、コーティング
またはスパッタなどで成膜される。
【0022】次に、図3(B)に示すように、前記マス
ク層21が一定の間隔で且つ一定の長さL分だけ除去さ
れて間隔21aが形成される。この間隔21aの部分
で、下層である前記抵抗体12aが露出している。マス
ク層21に間隔21aが形成された状態で、湿式エッチ
ングにより間隔21aの間から異方性エッチングを施
し、間隔21aから露出している抵抗体12aを部分的
に除去する。その結果、図3(C)に示すように、抵抗
体12aに逆V字形状の隙間13が形成され、隙間13
の両側に残った抵抗体が補助電極層12となる。異方性
エッチングにより隙間13を介して対向する補助電極層
12,12の対向面14,14は平面的な傾斜面とな
り、基体11との境界面では、間隔が最も狭くなり、こ
の部分に放電ギャップ13aが形成される。
【0023】異方性エッチング工程の後に、マスク層2
1が分解液または除去液などにより除去される。そして
隙間13が形成された部分を中心として左右均等となる
寸法Sで切り出すと、1個のサージアブソーバを構成す
る基体11および補助電極層12が得られる。この基体
11および補助電極層12の両端部に、図1に示す主電
極15,15を接合し、内部に不活性ガスを充填しなが
ら封止体17により封止し、サージアブソーバが完成す
る。
【0024】前記異方性エッチング工程では、図2に拡
大して示すように、隙間13を介して対向する両補助電
極層12,12の対向面14,14が傾斜面となるが、
シリコン(Si)基板では、異方性エッチングのテーパ
角αが(100)面で54.7度と決まっている。した
がって、放電ギャップ13aのギャップ長Gを1μmに
するためには、抵抗体12aの肉厚Tを1mmとする
と、マスク層21の間隔21aの長さLを0.744m
mに設定すればよい。すなわち、図3(B)の工程にお
いて、マスク層21の間隔21aの長さLを0.744
mmに設定すれば、異方性エッチング工程により、放電
ギャップ13aのギャップ長Gを高精度に1μmとなる
ように仕上げることができる。マスク層21に0.74
4mmの間隔21aを設定することは困難ではなく、例
えばマスク層21に1μmの間隔を形成することに比べ
ればマスク層21の寸法の設定がきわめて容易になる。
この0.744mm程度の間隔21aの寸法の設定は高
精度にできるため、異方性エッチング後の放電ギャップ
13aのギャップ長Gの寸法を高精度に1μmとなるよ
うに決めることが可能である。本発明のサージアブソー
バでは、放電ギャップ13aを1μmまたは数μmのオ
ーダ、さらには1μm以下のとなるように高精度に決め
ることができるため、放電開始電圧を低くでき、また個
々のサージアブソーバごとに放電開始電圧のばらつきが
発生しにくくなる。
【0025】図4および図5は本発明の第2の構成例に
よるサージアブソーバを放電ギャップ13aの部分を中
心として部分的に示したものである。図4に示すサージ
アブソーバでは、図3(A)の工程において、抵抗体1
2aの表面に形成されるマスク層21がSiO2などで
あり、このマスク層21がスパッタなどにより成膜され
る。そして、異方性エッチングが完了した図3(C)の
工程において、マスク層21を除去せず、隙間13とマ
スク層21の上面の全域に電子放出材料層22をスパッ
タなどで成膜する。この材料層22は、MgO(酸化マ
グネシウム)などの電子を放出しやすい導電性材料であ
る。マスク層21を残し材料層22を成膜した後にサー
ジアブソーバの単体の寸法Sにて切り出し、図1に示す
主電極15,15を接合するなどしてサージアブソーバ
を製造する。
【0026】前記材料層22は、マスク層21の上を覆
っており、その一部が隙間13の部分で補助電極層1
2,12の対向面14の全域を覆いこの部分で補助電極
層12,12に導通されている。また図4の左右両端で
は、前記材料層22が主電極15,15の部分に延び、
主電極15,15と導通されている。前記材料層22の
電気抵抗を補助電極層12の電気抵抗よりも十分に高く
設定しておくと、主電極15,15間にサージが印加し
たときに、このサージが主に補助電極層12を伝わり、
放電ギャップ13aの部分で補助電極12,12間での
放電が開始される。この放電は、電子を放出しやすい材
料層22の表面を伝わって両側の主電極15,15に至
り、主電極15と15の間の放電に発展する。放電ギャ
ップ13aで発生した放電が、電子を放出しやすい材料
層22の表面を伝達するため、放電が主電極15に至る
までの時間を短縮でき、放電ギャップ13aで放電が開
始されてから主電極15,15間の放電に至る時間を短
縮でき、応答性のよいサージアブソーバを構成できる。
【0027】ただし、図4では放電ギャップ13aの部
分が前記材料層22に覆われているため、放電ギャップ
13aの部分において、補助電極層12,12間で放電
が発生しにくくなる場合が予測される。したがって、図
5に示すように、電子を放出しやすい材料層22が、放
電ギャップ13aを覆うことなく、放電ギャップ13a
の近傍の対向面14,14においてのみ、前記材料層2
2が補助電極層12に導通する形状とすることが好まし
い。図4では、前記材料層22の電気抵抗を補助電極層
12よりも十分に高くしなければならないため、材料層
22として使用できる材料に制約があるが、図5に示す
ものでは、放電ギャップ13aの部分で前記材料層22
が短絡されていないため、材料層22の電気抵抗を比較
的低いものにでき、材料選択の自由度がある。
【0028】図6は本発明の第3の構成例のサージアブ
ソーバの放電ギャップの部分を示す拡大側面図である。
この構成例では、対を成す補助電極層12と12との隙
間おいて、対向面14と14の傾斜方向が図1などに示
した前記構成例と逆向きになっている。すなわち、補助
電極層12,12の表面側にて間隔13の長さが短くな
り、この部分に放電ギャップ13aが形成されている。
また基体11との境界部では補助電極層12と12との
距離が長くなっている。この種のサージアブソーバで
は、補助電極12と12との間に放電が発生するときに
補助電極層12の抵抗体が放電によるスパッタ現象によ
り放出され、放出された抵抗材料が隙間13の底部に溜
まることがあり得る。図1に示した構成例では隙間13
の底部が1μm程度の放電ギャップ13aになっている
ため、この部分に前記抵抗材料が溜まると、補助電極1
2と12が短絡され、サージアブソーバとして動作でき
ないことがあり得る。しかし、図6に示す実施例では隙
間13の底部13bの間隔が広くなっているため、この
部分に前記抵抗材料が溜まっても、両側の補助電極層1
2と12とが短絡しにくくなり、この点においても長寿
命化を期待できる。
【0029】
【発明の効果】以上のように本発明では、補助電極層間
に形成される放電ギャップを1μmや2μmの超微小ギ
ャップに設定することが容易になり、放電開始電圧の低
いサージアブソーバを構成できる。また放電ギャップの
ギャップ長を安定できるため、個々のサージアブソーバ
での放電開始電圧にばらつきが発生するのを防止でき
る。さらに、製造工程では、超微小な放電ギャップを形
成するためのマスク層の間隔を広くでき、マスク層の形
成も容易である。
【0030】また補助電極層の肉厚が大きいため、繰返
しのサージ印加に対して補助電極層の劣化が生じにく
く、寿命を長くすることができる。
【図面の簡単な説明】
【図1】本発明のサージアブソーバの第1の構成例を示
す縦断面図、
【図2】図1に示すサージアブソーバの放電ギャップの
部分を示す拡大図、
【図3】(A)(B)(C)は図1に示すサージアブソ
ーバの製造方法の工程の一部を示す側面図、
【図4】本発明の第2の構成例を示すサージアブソーバ
の放電ギャップの部分を示す拡大図、
【図5】本発明の第2の構成例を示すサージアブソーバ
の放電ギャップの部分を示す拡大図、
【図6】本発明の第3の構成例のサージアブソーバの放
電ギャップの部分を示す拡大図、
【図7】従来の他のサージアブソーバの全体構造を示す
断面図、
【符号の説明】
11 基体 12 補助電極層 13 隙間 13a 放電ギャップ 14 対向面 15 主電極 16 リード線 17 封止体

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 間隔を開けて配置された一対の主電極
    と、この主電極間に設けられた絶縁性の基体と、この基
    体の表面に隙間を開けて設けられそれぞれが前記主電極
    に導通している対を成す補助電極層とが設けられ、それぞれの 前記補助電極層は、前記隙間を介して対向す
    る対向面を有し、その対向面、間隔寸法が補助電極層
    の厚さ方向に向かって変化するように傾斜して形成され
    て、前記隙間の最も間隔寸法の短い部分が、両補助電極
    層間で放電が開始される放電ギャップとされており、 前記対向面は、補助電極層の結晶面に基づいて一定のテ
    ーパ角を有するように異方性エッチングされた傾斜面で
    ある ことを特徴とするサージアブソーバ。
  2. 【請求項2】 前記隙間の間隔寸法は、補助電極層の表
    面側で長く、基体との境界部で短くなるように、前記補
    助電極層の対向面が互いに対称な向きで傾斜している請
    求項1記載のサージアブソーバ。
  3. 【請求項3】 前記補助電極層は、シリコン(Si)膜
    である請求項1または2記載のサージアブソーバ。
  4. 【請求項4】 前記隙間の最小寸法が1〜2μmである
    請求項1ないし3のいずれかに記載のサージアブソー
    バ。
  5. 【請求項5】 絶縁性の基体に抵抗体を重ねる工程と、
    抵抗体の表面に一定の間隔を開けてマスク層を形成する
    工程と、前記マスク層の間隔部分から前記抵抗体に対し
    て異方性エッチングを施し前記抵抗体に厚さ方向に向か
    って間隔寸法が相違する隙間を形成する工程と、前記隙
    間により分離された両抵抗体を補助電極層として各補助
    電極層に主電極を導通させる工程と、基体と補助電極層
    を密閉する工程とを有し、前記隙間の間隔寸法の最も短
    い部分が放電ギャップとなるサージアブソーバを製造す
    る方法。
  6. 【請求項6】 前記異方性エッチングにより、前記補助
    電極層の前記隙間を介して対向する対向面を、補助電極
    層の結晶面に基づく一定のテーパ角を有する傾斜面とす
    る請求項5記載のサージアブソーバを製造する方法。
  7. 【請求項7】 補助電極層となる抵抗体の表面に残るマ
    スク層の上に電子を放出しやすい材料層を形成し、この
    材料層を放電ギャップの近傍にて補助電極層に導通させ
    る工程を含む請求項5または6記載のサージアブソーバ
    の製造方法。
JP11263896A 1996-05-07 1996-05-07 サージアブソーバおよびその製造方法 Expired - Fee Related JP3455011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11263896A JP3455011B2 (ja) 1996-05-07 1996-05-07 サージアブソーバおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11263896A JP3455011B2 (ja) 1996-05-07 1996-05-07 サージアブソーバおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH09306635A JPH09306635A (ja) 1997-11-28
JP3455011B2 true JP3455011B2 (ja) 2003-10-06

Family

ID=14591744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11263896A Expired - Fee Related JP3455011B2 (ja) 1996-05-07 1996-05-07 サージアブソーバおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3455011B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895911B2 (ja) * 2000-08-28 2007-03-22 隆 河東田 対サージ防御装置の主構成部材及びその作製方法
JP5196330B2 (ja) * 2008-12-18 2013-05-15 Tdk株式会社 静電気対策素子及びその複合電子部品
WO2012090730A1 (ja) 2010-12-27 2012-07-05 株式会社村田製作所 Esd保護装置及びその製造方法
JP5999299B2 (ja) * 2011-11-09 2016-09-28 三菱マテリアル株式会社 サージアブソーバおよびその製造方法

Also Published As

Publication number Publication date
JPH09306635A (ja) 1997-11-28

Similar Documents

Publication Publication Date Title
JPH1194873A (ja) 加速度センサ及びその製造方法
JPS59120950A (ja) 容量性湿度センサ及びその製造方法
JP3205414B2 (ja) 圧力マイクロセンサ
JP3455011B2 (ja) サージアブソーバおよびその製造方法
JPS6345749Y2 (ja)
JPH05121989A (ja) 圧電素子の収納容器
JP3817995B2 (ja) サージ吸収素子及びその製造方法
JPH09172341A (ja) 弾性表面波デバイスおよびその製造方法
JP3528539B2 (ja) 半導体装置およびその製造方法
JPH0727795B2 (ja) サ−ジ吸収素子
JPH09190868A (ja) サージアブソーバ
JP4569167B2 (ja) 外力検知センサの製造方法
JPH1151966A (ja) 半導体加速度センサおよびその製造方法
JPH11317276A (ja) アレスター
JP7227462B2 (ja) サージ防護素子およびその製造方法
JPH07113817A (ja) 加速度センサ
JP2008066912A (ja) 圧電振動デバイス
JPS5982753A (ja) 半導体装置用パツケ−ジ
JPH06243786A (ja) プラズマディスプレイパネル
JPH1022055A (ja) コロナ放電器
JP2002043021A (ja) チップ型サージアブソーバ
JPH06273442A (ja) 静電容量型半導体加速度センサ及びその製造方法並びに当該静電容量型半導体加速度センサの実装構造
JPS58137242A (ja) 集積回路装置
JP2798088B2 (ja) サージ吸収素子
EP0428175B1 (en) Method of making a semiconductor sensor having funnel-shaped apertures in the semiconductor substrate

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030715

LAPS Cancellation because of no payment of annual fees