JPH09199259A - サージアブソーバおよびその製造方法 - Google Patents

サージアブソーバおよびその製造方法

Info

Publication number
JPH09199259A
JPH09199259A JP842296A JP842296A JPH09199259A JP H09199259 A JPH09199259 A JP H09199259A JP 842296 A JP842296 A JP 842296A JP 842296 A JP842296 A JP 842296A JP H09199259 A JPH09199259 A JP H09199259A
Authority
JP
Japan
Prior art keywords
auxiliary electrode
electrode layer
gap
thin film
surge absorber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP842296A
Other languages
English (en)
Inventor
Yoshito Sasaki
義人 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP842296A priority Critical patent/JPH09199259A/ja
Publication of JPH09199259A publication Critical patent/JPH09199259A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【課題】 ギャップ方式のサージアブソーバはギャップ
を高精度に形成することが困難であり、また放電時のス
パッタ現象によって、ギャップ部分に導電性物質が溜ま
り、寿命が短くなる欠点がある。 【解決手段】 補助電極層14aの表面に除去可能なレ
ジスト材料の薄膜13aを形成し、薄膜13aの中央部
分を残して絶縁層19,19を形成する。前記薄膜上の
中央部分から絶縁層19,19の上面まで、導電性材料
を成長させ補助電極層14bを形成する。その後に薄膜
13aをエッジングなどで除去すると、補助電極層14
aと14bの間に空間ギャップ13が形成される。空間
ギャップ13はギャップ長を短くでき、また静電容量が
小さいため、サージが印加された後の応答を速くでき
る。また補助電極層14a,14bからスパッタされた
物質が空間ギャップ13に溜りにくく、短絡が生じにく
い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子回路や電子部品
をサージから保護するためのサージアブソーバに係り、
特に応答速度が速く且つ放電開始電圧を安定させること
のできるサージアブソーバおよびその製造方法に関す
る。
【0002】
【従来の技術】図3は、従来のギャップ方式のサージア
ブソーバを示し、(A)は全体構造を示す斜視図、
(B)は(A)のギャップ付近の拡大断面図である。こ
のサージアブソーバ1Aは、ガラス封止体2の内部に、
アルミナ(酸化アルミニウム:Al23)などにより形
成された丸棒状の基体3aが設けられ、この基体3aの
表面に、ギャップ7を介して対向する補助電極層4a,
4bが形成されている。このサージアブソーバ1Aで
は、丸棒状の基体3aの外周面に補助電極層を形成する
ため酸化スズ(SnO2)などの高抵抗材料が塗布さ
れ、その後にレーザ加工などにより補助電極層を形成す
る導電性材料が除去されて、丸棒の外周に、所定のギャ
ップ長Gのギャップ7が形成され補助電極層が4aと4
bとに分割される。(B)ではギャップ7の間隔(ギャ
ップ長)をGaで示している。レーザ加工の加工精度の
限界から、ギャップ長Gaは数10μm程度であり、実
際のものは最小のギャップ長で30μm程度である。
【0003】基体3aの両端部には、それぞれの補助電
極層4a,4bに導通する主電極5a,5bが設けられ
ている。この主電極5a,5bは抵抗値の低い金属材料
によりキャップ状に形成され、補助電極層4a,4bの
上から基体3aの両端部に嵌着されたものである。両主
電極5a,5bにはリード線6a,6bが接続され、こ
のリード線6a,6bがガラス封止体2の外部に延びて
いる。ガラス封止体2の内部は100〜500mmHg
程度に設定され、この内部にはアルゴン(Ar)、ヘリ
ウム(He)、ネオン(Ne)などの不活性ガスが充填
されている。
【0004】図4は、他の構造のサージアブソーバ1B
の構造を示す側面図である。主電極5aと5bは図3
(A)に示したものと同様に、ガラス封止体2の内部に
封止されており、主電極5aと5bの外端に接続された
リード線はガラス封止体2の外部に延びている。主電極
5aにはブロック状の補助電極層8aが接合され、主電
極5bにはブロック状の補助電極層8bが接合されてい
る。この補助電極層8aと8bは、例えばSiなどの所
定の電気抵抗値を有する導電性材料により形成されてい
る。そして補助電極層8aと8bがSiO2などの絶縁
層9を介して接合され、この絶縁層9の厚さ分がギャッ
プ長Gbのギャップとなっている。
【0005】上記のサージアブソーバ1A、1Bでは、
主電極5a,5b間にサージが印加されると、ギャップ
を挟んで対向している補助電極層のエッジEa,Eb間で
電離衝突を起こす。例えば主電極5aを陽極とするサー
ジが印加された場合、初めに陰極側となる補助電極層の
エッジEbから電子が放出され、陽極側のエッジEaで不
活性ガスの分子と電離衝突が行われる。陰極側から放出
された電子が電離衝突を起こす場所は、印加されるサー
ジ電圧の上昇とともに補助電極層を伝わって主電極5a
側に移動して行く。エッジEbから飛び出した電子が主
電極5aに達すると、主電極5aと5b間がアークで橋
絡されサージ電圧が吸収される。
【0006】
【発明が解決しようとする課題】図3に示す従来のサー
ジアブソーバ1Aでは、ギャップ7がレーザ加工などの
加工手段により形成されるが、ギャップ長Gaを短くで
きず最短で30μm程度である。したがって、放電開始
電圧は高く設定できるが、ギャップ長Gaが長いため
に、補助電極層4aと4b間の絶縁耐圧が大きく、エッ
ジEaとEb間で放電が開始されるまでの時間が長くなっ
て、応答性の悪いものとなる。また、レーザ加工により
形成されたギャップ7は、基体3aの周方向においてギ
ャップ長のばらつきが大きい。よって放電開始電圧およ
び放電開始速度のばらつきの大きい欠点がある。
【0007】これに対し、図4に示すサージアブソーバ
1Bでは、Siなどで形成された補助電極層8aと8b
のギャップ部分での接合端面の平滑度を高精度に設定で
き、また絶縁層9はスパッタなどの手段で成膜できるた
め、その膜厚を均一に形成することが可能である。した
がって、図4に示すものでは、図3に示すサージアブソ
ーバに比べてギャップ長のばらつきが少なく放電開始電
圧を安定させることができる。しかし、ギャップ長Gb
が短く、また絶縁層9の誘電率が大きいため、ギャップ
部分の静電容量が大きくなる。
【0008】その結果、補助電極層8aと8bの抵抗値
と前記静電容量とで決まる時定数が大きくなり、主電極
5aと5b間にサージ電圧が印加されてから、ギャップ
の部分に充電されギャップ部分において補助電極層8a
と8bの間で放電が開始されるに至る電圧に立ち上がる
まに長い時間を要し、その結果放電開始の応答性の劣る
ものとなる。
【0009】また、図3および図4のサージアブソーバ
に共通する問題として、主電極5aと5b間にて放電が
開始されると、ガラス封止体2内に封入されている例え
ばアルゴンガスのイオンやラジカルなイオン原子などが
補助電極層の表面をたたき、補助電極層の表面がターゲ
ットとなったスパッタ現象が生じる。図3(B)に示す
ものでは、基体3aの表面にて補助電極層4aと4bが
ほぼ平面的に配置されているため、補助電極層の表面か
らスパッタされた導電性物質がギャップ7の部分に堆積
しやすい。また図4に示すものでも、補助電極層8aと
8bの外周面と絶縁層9の外周面とがほぼ同一面となっ
ている。よって補助電極層8aと8bの表面からスパッ
タされた導電性物質が補助電極層8aと8bの間で堆積
しやすくなっている。
【0010】この再付着する導電性物質がギャップの部
分に堆積されると、補助電極層4aと4b間、または補
助電極層8aと8b間が短絡され、サージアブソーバと
して機能できなくなる。この点からの従来のサージアブ
ソーバでは、サージ印加回数に制限が与えられるものと
なる。
【0011】本発明は、上記従来の課題を解決するもの
であり、補助電極層により形成されるギャップの長さを
短くし且つ静電容量を可能な限り小さくして応答速度を
速くするとともに、ギャップ部分に導電性物質が再付着
しにくくし、使用寿命を長くできるようにしたサージア
ブソーバを提供することを目的としている。
【0012】
【課題を解決するための手段】本発明のサージアブソー
バは、一対の主電極と、両主電極間に設けられた補助電
極層とを有し、一方の補助電極層が他方の補助電極層ま
たは主電極に対して空間ギャップを介して対向し、前記
空間ギャップを保持するための絶縁層が、前記一方の補
助電極層と、他方の補助電極層または主電極との間に設
けられていることを特徴とするものである。
【0013】上記において、補助電極層に凸部が形成さ
れ、この凸部の端面が前記空間ギャップに面している構
造とすることが好ましい。
【0014】また本発明のサージアブソーバの製造方法
は、補助電極層または主電極上に除去可能な薄膜を形成
する工程と、補助電極層または主電極上の薄膜が形成さ
れていない領域に絶縁層を部分的に形成する工程と、前
記絶縁層が形成されていない部分で且つ前記薄膜上に導
電性材料を積層して補助電極層を形成する工程と、前記
薄膜を除去して補助電極層または主電極と、補助電極層
との間に空間ギャップを形成する工程と、を有すること
を特徴とするものである。
【0015】本発明のサージアブソーバは、補助電極層
と補助電極層との間、または補助電極層と主電極との間
に空間ギャップが形成されている。空間ギャップは、均
一なギャップ長を有するものとして形成でき、またギャ
ップ長も短くできる。ギャップ長を短くできることによ
り絶縁耐圧を小さくでき、空間ギャップで放電が開始さ
れる時間を速くできる。また空間ギャップであるため誘
電率が小さく、ギャップでの静電容量を小さくでき、こ
の静電容量と補助電極層の電気抵抗値とで決まる時定数
を小さくできるため、主電極間にサージ電圧が印加さ
れ、ギャップに充電されてギャップ部分で放電が開始さ
れるまでの電圧の立ち上り時間を速くでき、この点にお
いても放電開始に至る時間を短縮できる。また補助電極
層に凸部を形成し、凸部の端面を空間ギャップに対面さ
せると、空間ギャップでの電極の対向面積を小さくで
き、さらに静電容量を低下できる。
【0016】また補助電極層と、相手側の補助電極層ま
たは主電極とが空間を介して対面しているため、放電時
のスパッタ現象により補助電極層から飛び出した導電性
物質が、ギャップ部分に堆積しにくく、空間ギャップで
の短絡が生じにくいものとなっている。したがって、サ
ージの印加繰返し回数を多くでき、サージアブソーバと
しての使用寿命を長くできる。
【0017】また本発明のサージアブソーバの製造方法
では、補助電極層または主電極に薄膜を形成し、この薄
膜上に補助電極層を積層してから薄膜を除去し、薄膜が
除去された部分を空間ギャップとしている。薄膜をスパ
ッタなどで成膜するとその膜厚寸法を高精度に設定でき
且つ膜厚を均一にできる。また膜表面を平滑にできるた
め、これに積層される補助電極層の面も平滑なものとな
る。したがって、薄膜を除去した後に形成される空間ギ
ャップは、ギャップ長のばらつきが小さく且つ均一なも
のとなる。したがって、放電開始時間および放電開始電
圧が安定し、さらに応答性の良好なサージアブソーバを
構成できる。
【0018】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図1は、本発明におけるサージアブソー
バの内部構造を示し、(A)は斜視図、(B)は(A)
をII方向から見た側面図である。図1(A),(B)
に示されるサージアブソーバ10では、両端に主電極1
5a,15bが設けられている。この主電極15a,1
5bは、例えばジメットと呼ばれる銅の表面に酸化銅膜
が形成されている低抵抗の導電性材料で形成されてい
る。また、図1に示すように、補助電極層14a,14
b、絶縁層19,19、空間ギャップとは一体に構成さ
れている。補助電極層14aは、所定の電気抵抗値を有
する導電性材料で且つ平滑性が優れた、例えばシリコン
(Si:珪素)基板などが用いられる。補助電極層14
bは、シリコン(Si:珪素)、アルミニウム(A
l)、クロム(Cr)、チタン(Ti)、銅(Cu)な
どの所定の抵抗値の導電性材料で形成されている。
【0019】補助電極層14bには凸部14b1が形成
されている。この凸部14b1は、X方向へは連続して
伸び、Z方向の両側には段差14b2が形成されてい
る。この段差14b2の部分には絶縁層19,19が設
けられている。この絶縁層19,19は、例えばSiO
2などの電気絶縁材料により形成されている。
【0020】図1(B)に示すように、絶縁層19,1
9には段差19a,19aが形成されており、この段差
19a,19aの窪み底面と、前記補助電極層14bの
凸部14b1の先端面14b3とは同一面であり、前記先
端面14b3と、補助電極層14aの端面14a1との間
に、ギャップ長G0の空間ギャップ13が形成されてい
る。補助電極層14aの端面14a1と、補助電極層1
4bの凸部先端面14b3とは空間ギャップ13におい
て対面し、互いに接触していない。そして前記絶縁層1
9,19が、前記空間ギャップ13の間隔を保持するも
のとなっている。また、上記空間ギャップ13は、X方
向に貫通しており、空間ギャップ13の内部空間は、補
助電極層14aおよび14bの外部空間に連通してい
る。
【0021】上記の主電極15a,15bおよび補助電
極層14a,14bは、ガラス封止体12の内部に収納
されて封止される。主電極15a,15bの外面にはリ
ード線16a,16bが接続され、ガラス封止体12の
外部に突出する。ガラス封止体12の内部は、ほぼ真空
に近い低圧に設定され、アルゴン(Ar)、ヘリウム
(He)、ネオン(Ne)などの不活性ガスが充填され
ている。
【0022】図2(A)〜(F)は、上記サージアブソ
ーバの製造方法の一例を工程順に示している。以下、製
造工程を順に説明する。(1)図2(A)は、補助電極
層14aを示している。この補助電極層14aとして
は、例えば、表面の平滑性に優れたSi基板などが用い
られる。
【0023】(2)図2(B)では、前記補助電極層1
4aの表面に、溶解除去が可能な材料、例えば感光性ポ
リイミドなどの有機系のレジスト材料が薄膜状に塗布さ
れる。このレジスト材料は、プリベークされ、フォトマ
スクを用いて紫外線光による露光が行われる。この露
光、さらには現像、リンス、乾燥およびポストベークに
より、不要なレジスト材料が除去され、後に形成される
空間ギャップ13よりもわずかに広い面積のレジスト材
料が残されて薄膜13aが形成される。
【0024】(3)図2(C)では、補助電極層14a
上に残された薄膜13aの両端に絶縁層19が形成され
る。この絶縁層19の成膜工程では、薄膜13aの表面
の中心部がマスキングされ、酸化シリコン(SiO2
などの絶縁材料がスパッタされて成膜される。絶縁材料
はマスキングされていない部分に成膜され、絶縁層19
が形成される。このときのマスキングに使用される材料
は、前記薄膜13a(レジスト材料)とは異なるものが
使用され、絶縁材料がスパッタされて成膜された後にマ
スキング部分が湿式エッチングにより除去されるとき
に、薄膜13aが除去されないようにする。
【0025】(4)次に、図2(D)に示すように、前
記絶縁層19が形成されていない薄膜13a上に、シリ
コン(Si)または他の金属材料などの導電性材料をス
パッタまたは蒸着により積層する。図2(D)は、前記
導電性材料が絶縁層19と19の間に積層され、補助電
極層14bが途中まで形成された状態を示している。
【0026】(5)図2(E)は、前記(4)の工程に
連続して導電性材料がスパッタまたは蒸着などにより成
膜され、絶縁層19,19の上面まで膜が成長した状態
を示している。このようにして完成した補助電極層14
bは、絶縁層19と19で囲まれた部分が凸部14b1
となる。なお、補助電極層14bの(イ)の部分(凸部
14b1の部分)のみをスパッタなどにより成膜し、補
助電極層14bの(ロ)の部分を別体の導電性材料で形
成し、絶縁層19,19の上に載せて(イ)の部分と
(ロ)の部分を接合してもよい。または補助電極層14
bとして(イ)の部分のみを形成し、(イ)の部分の補
助電極層14bおよび絶縁層19,19を主電極15b
に接合してもよい。
【0027】(6)図2(F)では、上記補助電極層1
4a、補助電極層14bを残し、薄膜13aのみのエッ
チングが行われ、薄膜13aが除去されて空間ギャップ
13が形成される。このとき、薄膜13aを除去するエ
ッチング材料(エッチャント)として、補助電極層14
a、補助電極層14bを形成している材料(上記例では
Si)および絶縁層19を形成する材料(上記例ではS
iO2)などがエッチングされない溶剤などが使用され
る。例えばアセトン(CH3COCH3)などを用いるこ
とが可能である。
【0028】上記製造工程により、凸状に形成された補
助電極層14bの端面14b3と、補助電極層14aの
端面14a1との間に空間ギャップ13が形成され、且
つ補助電極層14aと14bとが絶縁層19,19によ
り保持されたものとなる。
【0029】上記製造方法では、一方の補助電極14a
としてSi基板が使用されるが、このSi基板は表面が
平滑である。この平滑面に薄膜13aがスパッタなどで
成膜されるため、薄膜13aの表面も平滑である。しか
も薄膜13aの膜厚も高精度に決められ且つ膜厚が均一
である。よって、薄膜13aが除去されることにより形
成される空間ギャップ13は、ギャップ長G0が均一で
且つ高精度であり、またギャップ長G0を5μm以下の
短いものにすることが十分に可能であり、さらには1μ
m以下あるいはそれ以下とすることも可能である。
【0030】上記(1)〜(6)の工程により製造され
た後に、補助電極層14a、補助電極層14bの両端に
主電極15a,15bが接合され、ガラス封止体12内
にアルゴン(Ar)、ヘリウム(He)、ネオン(N
e)などの不活性ガスと一緒に封止され真空に近い内圧
とされてサージアブソーバが完成する。
【0031】上記において、補助電極層14aおよび1
4bと、薄膜13aの材料の組み合せとしては、エッチ
ング工程において、薄膜13aのみが除去され、補助電
極層14aと14bが溶解されない材料を選択すること
が必要である。例えば薄膜13aがレジスト材料などの
有機材料で形成される場合には、補助電極層14aと1
4bが、シリコン(Si)またはアルミニウム(A
l)、クロム(Cr)、チタン(Ti)、銅(Cu)な
どの金属を使用できる。また薄膜13aがクロム(C
r)またはアルミニウム(Al)である場合、補助電極
層14a,14bを銅(Cu)で形成し、薄膜13aの
みエッチング可能なエッチャントを用いて空間ギャップ
13を形成することが可能である。
【0032】上記のサージアブソーバ10では、主電極
15a,15b間にサージが印加されると、空間ギャッ
プ13を介して対面する補助電極層14aの端面14a
1と、補助電極層14bの凸部の先端面14b3のうちの
陰極側から電子が放出され、不活性ガスの原子とで電離
衝突が発生し、補助電極14aと14b間で放電が開始
される。この放電は陽極側の補助電極層を伝わって主電
極に達し、主電極15a,15b間が放電により短絡さ
れる。サージ電圧はこれ以上ピークの電圧値まで上昇す
ることができないので結果的に吸収される。
【0033】空間ギャップ13のギャップ長G0をきわ
めて短いものにできるために、補助電極層14aと14
b間の絶縁耐圧が小さく、放電を開始しやすいものとな
る。また空間ギャップ13は誘電率が小さく、また凸部
14b1の端面14b3は面積が小さい。そのためにギャ
ップ13での静電容量C(C=ε・S/G0:但し、ε
は誘電率、Sは面積、G0はギャップ長)を小さくする
ことができ、この値によって決定されるギャップ13の
充電時間τ(τ=C・R:但し、Rは充電時の抵抗)を
短くすることが可能となる。したがって、主電極15a
と15bにサージが印加され、ギャップ13に充電され
放電が開始される応答電圧までの立ち上りが速くなり、
応答時間を短くできる。
【0034】また空間ギャップ13は、X方向へ貫通す
るように形成されており、また貫通していない部分は絶
縁層19,19で覆われている。よって、補助電極層1
4aと補助電極層14bの表面からスパッタされた導電
性物質が空間ギャップ13に溜りにくい構造であり、補
助電極層14aと14bが短絡しにくいものとなる。な
お、図1と図2では、補助電極層14aと14bの間に
空間ギャップが形成されているが、補助電極層14bが
空間ギャップを介して主電極15aに対向している構造
であってもよい。
【0035】
【発明の効果】以上詳述した本発明によれば、ギャップ
間の容量Cを小さくできることにより、充電時間τを短
くできるので、高速応答性に優れたサージアブソーバと
することが可能となる。また放電によって発生する導電
性物質の再付着が原因となって起こる短絡を生じ難くす
ることができるのでサージアブソーバの寿命を長くする
ことができる。さらに薄膜を除去する工程を採用するこ
とで、空間ギャップを高精度に形成することができ、放
電開始電圧のばらつきの少ない安定したサージアブソー
バとすることができる。
【図面の簡単な説明】
【図1】本発明におけるサージアブソーバの内部構造を
示し、(A)は斜視図、(B)は(A)をII方向から
見た側面図、
【図2】(A)(B)(C)(D)(E)(F)は、図
1に示すサージアブソーバの製造方法を工程順に示す説
明図、
【図3】従来のギャップ方式のサージアブソーバを示
し、(A)は全体構造斜視図、(B)は(A)の拡大断
面図、
【図4】従来の他のサージアブソーバの構造を示す側面
図、
【符号の説明】
12 ガラス封止体 13 空間ギャップ 13a 薄膜 14a 補助電極層 14b 補助電極層 14b1 凸部 15a,15b 主電極 16a、16b リード線 19 絶縁層 19a 段差 G0 ギャップ長

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 一対の主電極と、両主電極間に設けられ
    た補助電極層とを有し、一方の補助電極層が他方の補助
    電極層または主電極に対して空間ギャップを介して対向
    し、前記空間ギャップを保持するための絶縁層が、前記
    一方の補助電極層と、他方の補助電極層または主電極と
    の間に設けられていることを特徴とするサージアブソー
    バ。
  2. 【請求項2】 補助電極層に凸部が形成され、この凸部
    の端面が前記空間ギャップに面している請求項1記載の
    サージアブソーバ。
  3. 【請求項3】 補助電極層または主電極上に除去可能な
    薄膜を形成する工程と、補助電極層または主電極上の薄
    膜が形成されていない領域に絶縁層を部分的に形成する
    工程と、前記絶縁層が形成されていない部分で且つ前記
    薄膜上に導電性材料を積層して補助電極層を形成する工
    程と、前記薄膜を除去して補助電極層または主電極と、
    補助電極層との間に空間ギャップを形成する工程と、を
    有することを特徴とするサージアブソーバの製造方法。
JP842296A 1996-01-22 1996-01-22 サージアブソーバおよびその製造方法 Withdrawn JPH09199259A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP842296A JPH09199259A (ja) 1996-01-22 1996-01-22 サージアブソーバおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP842296A JPH09199259A (ja) 1996-01-22 1996-01-22 サージアブソーバおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH09199259A true JPH09199259A (ja) 1997-07-31

Family

ID=11692701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP842296A Withdrawn JPH09199259A (ja) 1996-01-22 1996-01-22 サージアブソーバおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH09199259A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9398673B2 (en) 2010-12-27 2016-07-19 Murata Manufacturing Co., Ltd. ESD protection device and method for producing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9398673B2 (en) 2010-12-27 2016-07-19 Murata Manufacturing Co., Ltd. ESD protection device and method for producing the same
USRE47147E1 (en) 2010-12-27 2018-11-27 Murata Manufacturing Co., Ltd. ESD protection device and method for producing the same

Similar Documents

Publication Publication Date Title
US3617373A (en) Methods of making thin film patterns
US6661162B1 (en) Piezoelectric resonator and method of producing the same
JPH02278681A (ja) 電子装置
JPS5922337B2 (ja) ガス・パネル装置の製造方法
KR100393333B1 (ko) 필드 에미터 구조를 형성하는 방법
JPH09199259A (ja) サージアブソーバおよびその製造方法
US20020070664A1 (en) Plasma display and method for fabricating the same
JPH10145171A (ja) 表面弾性波素子およびその製造方法
JP4330795B2 (ja) 電界放射型ディスプレイ装置の製造方法
JP3455011B2 (ja) サージアブソーバおよびその製造方法
JPH09199258A (ja) サージアブソーバ
KR100414055B1 (ko) 플라즈마 디스플레이 패널 소자의 상판 구조 및 그 제조방법
JPH09190868A (ja) サージアブソーバ
JPH09274860A (ja) プラズマディスプレイパネル
JPH09148044A (ja) サージアブソーバ
JPH08293377A (ja) サージアブソーバおよびその製造方法
JPS6025255A (ja) 半導体装置の製造方法
JP2736362B2 (ja) マイクロ波集積回路のキャパシタ製造方法
KR100393040B1 (ko) 플라즈마표시소자의제조방법
JPH056319B2 (ja)
SU841071A1 (ru) Способ изготовлени тонкопленочныхСХЕМ
JPH0831305A (ja) 電子放出素子
JPH06243786A (ja) プラズマディスプレイパネル
JP3750362B2 (ja) 誘電体薄膜の形成方法
KR100511263B1 (ko) 전계방출소자 제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030401