JPH09146786A - 競合試験システム及び競合試験方法 - Google Patents

競合試験システム及び競合試験方法

Info

Publication number
JPH09146786A
JPH09146786A JP7307821A JP30782195A JPH09146786A JP H09146786 A JPH09146786 A JP H09146786A JP 7307821 A JP7307821 A JP 7307821A JP 30782195 A JP30782195 A JP 30782195A JP H09146786 A JPH09146786 A JP H09146786A
Authority
JP
Japan
Prior art keywords
data amount
value
counter
increment value
direct memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7307821A
Other languages
English (en)
Inventor
Junichi Moriuchi
純一 森内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7307821A priority Critical patent/JPH09146786A/ja
Publication of JPH09146786A publication Critical patent/JPH09146786A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 DMA動作に於ける競合試験システム及び競
合試験方法に関し、任意の負荷状態を実現して競合試験
を行う。 【解決手段】 プロセッサ1と、メモリ2と、外部装置
3とをバス5を介して接続したシステムに於いて、デー
タ量初期指定部6で指定した初期値を初期値設定部8に
よりデータ量カウンタ7に設定し、データ量増分値指定
部9で指定した増分値をデータ量増分値保持部10によ
り保持し、試験実行部12から外部装置3のDMAコン
トローラ4にデータ量カウンタ7のカウント内容を転送
データ量として指示して起動し、且つデータ量カウンタ
更新部11を制御し、該データ量カウンタ更新部11に
より、最大値となるまでカウント内容に増分値を加算
し、又最小値となるまでカウント内容から増分値を減算
してカウント内容を更新し、DMA動作毎に転送データ
量を自動的に変更可能とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プロセッサと、メ
モリと、外部装置とをバスを介して接続した構成のシス
テムに於けるダイレクト・メモリ・アクセス動作の競合
試験システム及び競合試験方法に関する。磁気ディスク
装置やプリンタ等の各種の外部装置を、バスを介してプ
ロセッサとメモリとに接続した構成の情報処理システム
等に於いて、メモリと外部装置との間のデータ転送を、
プロセッサを介することなく、直接的に行うダイレクト
・メモリ・アクセス(DMA;Direct Memory Acces
s )方式が採用されている。このようなDMA方式に於
いては、複数の外部装置間又は外部装置とプロセッサと
の間の競合が発生するものであり、情報処理システムが
正常に動作するか否かの試験として、このような競合試
験を行う必要がある。
【0002】
【従来の技術】プロセッサと、メモリと、外部装置とを
バスを介して接続した情報処理システムに於いて、外部
装置とメモリとの間のデータ転送の要求が発生すると、
プロセッサは外部装置のダイレクト・メモリ・アクセス
(以下DMAと略称する)・コントローラにデータ転送
の指示を行う。DMAコントローラは、プロセッサから
の転送データ量,メモリアドレス等に従って、外部装置
とメモリとの間のデータ転送を制御する。このDMA動
作中はプロセッサは他の処理を実行する。
【0003】又複数の外部装置とメモリとの間の同時的
なデータ転送要求による競合発生時は、プロセッサ又は
バスアービタによって1台の外部装置を選択してバス占
有権を与えることにより、その外部装置のDMAコント
ローラによってデータ転送を行うことになる。
【0004】従って、プロセッサと、メモリと、外部装
置とをバスを介して接続し、外部装置に設けたDMAコ
ントローラによって外部装置とメモリとの間のデータ転
送を行う場合に、データ転送要求が同時的に発生するこ
とがあり、その場合は、競合処理を行う必要が生じる。
従って、システム全体の性能及び安定性の確認の為の競
合試験が行われている。
【0005】
【発明が解決しようとする課題】従来例の競合試験は、
システム立上時や何らかの障害が発生した場合の調査の
為に、競合試験プログラムによって外部装置のDMAコ
ントローラに転送データ量を指示し、DMAコントロー
ラを起動するものであり、その場合の転送データ量は予
め設定した一定値であった。
【0006】しかし、実際の運用時には、各種の条件に
よって転送データ量が大幅に変更になる場合もあるか
ら、一定転送データ量によって競合試験を行っても、転
送データ量が大幅に変化する場合の状態ではないから、
安定動作することが多くなる。そこで、転送データ量を
変更することが考えられるが、その場合は、固定的に設
定されている転送データ量を、特別な強制書換えの手段
によって変更することになり、その操作処理が煩雑とな
る問題があった。本発明は、DMA動作に於ける転送デ
ータ量を任意に設定し、且つ任意に変更可能として競合
集中時の状態の試験も容易に行うことを目的とする。
【0007】
【課題を解決するための手段】本発明の競合試験システ
ムは、図1を参照して説明すると、(1)プロセッサ
(CPU)1と、メモリ(MM)2と、ダイレクト・メ
モリ・アクセス・コントローラ(DMAC)4を有する
外部装置3とをバス5を介して接続し、この外部装置3
のDMA動作の競合試験を行うシステムに於いて、転送
データ量の初期値を指定するデータ量初期値指定部6
と、DMAコントローラ4を起動する時に転送データ量
を指示するデータ量カウンタ7と、このデータ量カウン
タ7にデータ量初期値指定部6からの初期値を設定する
初期値設定部8と、転送データ量の変化量を指定するデ
ータ量増分値指定部9と、このデータ量増分値指定部9
により指定された変化量を増分値として保持するデータ
量増分値保持部10と、このデータ量増分値保持部10
に保持されたデータ量増分値に従ってデータ量カウンタ
7の内容を更新するデータ量カウンタ更新部11とを備
えている。なお、12は試験実行部、13は試験指示入
力部を示す。
【0008】(2)又データ量カウンタ7は、カウント
内容の最大値と最小値とを定め、データ量カウンタ更新
部11は、カウント内容が最大値となるまではカウント
内容にデータ量増分値を加算し、且つカウント内容が最
小値となるまではカウント内容にデータ量増分値を減算
することを繰り返す構成を備えている。
【0009】(3)又データ量カウンタ7及びデータ量
増分値保持部10は、複数の外部装置3対応の構成を備
えることができる。
【0010】(4)又本発明の競合試験方法は、プロセ
ッサ1と、メモリ2と、DMAコントローラ4を有する
外部装置3とをバス5を介して接続したシステムのDM
A動作の競合試験方法に於いて、転送データ量の初期値
をデータ量カウンタ7に設定し、且つデータ量増分値を
指定し、DMA動作毎にデータ量カウンタ7のカウント
内容を、DMAコントローラ4に転送データ量として指
示して、DMA動作を実行させるものである。
【0011】(5)又プロセッサ1と、メモリ2と、D
MAコントローラ4を有する複数の外部装置3とをバス
5を介して接続したシステムのDMA動作の競合試験方
法に於いて、複数の外部装置3対応にそれぞれ同一又は
異なる値の最大値と最小値とを定めたデータ量カウンタ
7に、それぞれ複数の外部装置3対応の初期値を設定
し、且つそれぞれ複数の外部装置3対応のデータ量増分
値を指定し、DMA動作が終了した外部装置3対応のデ
ータ量カウンタ7のカウント内容に外部装置3対応のデ
ータ量増分値を加算又は減算し、データ量カウンタ7の
カウント内容を次のDMA動作時の転送データ量として
指示して、DMA動作を実行させるものである。
【0012】
【作用】
(1)競合試験時、データ量カウンタ7のカウント内容
を転送データ量として試験実行部12から外部装置3の
DMAコントローラ4に指示して、DMA動作の起動を
行う。又試験指示入力部13から指定した初期値を、デ
ータ量初期値指定部6から初期値設定部8を介してデー
タ量カウンタ7に設定し、又データ量増分値指定部9か
らデータ量増分値保持部10に、転送データ量の変化量
を増分値として保持し、データ量カウンタ更新部11
は、DMA動作毎にデータ量増分値保持部10に保持さ
れた増分値を、データ量カウンタ7のカウント内容に加
算又は減算し、その結果のカウント内容を次回の転送デ
ータ量として、外部装置3のDMAコントローラ4に指
示して、DMA動作を行う。
【0013】(2)又データ量カウンタ7は、最大値と
最小値とを定めておき、データ量カウンタ更新部11
は、データ量増分値保持部10に保持された増分値をD
MA動作毎にデータ量カウンタ7のカウント内容に加算
し、そのカウント内容が最大値となると、次は増分値を
DMA動作毎に、データ量カウンタ7のカウント内容か
ら減算し、そのカウント内容が最小値となると、次は、
増分値をDMA動作毎に、データ量カウンタ7のカウン
ト内容に加算する。即ち、DMAコントローラ4に指示
する転送データ量をDMA毎に変化することができる。
【0014】(3)複数の外部装置3がバス5に接続さ
れたシステムに於いては、データ量カウンタ7とデータ
量増分値保持部10とを、複数の外部装置3対応に設け
る。即ち、複数の外部装置3のそれぞれのDMAコント
ローラ4に指示する転送データ量及び増分値をそれぞれ
相違させ、全体としてランダム的な負荷状態を実現して
競合試験を行うことができる。
【0015】(4)又競合試験方法は、データ量カウン
タ7に初期値を設定し、この初期値を最初のDMA動作
の転送データ量として外部装置3のDMAコントローラ
4に指示して起動し、次に指定した増分値を初期値に加
算してデータ量カウンタ7のカウント内容とし、このカ
ウント内容を次のDMA動作の転送データ量として、外
部装置3のDMAコントローラ4に指示して起動し、次
にそのカウント内容に増分値を加算してデータ量カウン
タ7のカウント内容とする。従って、DMA起動毎に指
定する転送データ量を変化することができる。
【0016】(5)又複数の外部装置3を有するシステ
ムに於いては、複数の外部装置3対応に転送データ量の
初期値と、DMA動作毎に変更する増分値とを指定し、
複数の外部装置3対応のデータ量カウンタ7にそれぞれ
初期値を設定し、この初期値を最初のDMA動作の転送
データ量として外部装置3のDMAコントローラ4に指
示して起動する。又DMA動作毎に増分値を加算又は減
算して、次のDMA動作時の転送データ量としてDMA
コントローラ4に指示して起動する。従って、複数の外
部装置3対応にそれぞれ異なるDMA動作を指定して競
合試験を行うことができる。
【0017】
【実施例】図1は本発明の一実施例の説明図であり、1
はプロセッサ(CPU)、2はメモリ(MM)、3は外
部装置、4はDMAコントローラ(DMAC)、5はバ
ス、6はデータ量初期値指定部、7はデータ量カウン
タ、8は初期値設定部、9はデータ量増分値指定部、1
0はデータ量増分値保持部、11はデータ量カウンタ更
新部、12は試験実行部、13は試験指示入力部であ
る。
【0018】この実施例は、プロセッサ1とメモリ2と
1台の外部装置3とがバス4を介して接続され、プロセ
ッサ1の処理と外部装置3によるDMA動作との競合を
試験する場合を示し、データ量初期値指定部6,データ
量カウンタ7,初期値設定部8,データ量増分値指定部
9,データ量増分値保持部10,データ量カウンタ更新
部11,試験実行部12は、プロセッサ1のレジスタや
演算処理部等によってそれぞれの機能を実現することが
可能であり、又競合試験プログラムにより実行される機
能により実現することも可能である。又試験指示入力部
13は、キーボード或いは競合試験プログラムにより指
定入力する機能とすることができる。
【0019】又試験実行部12は、データ量カウンタ7
のカウント内容を転送データ量として外部装置3のDM
Aコントローラ4に指示して起動するものであり、又D
MA起動後或いはDMA動作終了通知によって、データ
量カウンタ更新部11を制御し、このデータ量カウンタ
更新部11は、データ量増分値保持部10に保持された
増分値を、データ量カウンタ7のカウント内容に加算又
は減算して次のカウント内容とするように更新制御する
ものである。
【0020】この場合、データ量カウンタ7のカウント
内容の最大値と最小値とを設定し、データ量カウンタ更
新部11は、カウント内容と増分値との加算結果が最大
値となるまでDMA動作毎に加算し、カウント内容が、
設定した最大値となると、次回からはカウント内容から
増分値を減算してカウント内容とすることを最小値とな
るまで繰り返し、カウント内容が、設定した最小値とな
ると、次回からはカウント内容に増分値を加算してカウ
ント内容の更新を行うものである。
【0021】又試験指示入力部13からの入力により、
データ量初期値指定部6により転送データ量の初期値を
指定し、データ量増分値指定部9により転送データ量の
増分値を指定し、初期値設定部8によりデータ量初期値
指定部6で指定した初期値をデータ量カウンタ7に設定
する。又データ量増分値指定部9で指定した増分値をデ
ータ量増分値保持部10に保持する。
【0022】又試験指示入力部13から試験実行部12
が起動されると、試験実行部12は、データ量カウンタ
7のカウント内容を転送データ量として外部装置3のD
MAコントローラ4に指示して起動する。この場合、デ
ータ量カウンタ7の最初のカウント内容は初期値である
から、最初のDMA動作の転送データ量は初期値に従っ
たものとなる。又試験実行部12は、データ量カウンタ
7のカウント内容を転送データ量として外部装置3のD
MAコントローラ4に指示した後、或いは指示された転
送データ量のDMA動作の終了通知によりデータ量カウ
ンタ更新部11を制御し、データ量カウンタ更新部11
は、前述のように、データ量増分値保持部10に保持さ
れた増分値をデータ量カウンタ7のカウント内容に加算
又は減算してカウント内容の更新を行う。
【0023】図2は本発明の一実施例の転送データ量の
説明図であり、データ量カウンタ7に初期値を設定し、
又最大値と最小値とを設定するものであり、初期値設定
部8からデータ量カウンタ7に設定した初期値が最大値
より小さい場合、DMA動作毎に増分値がデータ量カウ
ンタ7のカウント内容に加算されるから、転送データ量
は増加する。そして、最大値に達すると、次回からは、
増分値をデータ量カウンタ7のカウント内容から減算す
るので、転送データ量は減少する。
【0024】即ち、データ量カウンタ7のカウント内容
が最小値となった後は、最大値となるまで増分値をカウ
ント内容に加算してカウント内容を更新し、又最大値と
なった後は、最小値となるまで増分値を減算してカウン
ト内容を更新することを繰り返すものである。その場合
に、転送データ量の変化は、増分値を大きくすると実線
で示すように変化し、小さくすると点線で示すように変
化することになる。又増分値或いは最大値と最小値とを
試験途中で変更することも可能であり、それによって、
DMA動作による競合の発生確率を変更して、競合試験
を行うこともできる。
【0025】図3は本発明の他の実施例の説明図であ
り、3台の外部装置3A,3B,3Cをプロセッサ(C
PU)1とメモリ(MM)2と共にバス5を介して接続
したシステムの場合を示す。又4A,4B,4CはDM
Aコントローラ(DMAC)、20は競合試験プログラ
ム、21A,21B,21Cは転送データ量を設定する
レジスタ(REG)である。
【0026】図4は本発明の他の実施例の要部説明図で
あり、図1と同一符号は同一名称の部分を示し、又外部
装置3A,3B,3C対応に、データ量カウンタ7A,
7B,7Cと、データ量増分値保持部10A,10B,
10Cとを設けている。なお、データ量カウンタの構成
はレジスタ等によって実現することができ、又データ量
増分値保持部もレジスタ等によって実現できるから、そ
れぞれ外部装置3A,3B,3C対応の領域を定めて構
成することができる。
【0027】又試験指示入力部13からの入力により、
データ量初期値指定部6は外部装置3A,3B,3C対
応に初期値a,b,cの指定を行い、又データ量増分値
指定部9は外部装置3A,3B,3C対応に転送データ
量の増分値inca,incb,inccの指定を行う
ものである。初期値設定部8は、外部装置3A,3B,
3C対応に指定された初期値a,b,cを、外部装置3
A,3B,3C対応のデータ量カウンタ7A,7B,7
Cに設定する。
【0028】試験実行部12は、試験指示入力部13か
らの入力により起動されると、データ量カウンタ7A,
7B,7Cに設定された初期値a,b,cを外部装置3
A,3B,3CのDMAコントローラ4A,4B,4C
に転送データ量として順次指示し、順次起動する。DM
Aコントローラ4A,4B,4Cでは、指示された転送
データ量をレジスタ21A,21B,21Cに設定し、
既に知られている手段によってプロセッサ1にデータ転
送要求を割込み等によって行う。
【0029】プロセッサ1又は図示を省略したバスアー
ビタによって競合処理を行い、バス5を占有させる外部
装置を指定する。例えば、外部装置3Aが指定される
と、DMAコントローラ4Aは、レジスタ21Aに設定
された転送データ量(この場合は初期値a)に従って、
バス5を介してメモリ2との間でデータ転送制御を行う
ことになる。
【0030】レジスタ21Aに設定された転送データ量
のデータの転送が終了すると、DMAコントローラ4A
はプロセッサ1にDMA動作終了の割込みを行う。それ
によって、他の外部装置、例えば、3Cが指定される
と、外部装置3CのDMAコントローラ4Cは、レジス
タ21Cに設定された転送データ量に従って、バス5を
介してメモリ2との間でデータ転送制御を行い、データ
転送が終了すると、DMA動作終了の割込みを行い、次
に外部装置3Bが指定されると、DMAコントローラ4
Bは、レジスタ21Bに設定された転送データ量に従っ
て、バス5を介してメモリ2との間でデータ転送制御を
行い、データ転送が終了すると、DMA動作終了の割込
みを行う。
【0031】又外部装置3A,3B,3C対応のデータ
量カウンタ7A,7B,7Cに設定された初期値a,
b,cを、試験実行部12から、外部装置3A,3B,
3CのDMAコントローラ4A,4B,4Cに転送デー
タ量として指示した後、データ量カウンタ更新部11に
より、外部装置3A,3B,3C対応のデータ量増分値
保持部10A,10B,10Cに保持された増分値in
ca,incb,inccを、それぞれ初期値a,b,
cに加算してデータ量カウンタ7A,7B,7Cのカウ
ント内容を、a,b,cからa+inca,b+inc
b,c+inccに更新する。
【0032】試験実行部12は、更新されたデータ量カ
ウンタ7A,7B,7Cのカウント内容を、DMA動作
終了の割込みによって転送データ量として指示し、DM
Aコントローラ4A,4B,4Cを起動する。従って、
DMA動作を実行するように指定された外部装置以外の
外部装置からは、プロセッサ1へデータ転送要求が送出
されることになり、そして、競合処理によって指定され
た外部装置は、バス5を介してメモリ2との間でデータ
転送を行う。このような動作を繰り返すことにより、デ
ータ量カウンタ7A,7B,7Cのカウント内容は、増
分値inca,incb,inccに従って増加し、転
送データ量が多くなる。
【0033】又データ量カウンタ7A,7B,7Cは、
それぞれ最大値DAmax,DBmax,DCmax及
び最小値DAmin,DBmin,DCminを定め、
増分値inca,incb,inccの加算によって更
新したカウント内容が最大値DAmax,DBmax,
DCmaxに達すると、データ量カウンタ更新部11
は、増分値inca,incb,inccの減算によっ
てカウント内容を更新する。そして、更新したカウント
内容が最小値DAmin,DBmin,DCminに達
すると、データ量カウンタ更新部11は、増分値inc
a,incb,inccの加算によってカウント内容を
更新する。
【0034】図5は本発明の他の実施例の転送データ量
の説明図であり、前述のように、データ量カウンタ7
A,7B,7Cの最大値DAmax,DBmax,DC
max及び最小値DAmin,DBmin,DCmin
を定め、初期値a,b,c及び増分値inca,inc
b,inccを指定し、DBmax>DAmax>DC
max及びDBmin<DAmin<DCminとし、
又初期値については、c>a>bとし、b=DBmin
とし、又増分値については、incb>inca>in
ccの関係に設定した場合を示す。
【0035】従って、データ量カウンタ7A,7B,7
Cのカウント内容は、A,B,Cに示すように変化す
る。即ち、外部装置3A,3B,3CのDMAコントロ
ーラ4A,4B,4Cは、DMA起動回数に従って転送
データ量がA,B,Cに示すように変化されて競合試験
を行うことになり、所望の負荷変動状態で競合試験を行
うことができる。
【0036】この場合、例えば、増分値incaを0と
すると、点線A’に示すように、初期値aによる一定の
転送データ量として競合試験を行うことができる。又増
分値inca,incb,inccを総て0とすると、
初期値a,b,cによる定常負荷状態を継続させて競合
試験を行うことができる。又最大値DAmax,DBm
ax,DCmax及び最小値DAmin,DBmin,
DCmin或いは増分値inca,incb,incc
を競合試験の途中で変更することも可能であり、それに
よって任意の負荷状態を模擬することができる。
【0037】又前述の実施例は、3台の外部装置3A,
3B,3Cを有するシステムの場合を示すが、更に多数
の外部装置を有するシステムに対しても、同様に、それ
ぞれの初期値,増分値,最大値,最小値を設定すること
により、大きく変動する負荷状態に於けるDMA動作の
競合試験を行うことができる。
【0038】
【発明の効果】以上説明したように、本発明の競合試験
システム及び競合試験方法は、データ量初期値指定部
6,データ量カウンタ7,初期値設定部8,データ量増
分値指定部9,データ量増分値保持部10,データ量カ
ウンタ更新部11等を有し、データ量カウンタ7のカウ
ント内容を外部装置3のDMAコントローラ4に転送デ
ータ量として指示して起動することにより、DMA動作
に於ける競合試験を行うことができるものであり、初期
値及び増分値の指定により各種の負荷状態で、且つ変動
する負荷状態で競合試験を行うことができる。
【0039】又データ量カウンタ7の最大値と最小値と
を定めることにより、増分値に従ってDMA起動毎に最
大値と最小値との間で転送データ量を容易に変化させる
ことができる。又複数の外部装置3を有するシステムに
於いては、外部装置3対応にデータ量カウンタ7とデー
タ量増分値保持部10とを構成することにより、外部装
置3対応に所望の負荷状態を実現して競合試験を行うこ
とができる。従って、大規模システムに於いても、容易
に競合試験を実行できる利点がある。
【図面の簡単な説明】
【図1】本発明の一実施例の説明図である。
【図2】本発明の一実施例の転送データ量の説明図であ
る。
【図3】本発明の他の実施例の説明図である。
【図4】本発明の他の実施例の要部説明図である。
【図5】本発明の他の実施例の転送データ量の説明図で
ある。
【符号の説明】
1 プロセッサ(CPU) 2 メモリ(MM) 3 外部装置 4 ダイレクト・メモリ・アクセス・コントローラ(D
MAC) 5 バス 6 データ量初期値指定部 7 データ量カウンタ 8 初期値設定部 9 データ量増分値指定部 10 データ量増分値保持部 11 データ量カウンタ更新部 12 試験実行部 13 試験指示入力部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 プロセッサと、メモリと、ダイレクト・
    メモリ・アクセス・コントローラを有する外部装置とを
    バスを介して接続し、該外部装置のダイレクト・メモリ
    ・アクセス動作の競合試験を行うシステムに於いて、 転送データ量の初期値を指定するデータ量初期値指定部
    と、 前記ダイレクト・メモリ・アクセス・コントローラを起
    動する時に転送データ量を指示するデータ量カウンタ
    と、 該データ量カウンタに前記データ量初期値指定部からの
    初期値を設定する初期値設定部と、 転送データ量の変化量を指定するデータ量増分値指定部
    と、 該データ量増分値指定部により指定されたデータ量増分
    値を保持するデータ量増分値保持部と、 該データ量増分値保持部に保持されたデータ量増分値に
    従って前記データ量カウンタの内容を更新するデータ量
    カウンタ更新部とを備えたことを特徴とする競合試験シ
    ステム。
  2. 【請求項2】 前記データ量カウンタは、カウント内容
    の最大値と最小値とを定め、前記データ量カウンタ更新
    部は、前記カウント内容が前記最大値となるまでは該カ
    ウント内容に前記データ量増分値を加算し、且つ前記カ
    ウント内容が前記最小値となるまでは該カウント内容に
    前記データ量増分値を減算することを繰り返す構成を備
    えたことを特徴とする請求項1記載の競合試験システ
    ム。
  3. 【請求項3】 前記データ量カウンタ及び前記データ量
    増分値保持部は、複数の外部装置対応の構成を備えてい
    ることを特徴とする請求項1記載の競合試験システム。
  4. 【請求項4】 プロセッサと、メモリと、ダイレクト・
    メモリ・アクセス・コントローラを有する外部装置とを
    バスを介して接続したシステムのダイレクト・メモリ・
    アクセス動作の競合試験方法に於いて、 転送データ量の初期値をデータ量カウンタに設定し、且
    つデータ量増分値を指定し、ダイレクト・メモリ・アク
    セス動作毎に前記データ量カウンタのカウント内容に前
    記データ量増分値を加算又は減算し、該データ量カウン
    タのカウント内容を、前記ダイレクト・メモリ・アクセ
    ス・コントローラに転送データ量として指示して、ダイ
    レクト・メモリ・アクセス動作を実行させることを特徴
    とする競合試験方法。
  5. 【請求項5】 プロセッサと、メモリと、ダイレクト・
    メモリ・アクセス・コントローラをそれぞれ有する複数
    の外部装置とをバスを介して接続したシステムのダイレ
    クト・メモリ・アクセス動作の競合試験方法に於いて、 前記複数の外部装置対応にそれぞれ同一又は異なる値の
    最大値と最小値とを定めたデータ量カウンタに、それぞ
    れ前記複数の外部装置対応の初期値を設定し、且つそれ
    ぞれ前記複数の外部装置対応のデータ量増分値を指定
    し、ダイレクト・メモリ・アクセス動作が終了した外部
    装置対応の前記データ量カウンタのカウント内容に該外
    部装置対応の前記データ量増分値を加算又は減算し、該
    データ量カウンタのカウント内容を次のダイレクト・メ
    モリ・アクセス動作時の転送データ量として指示して、
    ダイレクト・メモリ・アクセス動作を実行させることを
    特徴とする競合試験方法。
JP7307821A 1995-11-27 1995-11-27 競合試験システム及び競合試験方法 Withdrawn JPH09146786A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7307821A JPH09146786A (ja) 1995-11-27 1995-11-27 競合試験システム及び競合試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7307821A JPH09146786A (ja) 1995-11-27 1995-11-27 競合試験システム及び競合試験方法

Publications (1)

Publication Number Publication Date
JPH09146786A true JPH09146786A (ja) 1997-06-06

Family

ID=17973620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7307821A Withdrawn JPH09146786A (ja) 1995-11-27 1995-11-27 競合試験システム及び競合試験方法

Country Status (1)

Country Link
JP (1) JPH09146786A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008413A (ja) * 2009-06-24 2011-01-13 Fujitsu Semiconductor Ltd 処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008413A (ja) * 2009-06-24 2011-01-13 Fujitsu Semiconductor Ltd 処理装置

Similar Documents

Publication Publication Date Title
JPH02267634A (ja) 割込み処理装置
JPH0454255B2 (ja)
JPH09146786A (ja) 競合試験システム及び競合試験方法
US7984446B1 (en) Method and system for multitasking BIOS initialization tasks
JP2002163117A (ja) タスクスケジューリング装置
JP2001014266A (ja) Dma転送回路およびdma転送方法
JPH11184828A (ja) マルチプロセッサシステムのテスト方式
JP3397425B2 (ja) 周期通信処理装置
JP4535663B2 (ja) ステートマシン制御方式およびステートマシン
JPH09190407A (ja) 制御装置
JP3570839B2 (ja) 情報処理システム
JPS62152045A (ja) プログラマブルコントロ−ラ
JP4955205B2 (ja) 調停装置及び調停方法
JPH0573483A (ja) バス使用権制御方法
JP2004220309A (ja) マルチプロセッサシステム
JPH07325750A (ja) 共有メモリアクセス方式
JPH09265446A (ja) バス制御装置
JPS6385828A (ja) 高級言語処理方法
JP3099355B2 (ja) 入出力処理装置
JPH10269140A (ja) 計算機システムの処理性能制御方式
JPH07219918A (ja) 並列計算機のシステム立上げ方式
JP2001323840A (ja) 自動車用制御ユニット
JPH0527991A (ja) 電子処理装置
JP2004199558A (ja) 割込処理調停装置
JPH05197593A (ja) アプリケーションプログラムのループ/ストール監視装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030204