JPH09145753A - 周波数測定装置 - Google Patents

Abstract

(57)【要約】 【課題】 記憶回路のデータ長の制限に関わりなくダイ
ナミックレンジを広くすることが可能な周波数測定装置
を実現する。 【解決手段】 周波数若しくは周期を測定し測定データ
を記憶回路に蓄積する周波数測定装置において、入力信
号の周波数若しくは周期をカウントするカウンタ回路
と、このカウント回路の出力を一時格納するラッチ回路
と、このラッチ回路の出力を記憶回路のビット長に変換
して記憶回路に記憶させるデータ変換回路と、ラッチ回
路に格納されているカウント値のデータ長を検知してデ
ータ変換回路を制御する制御回路とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は周波数若しくは周期
を測定し測定データを記憶装置に蓄積する周波数測定装
置に関し、特に記憶装置のデータ長の制限に関わりなく
ダイナミックレンジを広くすることが可能な周波数測定
装置に関する。

【０００２】

【従来の技術】従来の周波数測定装置では周波数入力デ
ータをカウンタ回路でカウントして、そのカウントデー
タを記憶回路等に蓄積して、測定結果を順次表示したり
していた。

【０００３】図３はこのような従来の周波数測定装置の
一例を示す構成ブロック図である。図３において１は基
準クロック回路、２はカウンタ回路、３はラッチ回路、
４は記憶回路、５は制御回路、１００は入力信号であ
る。

【０００４】入力信号１００はカウンタ回路２のリセッ
ト端子及びラッチ回路３のクロック端子に接続され、カ
ウンタ回路２のクロック端子には基準クロック回路１の
出力が接続される。

【０００５】カウンタ回路２の出力はラッチ回路３の入
力端子に接続され、ラッチ回路３の出力は記憶回路４に
接続される。また、制御回路５からの制御信号等はカウ
ンタ回路２、ラッチ回路３及び記憶回路４にそれぞれ接
続される。

【０００６】ここで、図３に示す従来例の動作を説明す
る。また、カウンタ回路２、ラッチ回路３及び記憶回路
４はそれぞれデータ長が”１６ビット”であるとする。

【０００７】入力信号１００の立ち上がりパルスでカウ
ンタ回路２がリセットされ、次の立ち上がりパルスまで
の間、基準クロック回路１の出力クロックをカウントす
る。

【０００８】また、ラッチ回路３は立ち上がりパルス入
力時点でのカウント値を一時的に格納する。ラッチ回路
３に格納されたデータは制御回路５の制御により記憶回
路４に転送されて記憶される。

【０００９】この結果、立ち上がりパルスが入力される
毎に入力信号の周波数（周期）データが記憶回路４に順
次記憶されて行くことになる。

【００１０】

【発明が解決しようとする課題】しかし、記憶回路４
は”１６ビット”データを１データとして取り扱うた
め”１６ビット”以上の周波数データが記憶回路４に入
力されないように測定レンジを設定しなければならない
と言った問題点があった。従って本発明が解決しようと
する課題は、記憶回路のデータ長の制限に関わりなくダ
イナミックレンジを広くすることが可能な周波数測定装
置を実現することにある。

【００１１】

【課題を解決するための手段】このような課題を達成す
るために、本発明では、周波数若しくは周期を測定し測
定データを記憶回路に蓄積する周波数測定装置におい
て、入力信号の周波数若しくは周期をカウントするカウ
ンタ回路と、このカウント回路の出力を一時格納するラ
ッチ回路と、このラッチ回路の出力を前記記憶回路のビ
ット長に変換して前記記憶回路に記憶させるデータ変換
回路と、前記ラッチ回路に格納されているカウント値の
データ長を検知して前記データ変換回路を制御する制御
回路とを備えたことを特徴とするものである。

【００１２】

【作用】データ長の長いカウント値を記憶回路の短いデ
ータ長に変換して記憶回路に記憶させることにより、記
憶回路のデータ長の制限に関わりなくダイナミックレン
ジを広くすることが可能になる。

【００１３】

【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１は本発明に係る周波数測定装置の一実施
例を示す構成ブロック図である。ここで、１，４，５及
び１００は図３と同一符号を付してある。図１において
２ａは２８ビットのカウンタ回路、３ａは２８ビットの
ラッチ回路、６はデータ変換回路である。

【００１４】入力信号１００はカウンタ回路２ａのリセ
ット端子及びラッチ回路３ａのクロック端子に接続さ
れ、カウンタ回路２ａのクロック端子には基準クロック
回路１の出力が接続される。

【００１５】カウンタ回路２ａの出力はラッチ回路３ａ
の入力端子に接続され、ラッチ回路３ａの出力はデータ
変換回路６を介して記憶回路４に接続される。また、制
御回路５からの制御信号等はカウンタ回路２ａ、ラッチ
回路３ａ、記憶回路４及びデータ変換回路６にそれぞれ
接続される。

【００１６】ここで、図１に示す実施例の動作を図２を
用いて説明する。図２は２８ビットのカウンタ回路２ａ
と２８ビットのラッチ回路３ａ及びラッチ回路３ａから
選択される１６ビットデータを示す説明図である。

【００１７】基本動作は従来例と同様であり、入力信号
１００の立ち上がりパルスでカウンタ回路２ａがリセッ
トされ、次の立ち上がりパルスまでの間、基準クロック
回路１の出力クロックをカウントし、ラッチ回路３ａは
立ち上がりパルス入力時点でのカウント値を一時的に格
納する。

【００１８】測定された周期を”Ｔ”、基準クロック回
路１の出力信号の周波数を”ｆ”とすると、カウンタ回
路２ａでカウントされる値”Ｃ”は、 Ｃ＝Ｔ×ｆ （１） となり、このカウント値がラッチ回路３ａに格納されて
いる。

【００１９】ラッチ回路３ａにカウント値”Ｃ”が格納
されると制御回路５はラッチ回路３ａに格納されている
カウント値”Ｃ”のデータ長を調べる。

【００２０】もし、カウント値”Ｃ”のデータ長が”１
３ビット”以下であれば、制御回路５はデータ変換回路
６を制御し、図２中”イ”に示すように前記カウント
値”Ｃ”の上位ビットに３ビットデータ”０００”をレ
ンジコードとして付加して記憶回路４に転送して記憶さ
せる。

【００２１】もし、カウント値”Ｃ”のデータ長が”１
４ビット”以上”１６ビット”以下であれば、制御回路
５はデータ変換回路６を制御し、図２中”ロ”に示すよ
うに前記カウント値”Ｃ”の内上位１３ビット（１６〜
４ビット）を切り出すと共に、切り出したデータの上位
ビットに３ビットデータ”００１”をレンジコードとし
て付加して記憶回路４に転送して記憶させる。

【００２２】また、もし、カウント値”Ｃ”のデータ長
が”１７ビット”以上”１９ビット”以下であれば、制
御回路５はデータ変換回路６を制御し、図２中”ハ”に
示すように前記カウント値”Ｃ”の内上位１３ビット
（１９〜７ビット）を切り出すと共に、切り出したデー
タの上位ビットに３ビットデータ”０１０”をレンジコ
ードとして付加して記憶回路４に転送して記憶させる。

【００２３】同様にして、もし、カウント値”Ｃ”のデ
ータ長が”２６ビット”以上であれば、制御回路５はデ
ータ変換回路６を制御し、図２中”ニ”に示すように前
記カウント値”Ｃ”の内上位１３ビット（２８〜１６ビ
ット）を切り出すと共に、切り出したデータの上位ビッ
トに３ビットデータ”１０１”をレンジコードとして付
加して記憶回路４に転送して記憶させる。

【００２４】この結果、２８ビットまでのデータ長のカ
ウント値”Ｃ”を記憶回路４のデータ長である”１６ビ
ット”に変換して記憶回路４に記憶させることにより、
記憶回路４のデータ長の制限に関わりなくダイナミック
レンジを広くすることが可能になる。

【００２５】特に、既存の測定装置等にオプションユニ
ット等として周波数測定機能を追加する場合、前記測定
装置等の記憶回路のデータ長と一致しなくても本願発明
に係る周波数測定装置を容易に接続することが可能にな
る。

【００２６】なお、実施例の説明に際しては”１３ビッ
ト”のカウント値に”３ビット”のレンジコードを付加
して”１６ビット”長のデータを構成しているが勿論こ
れに限る訳ではない。また、データ変換回路６の変換出
力も”１６ビット”に限る訳ではない。

【００２７】例えば、”１２ビット”のカウント値に”
４ビット”のレンジコードを付加して”１６ビット”長
のデータを構成しても良い。この場合カウント値が”１
２ビット”になるので分解能が低下するがダイナミック
レンジをより広くすることが出来る。

【００２８】従って、アプリケーションに応じてカウン
ト値及びレンジコードのデータ長を組み合わせることに
より、最適な測定を行なうことが可能になる。

【００２９】ちなみに、”３ビット”のレンジコードを
用いると、 ３（ビット）×７（レンジ）＋１３（カウントデータ長） ＝３４ （２） となり、”３４ビット”までのカウントが可能になる。

【００３０】また、”４ビット”のレンジコードを用い
ると、 ４（ビット）×１５（レンジ）＋１２（カウントデータ長） ＝７２ （３） となり、”７２ビット”までのカウントが可能になる。

【００３１】

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。データ長の長い
カウント値を記憶回路のデータ長である短いデータ長に
変換して記憶回路に記憶させることにより、記憶回路の
データ長の制限に関わりなくダイナミックレンジを広く
することが可能な周波数測定装置が実現できる。

【図面の簡単な説明】

【図１】本発明に係る周波数測定装置の一実施例を示す
構成ブロック図である。

【図２】カウンタ回路とラッチ回路及びラッチ回路から
選択される１６ビットデータを示す説明図である。

【図３】従来の周波数測定装置の一例を示す構成ブロッ
ク図である。

【符号の説明】

１ 基準クロック回路 ２，２ａ カウンタ回路 ３，３ａ ラッチ回路 ４ 記憶回路 ５ 制御回路 ６ データ変換回路 １００ 入力信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】周波数若しくは周期を測定し測定データを
   記憶回路に蓄積する周波数測定装置において、 入力信号の周波数若しくは周期をカウントするカウンタ
   回路と、 このカウント回路の出力を一時格納するラッチ回路と、 このラッチ回路の出力を前記記憶回路のビット長に変換
   して前記記憶回路に記憶させるデータ変換回路と、 前記ラッチ回路に格納されているカウント値のデータ長
   を検知して前記データ変換回路を制御する制御回路とを
   備えたことを特徴とする周波数測定装置。