SU1115074A1 - Устройство дл регистрации информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ИНФОРМАЦИИ, содержащее коммутатор, входы которого соединены с блоком сопр жени  и датчиком сигналов числа каналов, подключенным к распределителю импульсов, а выходы - с первым регистром и одним входом сумматора , другие входы которого подключены к первому блоку пам ти и распределителю импульсов, а выходы соединены с одним входом первого элемента И и блоком сравнени , первый счетчик, вход которого подключен к распределителю импульсов, а выход соединен с первым блоком пам ти, второй счетчик, вход которого подключен к датчику сигналов числа каналов , а выход соединен с распределителем импульсов, подключенном к генератору синхросигналов, к одному входу усилителей и преобразователю кода, выход которого соединен с другим входом усилителей, выходы которых подключены к перфоратору, соединенному с распределителем импульсов, второй регистр, одни входы которого соединены с первым блоком пам ти и выходом первого элемента И, а выход подключен к одному входу второго элемента И и блоку сравнени , соединенному с распределителем импульсов , второй блок пам ти, подключенньй к преобразователю кода и распределителю импульсов, первьш элемент ИЛИ, выход которого соединен с первым элементом задержки, и второй элемент задержки, о т л и ч а ющ е е с   тем, что, с целью повышени  надежности устройства, оно содержит третий счетчик, одни входы которого соединены с блоком сравнени  и первым блоком пам ти, а выход подключен к одному входу первого элемента ИЛИ, другой вход кото рого соединен с выходом блока (Л сравнени , второй элемент ИЛИ, один вход которого подключен к первому элeмeнтV задержки, соединенному с другими входами первого элемента И и третьего счетчика, другой - к блоку сравнени , а выход соединен с вторым элементом задержки, соединенньм с другим входом второго элемента И, выход ко.торого подключен ел к первому блоку пам ти, третий о элемент И, входы которого соединены с третьим счетчиком и вторым 4 элементом задержки, а выход подключен к первому блоку пам ти, четвертый элемент И, входы которого соединены с первьм регистром и вторым элементом задержки, а выход подключен к первому блоку пам ти., и группу элементов И, одни входы которых соединены с выходом первого элемента ИЖ, другие подключены к третьему счетчику, второму регистру и пер .вому счетчику соответственно, а выходы соединены с вторым блоком пам ти.

Description

1 Изобретение относитс  к автомати ке и вычислительной технике и может .быть использовано дл  цифровой регистрации измерительной информации перфоленту с целью последующего вво да ее в цифровую вычислительную машину. Известно устройство дл  управлени  регистрацией информации, со держащее блок согласовани , коммута тор, преобразователь кода, блок уси лителей, перфоратор, блок выбора числа каналов, счетчик, блок управлени  и генератор синхросигналов, выход которого подключен к входу бл ка управлени , к другому входу кото рого подключен выход счетчика, -другой выход которого подключен к входу коммутатора, к другим входам которого подключены выходы блока согласовани , выход преобразовател  кодов подключен R входу блока усилителей , выход которого подключен к входу перфоратора, выходы блока управлени  подключены к входам блока выбора числа каналов, преобразовате л  кодов, блока усилителей и перфоратора Недостатком этого устройства  вл етс  то, что регистрируема  измерительна  информаци  содержит зна чительную избыточность, что Ьгра .ничивает его функциональные возможности . Наиболее близким к изобретению  вл етс  устройство дл  управлени  регистрацией информации, содержащее первьй блок пам ти, соединенньй с первым счетчиком, распределитель импульсов, подключенньй к второму счетчику, к датчику сигналов числа накалов, соединенному с вторым счет чиком и с коммутатором, входы которого подключены к блоку сопр жени , а выгод соединен с первым регистром и с сумматором, другие входы которого подключены к первому блоку па (М ти и распределителю импульсов, соединенному с генератором синхро-, сигналов, вторым блоком пам ти, преобразователем кода и усилител ми подключенными к преобразователю код . вход которого соединен с вторым бло ком пам ти, первьй элемент И, соединенньй с сумматором и вторым регистром , выход которого подключен к второму элементу И и блоку сравнени соединенному с сумматором и распред 42 лителем импульсов, первьй элемент ИЛИ, соединенный с первым элементом задержки , и второй элемент задержки С2. Однако известное устройство характер .изуетс  недостаточно высокой надежностью. Цель изобретени  - повышение надежности устройства. Поставленна  цель достигаетс  тем, что в устройство, содержа щее коммутатор, входы которого соединены с блоком сопр жени  и датчиком сигналов числа каналов, подключенным к распределителю импульсов, а выходы с первым регистром и одним входом сумматора , другие входы которого подключены к первому блоку пам ти и распределителю импульсов, а выходы соединены с одним входом первого элемента И и блоком сравнени , первьй счетчик, вход которого подключен к распределителю импульсов, а выход соединен с первым блоком пам ти, второй счетчик, вход которого подключен к датчику сигналов числа каналов, а выход соединен с распределителем импульсов, подключенным к генератору синхросигналов, к одному входу усилителей и преобразователю кода, выход которого соединен с другим входом усилителей, выходы которых подключены .к перфоратору, соединенному с распределителем импульсов , второй регистр, одни входы которого соединены с первым блоком пам ти и выходом первого элемента И, а выход подключен к одному входу второго элемента И и блоку сравнени  соединенному с распределителем импульсов , второй блок пам ти, подклгоченньй к преобразователю кода и распределителю импульсов, первьй элемент ИЛИ, выход которого соединен с первым элементом задержки, и второй элемент задержки, введены третий счетчик, одни входы которого соединены с блоком сравнени  и первым блоком пам ти, а выход подключен к одному входу первого элемента ИЛИ, другой вход которого соединен с выходом блока сравнени , вторрй элемент ИЛИ, один вход которого подключен к первому элементу задержкиJ соединенному с другими входами первого элемента И и третьего счетчика, другой - к блоку сравнени , а выход соединен с вторым элементом задержки, соединенным с другим входом второго элемента И, выход которого подключен к первому блоку пам ти, третий элемент И, входы которого соединены с третьим счет чиком и вторым элементом задержки, а выход подключен к первому блоку пам ти, четбертый элемент И, входы которого соединены с первым регистром и вторым элементом задержки, а выход подключен к первому блоку пам ти, и группу элементов И, одни , входы которых соединены с выходом первого элемента ИЛИ, другие подключены к третьему счетчику, второму регистру и первому счетчику соответс венно, а в 1ходы соединены с вторым блоком пам ти, На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 конкретное конструктивное выполнелие распределител  импульсов. Устройство содержит блок 1 сопр жени , коммутатор 2, первьш счетчик 3, первый блок 4 пам ти, сумматор 5, первый регистр 6, первый элемент И 7 второй регистр 8, блок 9 сравнени , третий счетчик 10, первый 11 и второй 12 элементы ИЛИ, второй 13, третий 14 и четвертый 15 элементы И, первый 16 и второй 17 элементы эадержки , группу элементов И 18 - 20, второй блок 21 пам ти, преобразователь 22 кода, усилители 23, генера тор 24 синхросигналов, датчик 25 сигналов числа каналов, второй счетчик 26 и распределитель 27 импул сов. На фиг. 1 также показан перфора тор 28 и обозначены входы 29 - 32 и выходы 33-40 распределител  импуль сов. Распределитель импульсов (фиг.2) содержит элементы ИЛИ 41 и 42, триггер 43, элементы И 44 и 45, регистр 46 сдвига и формирователи 47. Устройство работает следующим образом.. В начале работы в счетчике 26 устанавливаетс  необходимое число измерений, а в датчике 25 - необходимое число регистрируемых каналов. При подаче сигнала Местный пуск распределитель 27 вырабатывает необходимые управл ющие сигналы, поступающие на триггер 43 и через элемент ИЛИ 41 - на первый разр д регистра 46, устанавлива  их в единичное положение , а остальные разр ды регистра 46 устанавливаютс  в нулевое со то ние. Импульсы с выхода генератора 1 4 4 . 24 синхросигналов череэ вход 29 распределител  27 и элемент И 44 поступают на вход регистра 46. Первым импульсом содержимое регистра 46 сдвигаетс  на один разр д вправо и на выходе его первого разр да получаетс  сигнал, который с выхода 33 распределител  27 поступает на датчик 25. При этом на входе коммутатора 2 по вл етс  сигнал, по которому через коммутатор 2 и блок 1 на вход устройства подключаетс  выход первого цифрового измерительного прибора. Показани  первого измерительного прибора занос тс  в регистр 6 и подаютс  на вход сумматора 5. Затем второй импульс с выхода генератора 24, проход  через элемент И 44 сдвигает содержимое регистра 46 еще на один разр д вправо, и на выходе второго разр да регистра 46 получаетс  сигнал, который с выхода 34 рас пределител  27 записывает единицу в счетчик 3. Так как в начале работы устройства во всех адресах блока 4 наход тс  нули, то по сигналу от счетчика 3 из первого адреса блока 4 на сумматор 5, регистр 6 и счетчик 10 принимаютс  нули. Третий импульс с выхода генератора 24, проход  через элемент И 44, сдвигает содержимое регистра 46 еще на один разр д вправо и на выходе его третьего разр да получаетс  сигнал, который с выхода 35 распределител  27 поступает на вход сумматора 5, и на сумматоре 5 производитс  вычитание нул  из показани  первого измерительного прибо Р этом содержимое сумматора 5 не измен етс . h С выхода сумматора 5 показание первого измерительного прибора подаетс  на информационный вход блока 9. На другой информационный вход блока 9 поступает содержимое регистра 8 (в данном случае нуль). Четвертый импульс с выхода генератора 24 синхросигналов , проход  через элемент И 44, сдвигает содержимое регистра 46 еще на один разр д вправо, и на выходе его четвертого разр да получаетс  сигнал, который устанавливает первый разр д этого регистра в единицу и с выхода 36 распределител  27 поступает на управл ющий вход блока 9. По этому сигналу в блоке 9 производитс  сравнение содержимого сумматора 5 и регистра 8, т.е анализируетс  показание первого измерительного прибора с нулевым кодом (содержимое регистра 8 в данном случае равно нулю). Во всех случа х когда содержимое сумматора 5 не отли чаетс  от содерткймого регистра 8, на выходе блока 9 получаетс  сигнал равенства. В тех случа х, когда содержимое сумматора 5 отличаетс  от содержимого регистра 8, на вькоде блока 9 получаетс  сигнал неравенства . Сигнал неравенства с выхода блока 9, проход  через элемент ИЛИ 11, открывает элементы И 18 - 20 и записывает в блок 21 со счетчика 10 и регистра 8 нули, а со счетчика 3 единицу т.е. код номера первого ци фового прибора. Этот же сигнал записи задержива сь на элементе 16 задержки, записывает единицу в счет чик 10, открывает элемент И 7 и переписывает показание первого прибора с выхода сумматора 5 в регистр 8. Сигнал с выхода элемента 16 задержки , проход  через элемент ИЛИ 1 задерживаетс  на элементе 17 задерж ки, открывает элементы И 13 - 15 и записывает показани  первого цифро .вого прибора, поступающие с регистров 8 и 6, и единицу, поступающую С.О счетчика 10, в блок 4 пам ти по первому адресу. Следующий импуль с выхода генератора 24 синхроимпуль сов, проход  через элемент И 44, сдвигает содержимое регистра 46 на один разр д вправо, и на выходе 33 распределител  27 получаетс  сиг нал, который поступает в датчик 25. При этом на входе коммутатора 6 по вл етс  сигнал, по которому чере комйутатор 2 и блок 1 на вход уст:ройства подключаетс  выход второго цифрового измерительного прибора. По окончании первого цикла преоб зовани  всех каналов на выходе датчика 25 по вл етс  сигнал, по которому заноситс  единица в счетчик 26 после чего начинаетс  второй цикл преобразовани . Далее устройство работает аналогично описанному. Блок 21 пам ти содержит несколько регистров дл  запоминани  знака, значени , количества подр д идущих одинаковых разностей и номера канал элемент задержки и входную логику дл  каждого регистра. По сигналу с выхода элемента ИЛИ 11 информаци  о знаке, значении, количестве подр д идущих одинаковых разностей и номере канала принимаетс  в соответствующие разр ды первого регистра блока 21 пам ти, а в контрольный разр д записываетс  единица . Таким образом, единичное состо ние контрольного разр да соответствует наличию информации в дру- гих разр дах первого регистра блока 21. По сигналу с выхода 37 распределител  27 содержимое первого регистра блока 21 параллельно переписываетс  во второй, а задержанный на элементе задержки сигнал обнул ет его, т.е. этим самым освобождаетс  первый регистр дл  приема следующей информации. Второй сигнал с выхода 37 распределител  27 аналогичным образом переписывает информацию с второго регистра на третий и т.д. Наконец информаци  о знаке, значении , количестве подр д идущих одинаковых разностей и номере канала поступает на выходной регистр блока 21 пам ти. В течение всех циклов регистрации I на вход элемента И 45 распределител  27 поступают с блока 21 сигналы р.наличии информации в этом блоке. При подаче на другой вход элемента И 45 сигнала от перфоратора 28 о готовности последнего к регистрации, очередной импульс с генератора 24 синхросигналов проходит через элемент И 45, и на выходе этого элемента по вл етс  сигнал, который формирует на выходах формирователей 47 управл ющие сигналы, подаваемые на входы блока 21 пам ти, преобразовател  22 кодов, усилителей 23 и перфоратора 28. Преобразователь 22 кода по сигналам с выхода 38 распределител  27 подает сформированные коды из блока 21 пам ти через усилители 23 в перфоратор 28, пробивающий поочередно на перфоленте знаки и значени  разностей соседних показаний цифровых приборов, количество подр д идущих одинаковых разностей и номера приборов. Если до поступлени  сигнала готовности от перфоратора 28 на выходе элемента ИЛИ 11 еще раз по вл етс  сигнал, в первый регистр блока 21 заноситс  информаци  о знаке, значении, количестве

подр д идущих одинаковых разностей и номере прибора, и аналогично описанному происходит перепись этой информации в свободньА регистр, ближайший к выходному. Таким образом, блок 21 пам ти осуществл ет согласование частоты поступлени  информации о подр д идущих одинаковых разност х с частотой регистрации этой информации.

По окончании цикла регистрации данного числа каналов на выходе датчика 25 числа каналов по вл етс  сигнал, по которому заноситс  единица в счетчик 26, после чего цикл регистрации повтор етс  до тех пор.

пока не произойдет столько циклов регистрации, столько задано счетчиком 26, который после отсчета заданно1о числа измерений подает сигнал

на вход 30 распределител  27, который через элемент ИЛИ 42 устанавливает триггер 43 в нулевое состо ние, и устройство выключаетс . Работа устройства прекращаетс  также при подаче на вход элемента ИЛИ 42 сигнала Местный стоп.

Введение новых узлов и элементов, а также новых конструктивных св зей позволило существенно повысить надежность устройства.

r

«S4

Claims (1)

1. УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ИНФОРМАЦИИ, содержащее коммутатор, входы которого соединены с блоком сопряжения и датчиком сигналов числа каналов, подключенным к распределителю импульсов, а выходы - с первым регистром и одним входом сумматора, другие входы которого подключены к первому блоку памяти и распределителю импульсов, а выходы соединены с одним входом первого элемента И и блоком сравнения, первый счетчик, вход которого подключен к распределителю импульсов, а выход соединен с первым блоком памяти, второй счетчик, вход которого подключен к датчику сигналов числа каналов, а выход соединен с распределителем импульсов, подключенным к генератору синхросигналов, к одному входу усилителей*и преобразователю кода, выход которого соединен с другим входом усилителей, выходы которых подключены к перфоратору, соединенному с распределителем импульсов, второй регистр, одни входы которого соединены с первым блоком памяти и выходом первого элемента И, а выход подключен к одному входу второго элемента И и блоку сравнения, соединенному с распределителем импульсов, второй блок памяти, подключенный к преобразователю кода и распределителю импульсов, первый элемент ИЛИ, выход которого соединен с первым элементом задержки, и второй элемент задержки, отличаю щееся тем, что, с целью повышения надежности устройства, оно содержит третий счетчик, одни входы которого соединены с блоком сравнения и первым блоком памяти, а выход подключен к одному входу первого элемента ИЛИ, другой вход которого соединен с выходом блока сравнения, второй элемент ИЛИ, один вход которого подключен к первому элемен^ задержки, соединенному с другими входами первого элемента И и третьего счетчика, другой - к блоку сравнения, а выход соединен с вторым элементом задержки, соединенным с другим входом второго элемента И, выход ко.торого подключен к первому блоку памяти, третий элемент И, входы которого соединены с третьим счетчиком и вторым элементом задержки, а выход подключен к первому блоку памяти, четвертый элемент И, входы которого соединены с первым регистром и вторым элементом задержки, а выход подключен к первому блоку памяти., и группу элементов И, одни входы которых соединены с выходом первого элемента ИЛИ, другие подключены к третьему счетчику, второму регистру и пер вому счетчику соответственно, а выходы соединены с вторым блоком памяти.