SU1231529A1 - Устройство дл передачи телеметрической информации - Google Patents

Abstract

Изобретение может использоватьс  в многоканальных информационно- измерительных системах. Изобретение позвол ет повысить точность устройства за счет того, что в нем часть информационных каналов, опрашивае 1ьгх коммутатором, используетс  дл  коррекции характеристики аналого-цифрового преобразовател  и на них подаютс  образцовые сигналы. После опроса образцовых сигналов опрашиваютс  сигналы датчиков и корректируютс  младшие разр ды кода аналого-цифрового преобразовател . Устройство содержит коммутатор, аналого-цифровой преобразователь , синхронизатор, злемент задержки , счетчики, регистр, блок посто нной пам ти, блок оперативной пам ти , счетчик коммутатор, мультиплексор , вычитатели, регистр, элемент задержки и блок элементов И. 1 ил. S ю 00 ел ьо

Description

«1

Изобретение относитс  к информационно-измерительной технике и может быть использовано в системах сбора телеметрической информации.

Цель изобретени  - повышение точности устройства.

На чертеже представлена структурна  схема устройства.

Устройство дл  передачи телеметрической информации содержит первый коммутатор 1, аналого-цифровой преобразователь (АЦП) 2, синхронизатор 3 первый элемент 4 задержки, первый 5 и второй 6 счетчики, первый регистр 7 блок 8 по сто нной пам ти, блок 9 оперативной пам ти, третий счетчик 10, второй коммутатор 11, мультиплексор 12, первый 13 и второй 14 вычитатели второй регистр 15, второй элемент 16 задержки и блок 17 элементов И.

Устройство работает следующим образом.

В каждом цикле измерени  коммутатор 1 подключает к ,входу АЦП 2 последовательно m образцовых сигналов. Коммутатор 1 подключает очередной i-й (,...,т) сигнал к входу V АЦП 2 с приходом импульса с синхронизатора 3. Этот же импульс с задерж-

кой запускает АЦП 2 и поступает на вход счетчика 5. Сигнал окончани  преобразовани  с второго выхода АЦП 2 разрешает запись кода сигнала в регистры 7 и 15.

Номер слова i счетчика 5 поступает на первый вход адреса блока 8 посто нной пам ти и через коммутатор 11 на второй вход адреса блока 9 оперативной пам ти. 1

С приходом следующего синхроимпульса коммутатор 1 подключает следующий (1+1)-й образцовый входной сигнал. Синхроимпульс с выхода элемента 4 задержки через коммутатор 11 поступает на второй вход считывани  блока 8 пам ти и третий вход записи блока 9 пам ти. По адресу, поступающему с выхода счетчика 5, из блока 8 пам ти происходит считывание кода точного значени  образцового сигнала Точные значени  образцовых сигналов посто нно записаны в блоке В пам ти. Эти числа со знаковым разр дом поступают в вычитатель 13, на другой вход которого .поступает реальный код преобразованного образцового сигнала с выхода регистра 7. На вы- , ходе вычитател  13 получаетс  значе15292

ние интегральной погрешности i-ro разр да АЦП 2. Значение погрешности с выхода вычитател  13, поступает на (четвертый) информационный вход блока 9 пам ти и записываетс  по i-му адресу. Вход записи блока 9 пам ти и вход считывани  блока В пам ти остаютс  открытыми на врем  считывани , вычитани  и записи,

Синхроимпульс дл  ()-ro слова с задержкой на врем  считывани ,вычитани  и записи с выхода элемента 4 задержки поступает на вход счетчика 5, устанавливает его в (1+1)-е состо ние и

S запускает АДП 2, который преобразует ()-й сигнал с выхода коммутатора 1 Таким обрааом, формируютс  коды интегральных погрешностей разр дов АЦП 2. Как правило, в коде АЦП 2

О различимы погрешности старших . разр дов п-разр дного АЦП 2.

После m первых преобразований, на которые формируютс  коды разр дных погреЕОНостей;, коммутатор 1 подклю5 чает сигналы с датчиков с приходом очередного синхроимпульса с синхронизатора 3.

С задержкой на врем  срабатывани  коммутатора 1 запускаетс  АЦП 2 и

0 счетчик 5 устанавливаетс  в (т+1)-е состо ние.. Сигнал с выхода счетчика 5 поступает на второй вход коммутатора 11, подключа  выход счетчика 10 к первому выходу коммутатора 11 и

.-j отключа  второй выход коммутатора 11,

S

С приходом сигнала Конец чреобра- зовани  с второго выхода АЦП 2 с третьего выхода АЦП 2 на второй вход счетчика 10 начинают наступать такто вые импульсы, частота которых в п+1) раз вьше частоты синхроимпульсов. При этом счетчик 10 устанавливаетс  в состонкие j. Код j с выхода счетчика 10 через коммутатор 11 проходит на адресный (второй) вход блока 9 пам ти и поступает на вход мульти- . плексора 12, на второй вход которого поступает код преобразованного сигнала с регистра 7.

Мультиплексор 12 определ ет значение j-ro разр да (оЛ ) преобразованного сигнала. Если oij 1, то по i-му адресу по сигналу с мультиплексора 12 считываетс  из блока 9 пам ти код

55 погрешнс1сти, j-ro разр да. Этот код поступает на вход вычитател  14, на второй вход которого поступает код преобразованного сигнала, записанный

3

с приходом сигнала Конец преобразовани  с выхода АЦП 2 в регистр 15. С выхода вычитател  14 с приходом тактового импульса результат вычитани  записываетс  в регистр 15.

Еслиа,0, считывани  кода погрешJ

ности j-ro разр да не происходит.

Таким образом, происходит анализ всех разр дов (т), погрешность которых записана в блоке 9 пам ти, и вычитание из кода преобразованного сигнала погрешностей разр дов с 1.

С приходом (т+1)-го тактового импульса открываютс  элементы И блока 17 и точный код поступает на выход устройства. Так как длительность тактовых импульсов АЦП 2 значительно меньше длительности синхроимпульсов, коррекци  осуществл етс  до прихода следующего сигнала Конец преобразовани  с выхода АЦП 2.

С приходом следующего синхроимпульса подключаетс  сигнал следующего датчика через коммутатор 1 и устройство работает аналогично описанному .

Предлагаемое устройство обеспечивает уменьшение погрешности до 0,02%

Claims (1)

1. Формула изобретени 

   Устройство дл  передачи телеметрической информации, содержащее первый коммутатор, информационные входы которого  вл ютс  ходами устройства, выход первого коммутатора соединен с информационным входом аналого-цифрового преобразовател , первый выход которого соединен с первым входом первого регистра, выход которого соединен с первым входом первого вычитател , синхронизатор, выход которого соединен через первый элемент задержки с входом первого счетчика, певый выход которого соединен с входом

   второго счетчика, выход которого  вл етс  первым выходом устройства, блок оперативной пам ти, выход которого соединен с первым входом второго вычитател , и блок посто нной пам ти , отличающеес  тем.

   315294

   что, с целью повышени  точности устройства , в него введены второй коммутатор , третий счетчик, мультиплексор , второй регистр второй элемент 5 задержки и блок элементов И, управл ющий вход первого коммутатора подключен к выходу синхронизатора,управ- л юпще входы аналого-цифрового преобразовател  и второго, коммутатора

   10 объединены и подключены к выходу первого элемента задержки, второй выход аналого-цифрового преобразовател  соединен с первыми входами третьего счетчика, второго регистра и вторым

   )5 входом первого регистра, третий выход аналого-цифрового преобразовател  соединен непосредственно с вторым входом третьего счетчика и через второй элемент задержки с вторым вхо20 дом второго регистра, выход которого соединен с первым входом блока элементов И и вторым входом второго вычитател , выход которого соединен с третьим входом второго регистра, чет25 вертый вход которого подключен к первому выходу аналого-цифрового преобразовател , первый выход третьего счетчика соединен с вторым входом блока элементов И, выход которого

   Q  вл етс  вторым выходом устройства, второй выход третьего счетчика соединен с первым входом второго коммутатора и мультиплексора, второй вход .мультиплексора подключен к выходу первого регистра, выход мультиплексора соединен с первым входом блока оперативной пам ти, второй выход первого счетчика соединен с вторым входом второго коммутатора, третий выход первого счетчика соединен с первым входом блока посто нной пам ти и третьим входом второго коммутатора , первый выход которого соединен с вторым входом блока оперативной пам ти, второй выход второго коммутатора соединен с третьим входом блока оперативной пам ти и вторым входом блока посто нной пам ти, выход которого соединен с вторым входом первого вычитател , выход которого соеди-:: нен с четвертым входом блока оперативной пам ти.

   5

   0

   5

   0