JPH09139091A - 強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法 - Google Patents

強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法

Info

Publication number
JPH09139091A
JPH09139091A JP7298492A JP29849295A JPH09139091A JP H09139091 A JPH09139091 A JP H09139091A JP 7298492 A JP7298492 A JP 7298492A JP 29849295 A JP29849295 A JP 29849295A JP H09139091 A JPH09139091 A JP H09139091A
Authority
JP
Japan
Prior art keywords
ferroelectric
voltage
capacitor
polarization state
ferroelectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7298492A
Other languages
English (en)
Other versions
JP3767703B2 (ja
Inventor
Kiyoshi Nishimura
清 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP29849295A priority Critical patent/JP3767703B2/ja
Priority to US08/749,657 priority patent/US5764561A/en
Priority to KR1019960054687A priority patent/KR100454789B1/ko
Publication of JPH09139091A publication Critical patent/JPH09139091A/ja
Priority to US08/987,294 priority patent/US5844831A/en
Priority to KR1020040038052A priority patent/KR100679363B1/ko
Application granted granted Critical
Publication of JP3767703B2 publication Critical patent/JP3767703B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】 簡単な構成で、寿命が長く、動作の信頼性が
高く、記憶内容の保護に関する信頼性が高い強誘電体記
憶装置等を提供する。 【解決手段】 負荷用コンデンサCbを、強誘電体コン
デンサC11と、同一基板上に設けられ同一工程におい
て同時に形成され同一の特性を有する強誘電体コンデン
サとする。したがって、製造条件のバラ付き等を吸収す
ることができ、動作の信頼性が極めて高い。さらに、第
1の再書込電圧Vrw1の絶対値と読出用電圧Vpの絶対値
とが同一となるよう設定している。このため、記憶内
容”H”を短サイクルで読み出す場合、強誘電体コンデ
ンサC11の分極状態は、P6〜P1〜P6と変化する
のみである。このため、強誘電体コンデンサC11の残
留分極は、第1の分極状態P1のまま変動することはな
い。したがって、残留分極の変動にともなう強誘電体コ
ンデンサC11の寿命の低下はない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、強誘電体記憶装
置および強誘電体コンデンサを用いた記憶方法に関し、
特に、強誘電体記憶装置の長寿命化に関する。
【0002】
【従来の技術】不揮発性の半導体メモリとして、強誘電
体コンデンサを用いた強誘電体メモリが知られている。
図8に、従来の強誘電体メモリの回路構成の一部を示
す。従来の強誘電体メモリは、強誘電体コンデンサ4と
負荷用コンデンサ6とを備えている。図9に、強誘電体
コンデンサ4に関する電圧(図8に示すプレートライン
PLを基準電位とした場合のビットラインBLの電位)
と分極状態(図においては、”分極状態”と等価な”電
荷”で表わしている)との関係を表わす履歴曲線を示
す。
【0003】図9において、残留分極Z1を生じている
状態を第1の分極状態P1(記憶内容”H”に該当)と
し、残留分極Z2を生じている状態を第2の分極状態P
2(記憶内容”L”に該当)とする。強誘電体コンデン
サ4がいずれの分極状態にあるかを調べることにより、
強誘電体コンデンサ4の記憶内容を読み出すことができ
る。
【0004】強誘電体コンデンサ4がいずれの分極状態
にあるかを調べるには、図8に示す負荷用コンデンサ6
を放電させた後、ビットラインBLをフローティング状
態とし、その後、プレートラインPLに読出用電圧Vp
を与え、このとき強誘電体コンデンサ4の両端に生ずる
電圧Vfを測定する。
【0005】図9に示す図式解法によれば、負荷用コン
デンサ6の静電容量を直線L1の傾きで表わした場合、
強誘電体コンデンサ4が第1の分極状態P1であれば、
強誘電体コンデンサ4の両端に生ずる電圧VfはV1と
なり、第2の分極状態P2であれば、電圧VfはV2と
なる。したがって、基準電圧Vrefを図9のように設定
しておけば、読出時における誘電体コンデンサ4の両端
に生ずる電圧Vfと基準電圧Vrefとを比較することによ
り、強誘電体コンデンサ4がいずれの分極状態にあるか
を調べることができる。
【0006】この場合、図9に示すように、強誘電体コ
ンデンサ4が第2の分極状態P2にある場合には、読出
時において一時的に分極状態P3を示すものの、印加電
圧が零に戻ると、分極状態も第2の分極状態P2に戻る
ため、読み出しによる残留分極の変動は起こらない。
【0007】しかし、強誘電体コンデンサ4が第1の分
極状態P1にある場合には、読出時において一時的に分
極状態P4を示し、印加電圧が零に戻ると、分極状態P
5を示す。すなわち、読み出しによる残留分極の変動が
起こる。このため、読出後に、再書込電圧Vrwを強誘電
体コンデンサ4に印加し、分極状態P6を生じさせる。
このようにすると、印加電圧が零に戻ったとき、強誘電
体コンデンサ4は、再び第1の分極状態P1を示す。
【0008】このように、強誘電体コンデンサ4が第1
の分極状態P1にある場合は、読み出しの後、再書き込
みを行なうことにより、残留分極をさらに変動させ、強
制的に第1の分極状態に戻す。このように構成すること
で、読み出しにより、記憶内容が変動するのを防止して
いる。
【0009】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の強誘電体メモリには、次のような問題点が
あった。強誘電体コンデンサ4の寿命は自発分極の反転
(残留分極の変動)回数等に関連して定まり、ある種の
強誘電体材料を用いた場合1012回程度とされる。した
がって、毎回、記憶内容が”H”(第1の分極状態P1
に対応)である同一のメモリセルを読み出す場合であっ
ても、読出サイクルが長い場合、すなわち、再書き込み
後、強誘電体コンデンサ4の自然放電により第一の分極
状態P1に至った後、つぎの読み出しが行なわれるよう
な場合には、使用可能年数としては十分長くなるため問
題はない。
【0010】しかし、読出サイクルが短い場合、すなわ
ち、再書き込み後、強誘電体コンデンサ4の自然放電が
ほとんど行なわれない状態で、つぎの読み出しが行なわ
れるような場合には、使用可能年数からみて問題とな
る。
【0011】すなわち、図9に示すように、誤読み出し
防止のため基準電圧Vrefと電圧V1およびV2とのマ
ージンをできるだけ大きくとる必要性から、負荷用コン
デンサ6の静電容量を比較的大きく(直線L1の傾きを
比較的大きく)設定している。したがって、再書き込み
後、強誘電体コンデンサ4の自然放電がほとんど行なわ
れない状態(分極状態P6)で、つぎの読み出しを行な
うような場合であっても、残留分極はP1〜P8〜P1
と変動する。このため、読出サイクルが長い場合同様、
記憶内容が”H”である同一のメモリセルを読み出す回
数が寿命に関連する。したがって、読出サイクルが短い
分、使用可能年数が短くなるため問題となる。これが第
1の問題である。
【0012】さらに、従来の強誘電体メモリにおいて
は、図9に示すように、電圧V1およびV2は、強誘電
体コンデンサ4の履歴特性と負荷用コンデンサ6の静電
容量に大きく依存している。一方、製造時における種々
の条件のバラ付き等に起因して、強誘電体コンデンサ4
の履歴特性や負荷用コンデンサ6の静電容量も一定のバ
ラ付きを持つ。
【0013】このため、誤読み出し防止のため基準電圧
Vrefと電圧V1およびV2とのマージンをできるだけ
大きくとるよう構成しているものの、強誘電体コンデン
サ4の履歴特性や負荷用コンデンサ6の静電容量のバラ
付きによっては、電圧V1およびV2が大きくバラ付
く。さらに、基準電圧Vref、読出用電圧Vp、再書込電
圧Vrw自体が変動することを考慮すれば、電圧V1が基
準電圧Vref以下になるケースや、電圧V2が基準電圧
Vref以上になるケースが一定の比率で生じ得る。すな
わち、誤読み出しが生じやすく、動作の信頼性が低い。
これが第2の問題である。
【0014】第1の問題を解決する方法として、通常の
書込/読出時には、残留分極を変化させないような状態
(状態1)で強誘電体コンデンサ4を使用し、記憶内容
を保存する場合には残留分極の変化を伴う状態(状態
2)で強誘電体コンデンサ4を使用する方法が提案され
ている(A Ferroelectric DRAM Cell for High-Density
NVRAM's(IEEE ELECTRON DEVICE LETTERS,VOL.11,NO.10,
OCTOBER 1990))。
【0015】この方法を採用することにより、使用可能
年数が短くなるという第1の問題を解決することができ
る。しかし、この方法によっても、誤読み出しが生じや
すく、動作の信頼性が低いという第2の問題は解決され
ない。さらに、この方法においては、状態1と状態2そ
れぞれについて、処理アルゴリズムが必要になるため、
処理内容が複雑化する。また、状態1にするか状態2に
するかの判断回路等が必要になる。さらに、異常事態発
生時における状態2への移行が速やかに行なわれないお
それがあり、記憶内容の保護の点からも問題がある。
【0016】この発明は、このような従来の強誘電体コ
ンデンサを用いた強誘電体メモリなど強誘電体記憶装置
の問題点を解決し、簡単な構成で、寿命が長く、動作の
信頼性が高く、記憶内容の保護に関する信頼性が高い強
誘電体記憶装置および強誘電体コンデンサを用いた記憶
方法を提供することを目的とする。
【0017】
【課題を解決するための手段】請求項1の強誘電体記憶
装置は、電圧と分極状態との関係を規定する履歴特性に
基づいて、電圧を零としたとき第1の分極状態を呈する
第1の記憶内容と第2の分極状態を呈する第2の記憶内
容とのうちいずれか一方の記憶内容を保持する記憶用強
誘電体コンデンサ、を備えた強誘電体記憶装置におい
て、少なくとも記憶内容の読出時に、記憶用強誘電体コ
ンデンサに対し直列に電気的に接続される負荷用コンデ
ンサ、読出時に直列に電気的に接続された記憶用強誘電
体コンデンサおよび負荷用コンデンサに対し、第1の分
極状態を生じさせる電圧と異なる極性の読出用電圧を印
加する読出用電圧印加手段、読出用電圧が印加された状
態において、記憶用強誘電体コンデンサに発生する分圧
に基づいて記憶内容を判定する記憶内容判定手段、記憶
内容判定手段の判定した記憶内容に対応する分極状態を
回復するための再書込電圧を記憶用強誘電体コンデンサ
に印加する再書込手段、を備えるとともに、負荷用コン
デンサとして記憶用強誘電体コンデンサとほぼ同一特性
の強誘電体コンデンサを用い、読出用電圧の絶対値が、
第1の分極状態を回復するための第1の再書込電圧の絶
対値より小さいかまたはほぼ同一となるよう構成したこ
と、を特徴とする。
【0018】請求項2の強誘電体記憶装置は、請求項1
の強誘電体記憶装置において、記憶用強誘電体コンデン
サと負荷用コンデンサとして用いられる強誘電体コンデ
ンサとは、同一基板上に設けられ、同一工程において同
時に形成されたものであること、を特徴とする。
【0019】請求項3の強誘電体記憶装置は、請求項1
または2の強誘電体記憶装置において、記憶用強誘電体
コンデンサの履歴特性を、履歴特性を有する強誘電体項
と履歴特性を有しない常誘電体項との合成として表わし
た場合、第1の再書込電圧により満充電された状態にお
ける強誘電体項に基づく分極状態と、第1の分極状態に
おける強誘電体項に基づく分極状態とが、ほぼ等しくな
るよう、記憶用強誘電体コンデンサの履歴特性を定めた
こと、を特徴とする。
【0020】請求項4の強誘電体記憶装置は、請求項
1、2または3の強誘電体記憶装置において、記憶内容
判定手段が判定した記憶内容が第1の記憶内容である場
合には、再書込手段が記憶用強誘電体コンデンサを第1
の再書込電圧により満充電状態とした後に、記憶用強誘
電体コンデンサをフローティング状態とし、記憶内容が
第2の記憶内容である場合には、再書込手段が記憶用強
誘電体コンデンサを第2の分極状態とした後に、記憶用
強誘電体コンデンサをフローティング状態とするよう構
成したこと、を特徴とする。
【0021】請求項5の強誘電体記憶装置は、請求項
1、2、3または4の強誘電体記憶装置において、読出
時に記憶内容を判定する基準となるしきい値電圧を、第
1の分極状態における読出時に記憶用強誘電体コンデン
サの両端に発生する電圧と第2の分極状態における読出
時に記憶用強誘電体コンデンサの両端に発生する電圧と
の間の値としたこと、を特徴とする。
【0022】請求項6の強誘電体コンデンサを用いた記
憶方法は、電圧と分極状態との関係を規定する履歴特性
に基づいて、電圧を零としたとき第1の分極状態を呈す
る第1の記憶内容と第2の分極状態を呈する第2の記憶
内容とのうちいずれか一方の記憶内容を保持する記憶用
強誘電体コンデンサを用いた記憶方法において、少なく
とも記憶内容の読出時に、記憶用強誘電体コンデンサに
対し負荷用コンデンサを直列に電気的に接続し、読出時
に直列に電気的に接続された記憶用強誘電体コンデンサ
および負荷用コンデンサに対し、第1の分極状態を生じ
させる電圧と異なる極性の読出用電圧を印加し、読出用
電圧が印加された状態において、記憶用強誘電体コンデ
ンサに発生する分圧に基づいて記憶内容を判定し、判定
した記憶内容に対応する分極状態を回復するための再書
込電圧を記憶用強誘電体コンデンサに印加するよう構成
するとともに、負荷用コンデンサとして記憶用強誘電体
コンデンサとほぼ同一特性の強誘電体コンデンサを用
い、読出用電圧の絶対値が、第1の分極状態を回復する
ための第1の再書込電圧の絶対値より小さいかまたはほ
ぼ同一となるよう構成したこと、を特徴とする。
【0023】
【発明の効果】請求項1の強誘電体記憶装置および請求
項6の強誘電体コンデンサを用いた記憶方法は、負荷用
コンデンサとして記憶用強誘電体コンデンサとほぼ同一
特性の強誘電体コンデンサを用い、読出用電圧の絶対値
が第1の再書込電圧の絶対値より小さいかまたはほぼ同
一となるよう構成したことを特徴とする。
【0024】したがって、負荷用コンデンサ、記憶用強
誘電体コンデンサ相互間の特性の差はほとんどない。こ
のため、動作が安定し、誤読み出しが少ない。
【0025】また、第1の再書込電圧により記憶用強誘
電体コンデンサが満充電された分極状態における読み出
しの際、記憶用強誘電体コンデンサの両端に発生する電
圧がほぼ零または第1の再書込電圧と同一の極性にな
る。このため、再書込の直後に次の読み出しが行なわれ
る高速読み出しの場合には、記憶用強誘電体コンデンサ
の分極状態が第1の分極状態よりも第2の分極状態より
になることはない。この結果、高速読み出しの場合に
は、残留分極の変動は起こらず、残留分極の変動(分極
反転)にともなう寿命の低下はない。
【0026】また、高速読み出し、低速読み出しの別を
問わず、記憶内容は残留分極として保持されている。こ
のため、電源の継断に伴う記憶内容の呼出/保存のため
の処理を別途行なう必要はない。また、電源の継断を検
知する回路等を設ける必要もない。さらに、異常事態に
より電源がダウンした場合等においても記憶内容が失わ
れることはない。
【0027】すなわち、簡単な構成により、寿命が長
く、動作の信頼性が高く、記憶内容の保護に関する信頼
性が高い強誘電体記憶装置および強誘電体コンデンサを
用いた記憶方法を実現することができる。
【0028】請求項2の強誘電体記憶装置は、請求項1
の強誘電体記憶装置において、記憶用強誘電体コンデン
サと負荷用コンデンサとして用いられる強誘電体コンデ
ンサとは、同一基板上に設けられ、同一工程において同
時に形成されたものであることを特徴とする。
【0029】したがって、製造条件のバラ付きが大きい
場合であっても、記憶用強誘電体コンデンサと負荷用コ
ンデンサとは常に同一特性を有することが保証される。
すなわち、動作の信頼性がより高い強誘電体記憶装置を
実現することができる。
【0030】請求項3の強誘電体記憶装置は、請求項1
または2の強誘電体記憶装置において、第1の再書込電
圧により満充電された状態における強誘電体項に基づく
分極状態と、第1の分極状態における強誘電体項に基づ
く分極状態とが、ほぼ等しくなるよう、記憶用強誘電体
コンデンサの履歴特性を定めたことを特徴とする。
【0031】したがって、第1の再書込電圧により満充
電された分極状態と第1の分極状態との間で、強誘電体
項に基づく分極状態の変動がほとんどない。このため、
高速読み出しの場合は、強誘電体項に基づく分極状態の
変動にともなう寿命の低下はほとんどない。すなわち、
さらに寿命の長い強誘電体記憶装置を実現することがで
きる。
【0032】請求項4の強誘電体記憶装置は、請求項
1、2または3の強誘電体記憶装置において、記憶内容
が第1の記憶内容である場合には、再書込手段が記憶用
強誘電体コンデンサを第1の再書込電圧により満充電状
態とした後に、記憶用強誘電体コンデンサをフローティ
ング状態とし、記憶内容が第2の記憶内容である場合に
は、再書込手段が記憶用強誘電体コンデンサを第2の分
極状態とした後に、記憶用強誘電体コンデンサをフロー
ティング状態とするよう構成したことを特徴とする。
【0033】したがって、記憶内容のいかんにかかわら
ず、再書込手段の動作と記憶用強誘電体コンデンサをフ
ローティング状態とする動作との関係を一定にすること
ができる。すなわち、さらにより簡単な構成により、寿
命が長く、動作の信頼性が高く、記憶内容の保護に関す
る信頼性が高い強誘電体記憶装置等を実現することがで
きる。
【0034】請求項5の強誘電体記憶装置は、請求項
1、2、3または4の強誘電体記憶装置において、読出
時に記憶内容を判定する基準となるしきい値電圧を、第
1の分極状態における読出時に記憶用強誘電体コンデン
サの両端に発生する電圧と第2の分極状態における読出
時に記憶用強誘電体コンデンサの両端に発生する電圧と
の間の値としたことを特徴とする。
【0035】したがって、記憶内容を判定する際のマー
ジンの小さい低速読み出しに合わせてしきい値電圧を設
定することにより、マージンの大きい高速読み出しの場
合にも同一のしきい値電圧を用いることができる。この
ため、低速読み出しであるか高速読み出しであるかにか
かわらず、同一のしきい値電圧を用いることができる。
すなわち、さらにより簡単な構成により、寿命が長く、
動作の信頼性が高く、記憶内容の保護に関する信頼性が
高い強誘電体記憶装置等を実現することができる。
【0036】
【発明の実施の形態】図2に、この発明の一実施形態に
よる強誘電体記憶装置である強誘電体コンデンサを用い
た強誘電体メモリ10の回路図の一部を示す。強誘電体
メモリ10は、複数のメモリセルM11、M21...M
mnを行列配置する構成を有している。なお、図2にお
いては、メモリセルM11...M1nの並び(縦方向の
並び)を行と呼び、メモリセルM11...Mm1の並び
(横方向の並び)を列と呼ぶ。
【0037】強誘電体メモリ10は、さらに、基準セル
駆動回路12、センスアンプAMP1...を有するセン
スアンプ部14、基準セルプリセット回路部16を備え
ている。基準セル駆動回路12は読出用電圧印加手段に
対応する。センスアンプ部14および基準プリセット回
路部16が記憶内容判定手段に対応する。また、基準セ
ル駆動回路12およびセンスアンプ部14が再書込手段
に対応する。
【0038】なお、この実施形態においては、基準セル
駆動回路12を読出用電圧印加手段と再書込手段とにお
いて兼用し、センスアンプ部14を記憶内容判定手段と
再書込手段とにおいて兼用するよう構成している。この
ように構成することにより、回路の簡略化を図ることが
できる。
【0039】図3にメモリセルM11近傍の拡大回路図
を示す。メモリセルM11は、記憶用強誘電体コンデン
サである強誘電体コンデンサC11と選択用トランジス
タTR11とを備えている。強誘電体コンデンサC11
の一端は、選択用トランジスタTR11、ビットライン
/BL1を介して、負荷用コンデンサCbと直列に電気
的に接続される。強誘電体コンデンサC11の他端は、
プレートラインPL1を介して基準セル駆動回路12
(図2参照)に接続されている。
【0040】選択用トランジスタTR11のゲートは、
ワードラインWL1に接続されている。ビットライン/
BL1には、センスアンプAMP1の一端が接続されて
おり、センスアンプAMP1の他端はビットラインBL
1を介して、基準セルプリセット回路部16(図2参
照)に接続されている。
【0041】図1に、強誘電体コンデンサC11に関す
る電圧(図3に示すプレートラインPL1を基準電位と
した場合のビットライン/BL1の電位)と分極状態
(図においては、”分極状態”と等価な”電荷”で表わ
している)との関係を表わす履歴曲線を示す。図1にお
いて、残留分極Z1を生じている状態を第1の分極状態
P1(第1の記憶内容である記憶内容”H”に対応)と
し、残留分極Z2を生じている状態を第2の分極状態P
2(第2の記憶内容である記憶内容”L”に対応)とす
る。
【0042】この実施形態では、負荷用コンデンサCb
は、強誘電体コンデンサC11と同一基板上に設けら
れ、同一工程において同時に形成され、同一の特性を有
する強誘電体コンデンサである。したがって、製造条件
のバラ付きが大きい場合であっても、強誘電体コンデン
サC11と負荷用コンデンサCbとは常に同一特性を有
することが保証され、動作の信頼性が格段に向上する。
【0043】また、後述する第1の再書込電圧Vrw1の
絶対値と後述する読出用電圧Vpの絶対値とが同一とな
るよう設定している。このように、再書込電圧Vrw1と
読出用電圧Vpとを設定することにより、第1の再書込
電圧Vrw1により強誘電体コンデンサC11が満充電さ
れた分極状態における読み出しの際、強誘電体コンデン
サの両端に発生する電圧がほぼ零になる。このため、後
述するように、記憶内容”H”を高速で読み出す場合、
残留分極の変動がほとんどなく、寿命の低下を防止する
ことができる。
【0044】図3に示す強誘電体コンデンサC11の履
歴特性Hを図4に示す。強誘電体コンデンサC11の履
歴特性Hは、履歴特性を有する強誘電体項Hfと履歴特
性を有しない常誘電体項Hpとの合成として表わすこと
ができると考えられている。第1の再書込電圧Vrw1に
より満充電された状態P6における強誘電体項Hfに基
づく分極状態R6と、第1の分極状態P1における強誘
電体項Hfに基づく分極状態R1とが、ほぼ等しくなる
ように、強誘電体コンデンサC11の履歴特性を定めて
いる。つまり、受電感度の高い(強誘電体項Hfの立上
がりの急峻な)強誘電体コンデンサC11を用いてい
る。
【0045】このような履歴特性を有する強誘電体コン
デンサC11を用いれば、後述するように、記憶内容”
H”を高速で読み出す場合、強誘電体項Hfに基づく分
極状態の変動がほとんどなく、寿命の低下を防止するこ
とができる。
【0046】なお、図5に示すような受電感度の低い強
誘電体コンデンサを用いると、第1の再書込電圧Vrw1
により満充電された状態P6における強誘電体項Hfに
基づく分極状態R6と、第1の分極状態P1における強
誘電体項Hfに基づく分極状態R1とが、大きく異なる
(図中”d”で示す)。したがって、このような履歴特
性を有する強誘電体コンデンサを用いれば、記憶内容”
H”を高速で読み出す場合、強誘電体項Hfに基づく分
極状態の変動が大きく、寿命の低下を招くこととなる。
【0047】したがって、第1の分極状態P1における
強誘電体項Hfに基づく分極状態R1が、第1の再書込
電圧Vrw1により満充電された状態P6における強誘電
体項Hfに基づく分極状態R6の少なくとも80%程度
以上であることが好ましい。
【0048】つぎに、強誘電体メモリ10の記憶内容を
読み出す場合の動作について説明する。例えばメモリセ
ルM11の記憶内容を読み出す場合には、図2に示すア
ドレスバッファ18に、該当アドレスを入力する。これ
により、行を選択する行デコーダ20および列を選択す
る列デコーダ22を介してメモリセルM11が選択され
ることになる。
【0049】図6に、記憶内容”H”を読出す場合の各
信号線等の状態を表わすタイミングチャートを示す。図
6、図2を参照しつつ、図1、図3に基づいて記憶内
容”H”を読出す場合の動作を説明する。まず、強誘電
体コンデンサC11が後述する第1の再書込電圧Vrw1
により満充電された分極状態P6において読み出しを行
なう場合(高速読み出し)について説明する。
【0050】まず、図3に示すビットライン/BL1
を”L”とすることにより、負荷用コンデンサCbを放
電させ(図6(a)参照)、その後、ビットラインBL
1をフローティング状態にする(図6(b)参照)。
【0051】つぎに、ワードラインWL1を”H”とす
ることにより、選択トランジスタTR11をON状態と
し(図6(c)参照)、その後、基準セル駆動回路12
(図2参照)からの出力にしたがってプレートラインP
L1を”H”にする(図6(d)参照)。
【0052】プレートラインPL1を”H”にすること
により、直列に電気的に接続された強誘電体コンデンサ
C11および負荷用コンデンサCbの両端に、読出し用
電圧Vpが印加されることになる。これにより、図1に
示すように、強誘電体コンデンサC11の両端には、読
出し用電圧Vpに基づく分圧V3が生ずる。図式解法に
よれば、分圧V3は第1の分極状態P1における強誘電
体コンデンサC11の電圧として与えられる。すなわ
ち、 V3=0 となる。したがって、グランドを基準としたビットライ
ン/BL1の電位は図6(e)に示す値となる。
【0053】つぎに、センスアンプAMP1を動作させ
る(図6(f)参照)。センスアンプAMP1は、ビッ
トラインBL1を介して基準セルプリセット回路部16
(図2参照)から与えられ、図1に示される基準電圧V
ref(しきい値電圧)と強誘電体コンデンサC11の分
圧V3とを比較し(実際には、図1に示す読出し用電圧
Vpを基準としたときの、基準電圧Vrefの電位と分圧
V3の電位を比較する)、分圧V3の方が高ければ、記
憶内容は”H”であると判定し、ビットライン/BL1
の電位を”H”にする(図6(g)参照)。このとき、
強誘電体コンデンサC11の分極状態は、図1に示す第
1の分極状態P1のままである。なお、基準電圧Vref
の値は、後述する分圧V1と分圧V2の中間の値となる
ように設定している。
【0054】つぎに、基準セル駆動回路12(図2参
照)からの出力にしたがってプレートラインPL1を”
L”にする(図6(h)参照)。
【0055】プレートラインPL1を”L”にすること
により、プレートラインPL1と”H”に維持されたビ
ットライン/BL1との間には電位差が生ずることとな
る。この電位差が、図1に示す第1の再書込電圧Vrw1
であり、強誘電体コンデンサC11の両端に印加され
る。強誘電体コンデンサC11は、第1の再書込電圧V
rw1を印加され、図1に示す分極状態P6となる。この
状態が満充電状態である。
【0056】つぎに、強誘電体コンデンサC11が第1
の再書込電圧Vrw1により満充電された状態で、ワード
ラインWL1を”L”に落とす(図6(i)参照)こと
により、選択トランジスタTR11をOFFとし、強誘
電体コンデンサC11をフローティング状態とする。
【0057】つぎに、列デコーダ22の出力線B1(図
2参照)を立ち上げる(図6(j)参照)ことにより、
ビットライン/BL1の電位”H”(図6(k)参照)
を、出力バッファ24に取込む(図6(l)参照)。そ
の後、センスアンプAMP1をOFFにする(図6
(m)参照)ことにより、再びビットライン/BL1を
フローティング状態とする(図6(n)参照)。最後
に、列デコーダ22の出力線B1を”L”に戻し、読出
処理を終了する。
【0058】このように、高速読み出しの場合、すなわ
ち、強誘電体コンデンサC11が第1の再書込電圧Vrw
1により満充電されたあと放電される前に次の読み出し
が行なわれるような短サイクルの読み出しの場合には、
上述のように、一連の読み出し処理の過程において、強
誘電体コンデンサC11の分極状態は、図1に示すよう
に、P6〜P1〜P6と変化するのみである。
【0059】このため、強誘電体コンデンサC11の残
留分極は、第1の分極状態P1のまま変動することはな
い。したがって、この実施形態によれば、高速読出時に
おける、残留分極の変動にともなう強誘電体コンデンサ
C11の寿命の低下はない。
【0060】また、図4に示すように、強誘電体コンデ
ンサC11の分極状態がP6〜P1〜P6と変化する過
程で、強誘電体項Hfに基づく分極状態の変動は、ほと
んどない。したがって、この実施形態によれば、高速読
出時における、強誘電体項Hfに基づく分極状態の変動
にともなう強誘電体コンデンサC11の寿命の低下も、
ほとんどない。
【0061】つぎに、長サイクルの読み出し、すなわ
ち、強誘電体コンデンサC11の常誘電体項Hp(図4
参照)が全て放電された状態、つまり図1における第1
の分極状態P1において読み出しが行なわれる場合(低
速読み出しの場合)の動作について説明する。
【0062】この実施形態の強誘電体メモリ10は、高
速読み出しか低速読み出しかを区別することなく、全く
同一の処理手順で読み出しを行なう。したがって、低速
読み出しの動作は、高速読み出しの動作と同様に行なわ
れる。ただし、図1に示すように、低速読み出しの場合
は、読み出し時の分極状態が第1の分極状態P1である
点で、読み出し時の分極状態がP6である高速読み出し
の場合と異なる。
【0063】したがって、低速読み出しの場合には、図
1に示す読出用電圧Vpが印加された場合、強誘電体コ
ンデンサC11は、分極状態P4を呈する。したがっ
て、強誘電体コンデンサC11に生ずる分圧はV1を示
す。なお、このとき、グランドを基準としたビットライ
ン/BL1の電位は図6(e´)に示す値となる。
【0064】しかし、前述のように、基準電圧Vrefは
V1より低い値に設定されているため、センスアンプA
MP1は、高速読み出しの場合同様、記憶内容は”H”
であると判定し、ビットライン/BL1の電位を”H”
にする(図6(g)参照)。なお、このとき、強誘電体
コンデンサC11は、図1に示すように、分極状態P5
を呈する。
【0065】この後、強誘電体コンデンサC11の両端
に第1の再書込電圧Vrw1を印加する(図6(h)参
照)ことにより再書き込みを行なう。再書き込みによ
り、強誘電体コンデンサC11は分極状態P6を呈す
る。読み出し処理の終了後、時間の経過とともに、強誘
電体コンデンサC11の常誘電体項Hp(図4参照)に
基づく電荷が全て放電され、図1における第1の分極状
態P1に戻る。
【0066】したがって、低速読み出し時においては、
残留分極がP1〜P5〜P1と変動し、図4に示すよう
に、強誘電体コンデンサC11の分極状態がP1〜P4
と変化する過程で、強誘電体項Hfに基づく分極状態も
R1〜R4と変動する。このため、記憶内容”H”を低
速で読み出す場合には、強誘電体コンデンサC11の寿
命の低下をきたす。
【0067】しかしながら、低速で読み出す場合には、
単位時間あたりの読出回数が少ないため、単位時間あた
りの寿命の低下量が小さく、問題とならない。
【0068】つぎに、記憶内容”L”を読み出す場合の
動作を説明する。図7に、記憶内容”L”を読出す場合
の各信号線等の状態を表わすタイミングチャートを示
す。図6および図7に示すように、この実施形態の強誘
電体メモリ10は、記憶内容”H”の読み出しか記憶内
容”L”の読み出しかを区別することなく、全く同一の
処理手順で読み出しを行なうよう構成されている。
【0069】したがって、記憶内容”L”の読み出しの
動作は、記憶内容”H”の読み出しの動作と同様に行な
われる。ただし、図1に示すように、記憶内容”L”の
読み出しの場合は、読み出し時の分極状態が第2の分極
状態P2である点で、記憶内容”H”の読み出しの場合
と異なる。また、記憶内容”L”を読み出す場合は、高
速読み出しであっても低速読み出しであっても、読み出
し時の分極状態が常に第2の分極状態P2となるよう構
成されている点で、上述の記憶内容”H”を読み出す場
合と異なる。
【0070】記憶内容”L”を読み出す場合において
は、図1に示す読出用電圧Vpが印加された場合、強誘
電体コンデンサC11は、分極状態P3を呈する。した
がって、強誘電体コンデンサC11に生ずる分圧はV2
を示す。なお、このとき、グランドを基準としたビット
ライン/BL1の電位は図7(a)に示す値となる。
【0071】前述のように、基準電圧VrefはV2より
高い値に設定されているため、センスアンプAMP1
は、記憶内容は”L”であると判定し、ビットライン/
BL1の電位を”L”にする(図7(b)参照)。
【0072】ビットライン/BL1の電位を”L”にす
ることにより、ビットライン/BL1と”H”に維持さ
れたプレートラインPL1との間には電位差が生ずるこ
ととなる。この電位差が、図1に示す第2の再書込電圧
Vrw2(読出用電圧Vpに等しい)であり、強誘電体コン
デンサC11の両端に印加される。強誘電体コンデンサ
C11は、第2の再書込電圧Vrw2を印加され、図1に
示す分極状態P7となる。
【0073】この後、プレートラインPL1を”L”に
する(図7(c)参照)。ことにより、強誘電体コンデ
ンサC11の両端にかかる電圧を強制的に0Vとする。
これにより、強誘電体コンデンサC11の常誘電体項H
p(図4参照)に基づく電荷が全て強制的に放電され、
図1における第2の分極状態P2に戻る。
【0074】したがって、記憶内容”L”の読み出し時
においては、一連の読み出し処理の過程において、強誘
電体コンデンサC11の分極状態は、図1に示すよう
に、P2〜P3〜P7〜P2と変化するのみである。
【0075】このため、強誘電体コンデンサC11の残
留分極は、第2の分極状態P2のまま変動することはな
い。したがって、この実施形態によれば、記憶内容”
L”の読み出し時における、残留分極の変動にともなう
強誘電体コンデンサC11の寿命の低下はない。
【0076】また、図4に示すように、強誘電体コンデ
ンサC11の分極状態がP2〜P3〜P7〜P2と変化
する過程で、強誘電体項Hfに基づく分極状態の変動
は、ほとんどない。したがって、この実施形態によれ
ば、記憶内容”L”の読み出し時における、強誘電体項
Hfに基づく分極状態の変動にともなう強誘電体コンデ
ンサC11の寿命の低下も、ほとんどない。
【0077】このように、この実施形態によれば、強誘
電体コンデンサC11の寿命の低下が生ずるのは、記憶
内容”H”を低速で読み出す場合のみである一方、上述
のように、低速で読み出す場合には、単位時間あたりの
寿命の低下量が少ないため、実用上問題となることはな
い。
【0078】また、図3に示すように、負荷用コンデン
サCbの一端はグランド電位に接地されており、他端は
ビットライン/BL1に接続されている。一方、図6お
よび図7に示すように、上述の各動作において、ビット
ライン/BL1の電位は、”H”(第1の再書込電圧V
rw1に対応)と”L”(グランド電位に対応)との間で
変動するのみである。したがって、負荷用コンデンサC
bの両端に印加される電圧は、常に同一方向であり、そ
の大きさは0〜Vrw1の範囲内である。このため、強誘
電体で構成されている負荷用コンデンサCbは、上述の
各動作において、分極反転を生ずることはない。すなわ
ち、この実施形態においては、負荷用コンデンサCbを
強誘電体で構成したにもかかわらず、負荷用コンデンサ
Cbの分極反転に伴う寿命の低下はない。
【0079】また、強誘電体コンデンサC11と負荷用
コンデンサCbとを同一の基板に同一工程で同時に作り
込んだ強誘電体コンデンサにより構成している。このた
め、製造工程におけるバラ付きを吸収し、動作に対する
信頼性を向上させることができる。さらに、読出サイク
ルの長短、記憶内容のいかんを区別することなく、同一
の処理手順により読み出しを行なうことができる。
【0080】なお、上述の実施形態においては、負荷用
コンデンサCbを、強誘電体コンデンサC11と、同一
基板上に設けるとともに同一工程において同時に形成す
るよう構成したが、負荷用コンデンサCbを、強誘電体
コンデンサC11とほぼ同一の特性を有する強誘電体コ
ンデンサとするのであれば、製造方法は特に問わない。
【0081】また、第1の再書込電圧Vrw1の絶対値と
後述する読出用電圧Vpの絶対値とが同一となるよう設
定したが、読出用電圧Vpの絶対値が第1の再書込電圧
Vrw1の絶対値より小さくなるよう構成することもでき
る。
【0082】また、読出用電圧Vpと第2の再書込電圧
Vrw2とを同一の値としたが、読出用電圧Vpと第2の再
書込電圧Vrw2とは、必ずしも同一の値とする必要はな
い。
【0083】また、第1の再書込電圧Vrw1により満充
電された状態P6における強誘電体項Hfに基づく分極
状態R6と、第1の分極状態P1における強誘電体項H
fに基づく分極状態R1とが、ほぼ等しくなるよう、強
誘電体コンデンサC11の履歴特性を定めたが、強誘電
体コンデンサC11の履歴特性は、必ずしもこのような
ものである必要はない。
【0084】また、強誘電体メモリ10の読出処理の手
順は、図6および図7に示すタイミングチャートに限定
されるものではない。さらに、この発明は図2に示す回
路構成を有する強誘電体メモリ10に限定されるもので
はない。
【図面の簡単な説明】
【図1】この発明の一実施形態による強誘電体記憶装置
である強誘電体メモリに用いられる強誘電体コンデンサ
の動作状態を説明するための図面である。
【図2】この発明の一実施形態による強誘電体メモリの
回路構成の一部を示す図面である。
【図3】この発明の一実施形態による強誘電体メモリの
回路構成のうち、メモリセル近傍を拡大した図面であ
る。
【図4】この発明の一実施形態による強誘電体メモリに
用いられる強誘電体コンデンサの履歴特性を示す図面で
ある。
【図5】この発明の一実施形態による強誘電体メモリに
用いられる強誘電体コンデンサの履歴特性を説明するた
めの図面である。
【図6】この発明の一実施形態による強誘電体メモリに
おける記憶内容”H”の読出手順を説明するためのタイ
ミングチャートである。
【図7】この発明の一実施形態による強誘電体メモリに
おける記憶内容”L”の読出手順を説明するためのタイ
ミングチャートである。
【図8】従来の強誘電体メモリの回路構成の一部を示す
図面である。
【図9】従来の強誘電体メモリに用いられる強誘電体コ
ンデンサの動作状態を説明するための図面である。
【符号の説明】
C11・・・・・・・強誘電体コンデンサ Cb・・・・・・・・負荷用コンデンサ Vrw1・・・・・・・第1の再書込電圧 P6・・・・・・・・第1の再書込電圧に対応する分極
状態 Vp・・・・・・・・読出用電圧 P1・・・・・・・・第1の分極状態
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成8年1月24日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図4
【補正方法】変更
【補正内容】
【図4】
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図5
【補正方法】変更
【補正内容】
【図5】
【手続補正4】
【補正対象書類名】図面
【補正対象項目名】図9
【補正方法】変更
【補正内容】
【図9】

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】電圧と分極状態との関係を規定する履歴特
    性に基づいて、電圧を零としたとき第1の分極状態を呈
    する第1の記憶内容と第2の分極状態を呈する第2の記
    憶内容とのうちいずれか一方の記憶内容を保持する記憶
    用強誘電体コンデンサ、 を備えた強誘電体記憶装置において、 少なくとも記憶内容の読出時に、記憶用強誘電体コンデ
    ンサに対し直列に電気的に接続される負荷用コンデン
    サ、 読出時に直列に電気的に接続された記憶用強誘電体コン
    デンサおよび負荷用コンデンサに対し、第1の分極状態
    を生じさせる電圧と異なる極性の読出用電圧を印加する
    読出用電圧印加手段、 読出用電圧が印加された状態において、記憶用強誘電体
    コンデンサに発生する分圧に基づいて記憶内容を判定す
    る記憶内容判定手段、 記憶内容判定手段の判定した記憶内容に対応する分極状
    態を回復するための再書込電圧を記憶用強誘電体コンデ
    ンサに印加する再書込手段、 を備えるとともに、 負荷用コンデンサとして記憶用強誘電体コンデンサとほ
    ぼ同一特性の強誘電体コンデンサを用い、 読出用電圧の絶対値が、第1の分極状態を回復するため
    の第1の再書込電圧の絶対値より小さいかまたはほぼ同
    一となるよう構成したこと、 を特徴とする強誘電体記憶装置。
  2. 【請求項2】請求項1の強誘電体記憶装置において、 記憶用強誘電体コンデンサと負荷用コンデンサとして用
    いられる強誘電体コンデンサとは、同一基板上に設けら
    れ、同一工程において同時に形成されたものであるこ
    と、 を特徴とする強誘電体記憶装置。
  3. 【請求項3】請求項1または2の強誘電体記憶装置にお
    いて、 記憶用強誘電体コンデンサの履歴特性を、履歴特性を有
    する強誘電体項と履歴特性を有しない常誘電体項との合
    成として表わした場合、第1の再書込電圧により満充電
    された状態における強誘電体項に基づく分極状態と、第
    1の分極状態における強誘電体項に基づく分極状態と
    が、ほぼ等しくなるよう、記憶用強誘電体コンデンサの
    履歴特性を定めたこと、 を特徴とする強誘電体記憶装置。
  4. 【請求項4】請求項1、2または3の強誘電体記憶装置
    において、 記憶内容判定手段が判定した記憶内容が第1の記憶内容
    である場合には、再書込手段が記憶用強誘電体コンデン
    サを第1の再書込電圧により満充電状態とした後に、記
    憶用強誘電体コンデンサをフローティング状態とし、 記憶内容が第2の記憶内容である場合には、再書込手段
    が記憶用強誘電体コンデンサを第2の分極状態とした後
    に、記憶用強誘電体コンデンサをフローティング状態と
    するよう構成したこと、 を特徴とする強誘電体記憶装置。
  5. 【請求項5】請求項1、2、3または4の強誘電体記憶
    装置において、 読出時に記憶内容を判定する基準となるしきい値電圧
    を、第1の分極状態における読出時に記憶用強誘電体コ
    ンデンサの両端に発生する電圧と第2の分極状態におけ
    る読出時に記憶用強誘電体コンデンサの両端に発生する
    電圧との間の値としたこと、 を特徴とする強誘電体記憶装置。
  6. 【請求項6】電圧と分極状態との関係を規定する履歴特
    性に基づいて、電圧を零としたとき第1の分極状態を呈
    する第1の記憶内容と第2の分極状態を呈する第2の記
    憶内容とのうちいずれか一方の記憶内容を保持する記憶
    用強誘電体コンデンサを用いた記憶方法において、 少なくとも記憶内容の読出時に、記憶用強誘電体コンデ
    ンサに対し負荷用コンデンサを直列に電気的に接続し、 読出時に直列に電気的に接続された記憶用強誘電体コン
    デンサおよび負荷用コンデンサに対し、第1の分極状態
    を生じさせる電圧と異なる極性の読出用電圧を印加し、 読出用電圧が印加された状態において、記憶用強誘電体
    コンデンサに発生する分圧に基づいて記憶内容を判定
    し、 判定した記憶内容に対応する分極状態を回復するための
    再書込電圧を記憶用強誘電体コンデンサに印加するよう
    構成するとともに、 負荷用コンデンサとして記憶用強誘電体コンデンサとほ
    ぼ同一特性の強誘電体コンデンサを用い、 読出用電圧の絶対値が、第1の分極状態を回復するため
    の第1の再書込電圧の絶対値より小さいかまたはほぼ同
    一となるよう構成したこと、 を特徴とする強誘電体コンデンサを用いた記憶方法。
JP29849295A 1995-11-16 1995-11-16 強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法 Expired - Fee Related JP3767703B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP29849295A JP3767703B2 (ja) 1995-11-16 1995-11-16 強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法
US08/749,657 US5764561A (en) 1995-11-16 1996-11-15 Ferroelectric memory devices and method of using ferroelectric capacitors
KR1019960054687A KR100454789B1 (ko) 1995-11-16 1996-11-16 강유전체기억장치및강유전체콘덴서를이용한기억방법
US08/987,294 US5844831A (en) 1995-11-16 1997-12-09 Ferroelectric memory devices and methods of using ferroelectric capacitors
KR1020040038052A KR100679363B1 (ko) 1995-11-16 2004-05-28 강유전체 기억장치 및 강유전체 콘덴서를 이용한 기억방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29849295A JP3767703B2 (ja) 1995-11-16 1995-11-16 強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法

Publications (2)

Publication Number Publication Date
JPH09139091A true JPH09139091A (ja) 1997-05-27
JP3767703B2 JP3767703B2 (ja) 2006-04-19

Family

ID=17860415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29849295A Expired - Fee Related JP3767703B2 (ja) 1995-11-16 1995-11-16 強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法

Country Status (1)

Country Link
JP (1) JP3767703B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0938096A2 (en) * 1998-02-19 1999-08-25 Sharp Kabushiki Kaisha Ferroelectric memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342597A (ja) * 1993-04-09 1994-12-13 Matsushita Electric Ind Co Ltd 半導体メモリ装置
JPH07147094A (ja) * 1993-06-24 1995-06-06 Ramtron Internatl Corp ビット線容量分離を含む強誘電体を用いたram検出構成
JPH07244988A (ja) * 1994-03-07 1995-09-19 Hitachi Ltd 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342597A (ja) * 1993-04-09 1994-12-13 Matsushita Electric Ind Co Ltd 半導体メモリ装置
JPH07147094A (ja) * 1993-06-24 1995-06-06 Ramtron Internatl Corp ビット線容量分離を含む強誘電体を用いたram検出構成
JPH07244988A (ja) * 1994-03-07 1995-09-19 Hitachi Ltd 半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0938096A2 (en) * 1998-02-19 1999-08-25 Sharp Kabushiki Kaisha Ferroelectric memory device
EP0938096A3 (en) * 1998-02-19 2000-08-16 Sharp Kabushiki Kaisha Ferroelectric memory device
US6154387A (en) * 1998-02-19 2000-11-28 Sharp Kabushiki Kaisha Semiconductor memory device utilizing a polarization state of a ferroelectric film

Also Published As

Publication number Publication date
JP3767703B2 (ja) 2006-04-19

Similar Documents

Publication Publication Date Title
US5751627A (en) Memory cell that can store data nonvolatily using a ferroelectric capacitor, and a semiconductor memory device including such a memory cell
JP3039458B2 (ja) 不揮発性半導体メモリ
US6487104B2 (en) Semiconductor memory device
KR100679363B1 (ko) 강유전체 기억장치 및 강유전체 콘덴서를 이용한 기억방법
KR20020015981A (ko) 비휘발성 반도체 기억장치
KR100441837B1 (ko) 반도체메모리장치
JP2003045174A (ja) 半導体記憶装置
JPH06139786A (ja) 電気的消去及び書込み可能rom
US6522570B1 (en) System and method for inhibiting imprinting of capacitor structures of a memory
EP0667621B1 (en) Semiconductor memory device
US6707704B2 (en) Semiconductor memory device and drive method therefor
US6046928A (en) Non-volatile semiconductor memory device
JP3767702B2 (ja) 強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法
JP3767703B2 (ja) 強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法
EP0430455B1 (en) Nonvolatile memory device and operating method
JP3003628B2 (ja) 強誘電体メモリとその書き込み方法
JPH11353898A (ja) 強誘電体記憶装置
CN1150558C (zh) 具有存储单元和参考单元的集成存储器及其相应的运行方法
JP3770282B2 (ja) 強誘電体記憶装置
JP3767705B2 (ja) 強誘電体記憶装置
JPH08124378A (ja) 強誘電体メモリ
JP3933736B2 (ja) 強誘電体コンデンサを備えた半導体装置
JP3467353B2 (ja) データ記憶装置
US6657881B1 (en) Reconfiguring storage modes in a memory
JP2002518783A (ja) 強誘電体メモリに対する書込みおよび読出し方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees