JPH09131932A - プリンタコントローラ - Google Patents

Abstract

(57)【要約】 【課題】 本発明はビットマップデータを展開した際に
も、通常データやコードデータのヒット率が低下しない
ようにし、これによって総合的な処理速度を大幅に向上
させる。 【解決手段】 主記憶回路３と、ＣＰＵ回路２とに間
に、通常データキャッシュメモリ回路８と、コードデー
タキャッシュメモリ回路７と、フレームキャッシュメモ
リ回路９とを独立させて設け、ＣＰＵ回路２が前記主記
憶回路３のフレーム領域１１内にビットマップデータを
展開する際、このビットマップデータの展開で使用した
データをフレームキャッシュメモリ回路９だけにキャッ
シュさせて、通常データキャッシュメモリ回路８やコー
ドデータキャッシュメモリ回路７から有用なデータが追
い出されないようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリンタ装置内に
設けられ、ホストコンピュータ装置から転送されたプリ
ントデータをビットマップデータに変換して、印刷を行
なわせるプリンタコントローラに関する。

【０００２】

【従来の技術】ホストコンピュータ装置から転送された
プリントデータをビットマップデータに変換して印刷を
行なうプリンタ装置では、通常、プリンタ装置側に設け
られたプリンタコントローラのＣＰＵ回路によってホス
トコンピュータ装置から転送されたプリントデータをデ
ータ処理して、フレームメモリ領域内にビットマップデ
ータを展開するという方式がとられている。この場合、
フレームメモリ領域は、通常のデータを処理する際に使
用される通常データ領域と同様に、主記憶回路内に置か
れ、ＣＰＵ回路と、前記主記憶回路との間にキャッシュ
メモリ回路が配置される。これにより、主記憶回路内に
置かれた通常データ領域とともに、フレームメモリ領域
にも、キャッシュメモリ回路が働いて、ＣＰＵ回路がこ
れら通常データ領域やフレームメモリ領域にアクセスす
るとき、一度読み出されたデータについては、キャッシ
ュメモリ回路内をアクセスするだけて、前記通常データ
領域やフレームメモリ領域に格納されているデータと同
じデータを得ることができ、これによって高速処理が可
能になっている。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た従来のプリンタ装置においては、次に述べるような問
題があった。すなわち、このようなプリンタ装置に設け
られている従来のプリンタコントローラでは、ＣＰＵ回
路と、主記憶回路との間にキャッシュメモリ回路を配置
して、ＣＰＵ回路のアクセス処理を高速化させるように
しているが、主記憶回路内のフレームメモリ領域に展開
されるビットマップデータの量が膨大な量になることが
多い。このため、ホストコンピュータ装置からプリント
データが転送されて、ＣＰＵ回路が前記プリントデータ
からビットマップデータを作成して、これを前記フレー
ムメモリ領域に展開し始めると、キャッシュメモリ回路
内が前記ビットマップデータで満杯になり、キャッシュ
メモリ回路内から通常データ領域をアクセスしていたと
きのデータが追い出されて、このキャッシュメモリ回路
がフレームメモリ領域専用のキャッシュメモリ回路にな
る。これにより、ＣＰＵ回路がビットマップデータの展
開を終了して、前に行なっていた通常のデータ処理を再
開する際、キャッシュメモリ回路内に前のデータが無い
ことから、ヒットミスが発生し、通常データの処理効率
が大幅に低下するという問題があった。また、ビットマ
ップデータの処理を行なう際には、通常、データの局所
性が高いことから、キャッシュメモリ回路のラインサイ
ズを通常のデータを処理するときよりも、大きくした方
が処理効率を高くすることができるが、ＣＰＵ回路と、
主記憶回路との間に配置されているキャッシュメモリ回
路のラインサイズを大きくすると、通常のデータを処理
する際の処理速度が大幅に低下してしまうという問題が
あった。

【０００４】本発明は上記の事情に鑑みてなされたもの
であり、請求項１では、主記憶回路と、ＣＰＵ回路との
間に、通常データ用のキャッシュメモリ回路と、ビット
マップデータ用のキャッシュメモリ回路とを独立して配
置させることにより、ＣＰＵ回路がビットマップデータ
を処理しても、通常データ用のキャッシュメモリ回路か
ら有用なデータが追い出されないようにすることがで
き、これによって通常データのヒット率を大幅に向上さ
せて、処理速度を大幅に向上させることができるプリン
タコントローラを提供することを目的としている。ま
た、請求項２では、主記憶回路と、ＣＰＵ回路との間
に、通常データ用のキャッシュメモリ回路と、ビットマ
ップデータ用のキャッシュメモリ回路とを独立して配置
させるとともに、外部記憶装置から読み出したフォント
データをビットマップデータ用のキャッシュメモリ回路
に一時的に保持させることにより、ＣＰＵ回路がビット
マップデータを処理する際の処理速度を大幅に向上させ
ることができるとともに、通常データ用のキャッシュメ
モリ回路から有用なデータが追い出されないようにする
ことができ、これによってフォントデータのヒット率
と、通常データのヒット率とを大幅に向上させて、処理
速度を大幅に向上させることができるプリンタコントロ
ーラを提供することを目的としている。

【０００５】また、請求項３では、主記憶回路と、ＣＰ
Ｕ回路との間に、通常データ用のキャッシュメモリ回路
と、ビットマップデータ用のキャッシュメモリ回路とを
独立して配置させるとともに、フォントＲＯＭ回路から
読み出したフォントデータをビットマップデータ用のキ
ャッシュメモリ回路に一時的に保持させることにより、
ＣＰＵ回路がビットマップデータを処理する際の処理速
度を大幅に向上させることができるとともに、通常デー
タ用のキャッシュメモリ回路から有用なデータが追い出
されないようにすることができ、これによってフォント
データのヒット率と、通常データのヒット率とを大幅に
向上させて、処理速度を大幅に向上させることができる
プリンタコントローラを提供することを目的としてい
る。また、請求項４では、主記憶回路と、ＣＰＵ回路と
の間に、通常データ用のキャッシュメモリ回路と、ビッ
トマップデータ用のキャッシュメモリ回路とを独立して
配置させるとともに、通常データ用のキャッシュメモリ
回路のラインサイズと、ビットマップデータ用のキャッ
シュメモリ回路のラインサイズとを各々、最適化させる
ことにより、通常データ用のキャッシュメモリ回路から
有用なデータが追い出されないようにしながら、ＣＰＵ
回路がビットマップデータと、通常データとを処理する
際の処理速度を各々、向上させることができるプリンタ
コントローラを提供することを目的としている。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めに本発明は、請求項１では、１つのＣＰＵ回路によっ
てホストコンピュータ装置から転送されたプリントデー
タをビットマップデータに展開してプリント出力を行な
うプリンタコントローラにおいて、ビットマップデータ
が展開されるフレームメモリ領域を持つ主記憶回路と、
前記ＣＰＵ回路との間に、ビットマップデータ専用のフ
レームキャッシュメモリ回路を設け、前記ＣＰＵ回路に
よって前記フレームメモリ領域をアクセスする際、前記
フレームキャッシュメモリ回路でビットマップデータを
一時的に保持させることを特徴としている。また、請求
項２では、請求項１に記載のプリンタコントローラにお
いて、前記フレームキャッシュメモリ回路は、ＣＰＵ回
路が外部記憶装置をアクセスしたとき得られたフォント
データも一時的に保持することを特徴としている。ま
た、請求項３では、請求項１または２に記載のプリンタ
コントローラにおいて、前記フレームキャッシュメモリ
回路は、ＣＰＵ回路がフォントＲＯＭ回路をアクセスし
たとき得られたフォントデータも一時的に保持すること
を特徴としている。また、請求項４では、請求項１、
２、３のいずれかに記載のプリンタコントローラにおい
て、前記フレームキャッシュメモリ回路は、前記ＣＰＵ
回路と前記主記憶回路との間に設けられている他のキャ
ッシュメモリ回路のラインサイズと別個に、ラインサイ
ズを設定することを特徴としている。

【０００７】上記の構成において、請求項１では、１つ
のＣＰＵ回路によってホストコンピュータ装置から転送
されたプリントデータをビットマップデータに展開して
プリント出力を行なうプリンタコントローラにおいて、
ビットマップデータが展開されるフレームメモリ領域を
持つ主記憶回路と、前記ＣＰＵ回路との間に、ビットマ
ップデータ専用のフレームキャッシュメモリ回路を設
け、前記ＣＰＵ回路によって前記フレームメモリ領域を
アクセスする際、前記フレームキャッシュメモリ回路で
ビットマップデータを一時的に保持させるようにしてい
るので、ＣＰＵ回路がビットマップデータを処理して
も、通常データ用のキャッシュメモリ回路から有用なデ
ータが追い出されないようにし、これによって通常デー
タのヒット率を大幅に向上させて、処理速度を大幅に向
上させる。また、請求項２では、請求項１に記載のプリ
ンタコントローラにおいて、前記フレームキャッシュメ
モリ回路により、ＣＰＵ回路が外部記憶装置をアクセス
したとき得られたフォントデータも一時的に保持するこ
とにより、ＣＰＵ回路がビットマップデータを処理する
際の処理速度を大幅に向上させるとともに、通常データ
用のキャッシュメモリ回路から有用なデータが追い出さ
れないようにし、これによってフォントデータのヒット
率と、通常データのヒット率とを大幅に向上させて、処
理速度を大幅に向上させる。また、請求項３では、請求
項１または２に記載のプリンタコントローラにおいて、
前記フレームキャッシュメモリ回路により、ＣＰＵ回路
がフォントＲＯＭ回路をアクセスしたとき得られたフォ
ントデータも一時的に保持することにより、ＣＰＵ回路
がビットマップデータを処理する際の処理速度を大幅に
向上させるとともに、通常データ用のキャッシュメモリ
回路から有用なデータが追い出されないようにし、これ
によってフォントデータのヒット率と、通常データのヒ
ット率とを大幅に向上させて、処理速度を大幅に向上さ
せる。また、請求項４では、請求項１、２、３のいずれ
かに記載のプリンタコントローラにおいて、前記フレー
ムキャッシュメモリ回路のラインサイズと、前記ＣＰＵ
回路と前記主記憶回路との間に設けられている他のキャ
ッシュメモリ回路のラインサイズと別個に、設定するこ
とにより、通常データ用のキャッシュメモリ回路から有
用なデータが追い出されないようにしながら、ＣＰＵ回
路がビットマップデータと、通常データとを処理する際
の処理速度を各々、向上させる。

【０００８】

【発明の実施の形態】以下、本発明を図面に示した形態
例に基づいて詳細に説明する。図１は本発明によるプリ
ンタコントローラの一形態例を示すブロック図である。
この図に示すプリンタコントローラ１は、各種のデータ
処理を行なうＣＰＵ回路２と、このＣＰＵ回路２の主作
業エリアとして使用される主記憶回路３と、ハードディ
スク装置などによって構成され、前記ＣＰＵ回路２の補
助記憶装置として使用される外部記憶装置４と、プリン
トデータをビットマップデータに展開する際に必要なフ
ォントデータ（文字や図形を表わすドットデータ）が格
納されているフォントＲＯＭ回路５と、これら主記憶回
路３、外部記憶装置４、フォントＲＯＭ回路５を接続す
るバス６と、前記ＣＰＵ回路２と前記バス６との間に配
置されるコードデータキャッシュメモリ回路７と、前記
ＣＰＵ回路２と前記バス６との間に配置される通常デー
タキャッシュメモリ回路８と、前記ＣＰＵ回路２と前記
バス６との間に配置されるフレームキャッシュメモリ回
路９とを備えている。通常データの処理を行なう際に
は、ＣＰＵ回路２によって通常データキャッシュメモリ
回路８を介して、図２に示す如く主記憶回路３内に置か
れたコードデータ・通常データ領域１０や外部記憶装置
４がアクセスされて、通常データの読み出しや書込みが
行われる。

【０００９】このとき、通常データキャッシュメモリ回
路８内に、図３に示す如くコードデータ・通常データ領
域１０などをアクセスしたとき読み出された通常データ
が一時的に保持され、これによってＣＰＵ回路２の処理
が高速化される。また、コードデータの処理を行なう際
には、ＣＰＵ回路２によってコードデータキャッシュメ
モリ回路７を介して、図２に示す如く主記憶回路３内に
置かれたコードデータ・通常データ領域１０や外部記憶
装置４がアクセスされて、コードデータの読み出しや書
込みが行われる。このとき、上述した通常データキャッ
シュメモリ回路８内から通常データが追い出されること
なく、コードデータキャッシュメモリ回路７内に、図３
に示す如くコードデータ・通常データ領域１０などをア
クセスしたとき読み出されたコードデータが一時的に保
持され、これによってＣＰＵ回路２の処理が高速化され
る。

【００１０】また、ホストコンピュータ装置（図示は省
略する）から印刷対象となるプリントデータが転送さ
れ、このプリントデータをビットマップデータに展開す
る際には、ＣＰＵ回路２によってフレームキャッシュメ
モリ回路９を介して、図２に示す如く主記憶回路３内に
置かれたフレームメモリ領域１１、外部記憶装置４やフ
ォントＲＯＭ回路５がアクセスされて、ビットマップデ
ータの読み出しや書込みが行われながら、前記フレーム
メモリ領域１０内に印刷対象となるビットマップデータ
が展開される。このとき、上述した通常データキャッシ
ュメモリ回路８内から通常データが追い出されることな
く、かつコードキャッシュメモリ回路７内からコードデ
ータが追い出されることなく、フレームキャッシュメモ
リ回路９内に、図３に示す如くフレームメモリ領域１
１、外部記憶装置４、フォントＲＯＭ回路５などをアク
セスしたとき読み出されたビットマップデータやフォン
トデータなどが一時的に保持され、これによってＣＰＵ
回路２の処理が高速化される。

【００１１】このようにこの形態例では、主記憶回路３
と、ＣＰＵ回路２との間に、通常データキャッシュメモ
リ回路８と、コードデータキャッシュメモリ回路７と、
フレームキャッシュメモリ回路９とを独立させて設け、
ＣＰＵ回路２がビットマップデータを処理しても、通常
データキャッシュメモリ回路８やコードデータキャッシ
ュメモリ回路７から有用なデータが追い出されないよう
にしているので、ビットマップデータを展開した際に
も、通常データやコードデータのヒット率が低下しない
ようにすることができ、これによって総合的な処理速度
を大幅に向上させることができる。また、この形態例で
は、主記憶回路３と、ＣＰＵ回路２との間に、通常デー
タキャッシュメモリ回路８と、コードデータキャッシュ
メモリ回路７と、フレームキャッシュメモリ回路９とを
独立させて設け、ＣＰＵ回路２が外部記憶装置４から読
み出したフォントデータなどをフレームキャッシュメモ
リ回路９に一時的に保持させるようにしているので、Ｃ
ＰＵ回路２がビットマップデータを処理する際の処理速
度を大幅に向上させることができるとともに、通常デー
タキャッシュメモリ回路８やコードデータキャッシュメ
モリ回路７から有用なデータが追い出されないようにす
ることができ、これによってフォントデータなどのヒッ
ト率と、通常データのヒット率とを大幅に向上させて、
総合的な処理速度を大幅に向上させることができる。

【００１２】また、この形態例では、主記憶回路３と、
ＣＰＵ回路２との間に、通常データキャッシュメモリ回
路８と、コードデータキャッシュメモリ回路７と、フレ
ームキャッシュメモリ回路９とを独立させて設け、ＣＰ
Ｕ回路２がフォントＲＯＭ回路５から読み出したフォン
トデータなどをフレームキャッシュメモリ回路９に一時
的に保持させるようにしているので、ＣＰＵ回路２がビ
ットマップデータを処理する際の処理速度を大幅に向上
させることができるとともに、通常データキャッシュメ
モリ回路８やコードデータキャッシュメモリ回路７から
有用なデータが追い出されないようにすることができ、
これによってフォントデータなどのヒット率と、通常デ
ータのヒット率とを大幅に向上させて、総合的な処理速
度を大幅に向上させることができる。

【００１３】また、この形態例では、主記憶回路３と、
ＣＰＵ回路２との間に、通常データキャッシュメモリ回
路８と、コードデータキャッシュメモリ回路７と、フレ
ームキャッシュメモリ回路９とを独立させて設けている
ので、通常データキャッシュメモリ回路８やコードデー
タキャッシュメモリ回路７のラインサイズと、フレーム
キャッシュメモリ回路９のラインサイズとを各々、最適
化することができ、これによって通常データキャッシュ
メモリ回路８やコードデータキャッシュメモリ回路７か
ら有用なデータが追い出されないようにしながら、ＣＰ
Ｕ回路２がビットマップデータと、通常データ、コード
データとを処理する際の処理速度を各々、向上させるこ
とができる。

【００１４】

【発明の効果】以上説明したように本発明によれば、請
求項１では、主記憶回路と、ＣＰＵ回路との間に、通常
データ用のキャッシュメモリ回路と、ビットマップデー
タ用のキャッシュメモリ回路とを独立して配置させるこ
とにより、ＣＰＵ回路がビットマップデータを処理して
も、通常データ用のキャッシュメモリ回路から有用なデ
ータが追い出されないようにすることができ、これによ
って通常データのヒット率を大幅に向上させて、処理速
度を大幅に向上させることができる。

【００１５】また、請求項２では、主記憶回路と、ＣＰ
Ｕ回路との間に、通常データ用のキャッシュメモリ回路
と、ビットマップデータ用のキャッシュメモリ回路とを
独立して配置させるとともに、外部記憶装置から読み出
したフォントデータをビットマップデータ用のキャッシ
ュメモリ回路に一時的に保持させることにより、ＣＰＵ
回路がビットマップデータを処理する際の処理速度を大
幅に向上させることができるとともに、通常データ用の
キャッシュメモリ回路から有用なデータが追い出されな
いようにすることができ、これによってフォントデータ
のヒット率と、通常データのヒット率とを大幅に向上さ
せて、処理速度を大幅に向上させることができる。

【００１６】また、請求項３では、主記憶回路と、ＣＰ
Ｕ回路との間に、通常データ用のキャッシュメモリ回路
と、ビットマップデータ用のキャッシュメモリ回路とを
独立して配置させるとともに、フォントＲＯＭ回路から
読み出したフォントデータをビットマップデータ用のキ
ャッシュメモリ回路に一時的に保持させることにより、
ＣＰＵ回路がビットマップデータを処理する際の処理速
度を大幅に向上させることができるとともに、通常デー
タ用のキャッシュメモリ回路から有用なデータが追い出
されないようにすることができ、これによってフォント
データのヒット率と、通常データのヒット率とを大幅に
向上させて、処理速度を大幅に向上させることができ
る。

【００１７】また、請求項４では、主記憶回路と、ＣＰ
Ｕ回路との間に、通常データ用のキャッシュメモリ回路
と、ビットマップデータ用のキャッシュメモリ回路とを
独立して配置させるとともに、通常データ用のキャッシ
ュメモリ回路のラインサイズと、ビットマップデータ用
のキャッシュメモリ回路のラインサイズとを各々、最適
化させることにより、通常データ用のキャッシュメモリ
回路から有用なデータが追い出されないようにしなが
ら、ＣＰＵ回路がビットマップデータと、通常データと
を処理する際の処理速度を各々、向上させることができ
る。

【図面の簡単な説明】

【図１】本発明によるプリンタコントローラの一形態例
を示すブロック図である。

【図２】図１に示す主記憶回路の各領域例を示す模式図
である。

【図３】図１に示すコードデータキャッシュメモリ回
路、通常データキャッシュメモリ回路、フレームキャッ
シュメモリ回路でキャッシュされるデータの一例を示す
模式図である。

【符号の説明】

１ プリンタコントローラ、２ ＣＰＵ回路、３ 主記
憶回路、４ 外部記憶装置、５ フォントＲＯＭ回路、
６ バス、７ コードデータキャッシュメモリ回路、８
通常データキャッシュメモリ回路、９ フレームキャ
ッシュメモリ回路、１０ コードデータ・通常データ領
域、１１ フレームメモリ領域

Claims (4)

【特許請求の範囲】
1. 【請求項１】 １つのＣＰＵ回路によってホストコンピ
   ュータ装置から転送されたプリントデータをビットマッ
   プデータに展開してプリント出力を行なうプリンタコン
   トローラにおいて、 ビットマップデータが展開されるフレームメモリ領域を
   持つ主記憶回路と、前記ＣＰＵ回路との間に、ビットマ
   ップデータ専用のフレームキャッシュメモリ回路を設
   け、前記ＣＰＵ回路によって前記フレームメモリ領域を
   アクセスする際前記フレームキャッシュメモリ回路でビ
   ットマップデータを一時的に保持させることを特徴とす
   るプリンタコントローラ。
2. 【請求項２】 請求項１に記載のプリンタコントローラ
   において、 前記フレームキャッシュメモリ回路は、ＣＰＵ回路が外
   部記憶装置をアクセスしたとき得られたフォントデータ
   も一時的に保持することを特徴とするプリンタコントロ
   ーラ。
3. 【請求項３】 請求項１または２に記載のプリンタコン
   トローラにおいて、 前記フレームキャッシュメモリ回路は、ＣＰＵ回路がフ
   ォントＲＯＭ回路をアクセスしたとき得られたフォント
   データも一時的に保持することを特徴とするプリンタコ
   ントローラ。
4. 【請求項４】 請求項１、２、３のいずれかに記載のプ
   リンタコントローラにおいて、 前記フレームキャッシュメモリ回路は、前記ＣＰＵ回路
   と前記主記憶回路との間に設けられている他のキャッシ
   ュメモリ回路のラインサイズと別個に、ラインサイズを
   設定することを特徴とするプリンタコントローラ。