JPH09120363A - 携帯用電子装置における改善された有限な資源を利用する方法および装置 - Google Patents
携帯用電子装置における改善された有限な資源を利用する方法および装置Info
- Publication number
- JPH09120363A JPH09120363A JP8143554A JP14355496A JPH09120363A JP H09120363 A JPH09120363 A JP H09120363A JP 8143554 A JP8143554 A JP 8143554A JP 14355496 A JP14355496 A JP 14355496A JP H09120363 A JPH09120363 A JP H09120363A
- Authority
- JP
- Japan
- Prior art keywords
- task
- processor
- rui
- memory
- descriptor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Mobile Radio Communication Systems (AREA)
- Telephone Function (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 携帯用電子装置において、有限な資源の利用
度を改善する。 【解決手段】 携帯用電子装置において、プログラム可
能な資源割当部（ＰＲＡ）２４０からプロセッサ２２
に、有限な資源の所定部分を供給し、タスク２１０の最
適な実行を図る。プロセッサ２２は、タスク２１０を実
行する前に、資源利用度入力（ＲＵＩ）を用いてＰＲＡ
のプログラムを行う。ＲＵＩは、タスク記述子２２０内
に記憶され、タスク記述子２２０とタスク２１０はメモ
リ２００に記憶されている。
度を改善する。 【解決手段】 携帯用電子装置において、プログラム可
能な資源割当部（ＰＲＡ）２４０からプロセッサ２２
に、有限な資源の所定部分を供給し、タスク２１０の最
適な実行を図る。プロセッサ２２は、タスク２１０を実
行する前に、資源利用度入力（ＲＵＩ）を用いてＰＲＡ
のプログラムを行う。ＲＵＩは、タスク記述子２２０内
に記憶され、タスク記述子２２０とタスク２１０はメモ
リ２００に記憶されている。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にプロセッ
サの利用度に関し、特に携帯用電子装置におけるプロセ
ッサの利用度に関するものである。
サの利用度に関し、特に携帯用電子装置におけるプロセ
ッサの利用度に関するものである。
【０００２】
【従来の技術】電池の寿命は、携帯用電子装置の重要な
有効数字(figure of merit)であり、電池交換を必要と
する頻度を決定するものである。電池交換の経済的な影
響に加えて、ユーザは、この有効数字を便利さの程度と
関連付けている。したがって、携帯用電子装置の電池寿
命を最適化し、電池から得られる電力の利用度を最大に
高めることが望ましい。
有効数字(figure of merit)であり、電池交換を必要と
する頻度を決定するものである。電池交換の経済的な影
響に加えて、ユーザは、この有効数字を便利さの程度と
関連付けている。したがって、携帯用電子装置の電池寿
命を最適化し、電池から得られる電力の利用度を最大に
高めることが望ましい。
【０００３】携帯用電子装置の大部分は、所定の命令シ
ーケンスを実行して種々の動作を行うプロセッサを用い
ている。その結果、従来の携帯用電子装置は、かかる所
定の命令シーケンスを記憶するためのメモリと、所定の
命令シーケンスを実行するためにクロック信号で駆動さ
れるマイクロプロセッサとを含む。当技術では、プロセ
ッサによる電流の流れ(current drain)は、プロセッサ
の利用度に比例し、一方プロセッサの利用度はクロック
信号の周波数に比例することがわかっている。したがっ
て、電流の流れを減少させることによって電力を保存す
る種々の方法が開発されている。これらの方法は、異な
る動作モードに応じてクロック信号の周波数を操作する
ことによって、電流の流れを減少させる。多数のアプリ
ケーションに対応する携帯用電子装置に適用された従来
の方法の１つに、１つ以上のアプリケーションがアクテ
ィブなときに、最大のプロセッサ利用度を与えるという
ものがある。これは、クロック信号の周波数をより高い
周波数に設定することによって達成される。アクティブ
なアプリケーションがない場合、クロック信号の周波数
をより低い周波数にすることにより、プロセッサの電流
の流れを減少させる。この方法の欠点は、多数のアプリ
ケーションの各々が異なるプロセッサ利用度を要求する
のに対して、クロック信号したがってプロセッサ利用度
のレベルは、高レベルまたは低レベルのいずれかにしか
セットできないことである。結果的に、低いプロセッサ
利用度レベルを必要とするアプリケーションに高いプロ
セッサ利用度レベルを与え、その結果電力の使用が非効
率的となってしまう。例えば、１０％のプロセッサ利用
度を要求する選択通話受信機、および１００％のプロセ
ッサ利用度を要求する手書き文字認識アプリケーション
に対応する携帯用電子装置では、プロセッサは、双方の
アプリケーションに対して１００％のプロセッサ利用度
を与えるように、クロックによって駆動されるため、そ
の結果、有限の電池電力の使用が非効率的になってしま
う。
ーケンスを実行して種々の動作を行うプロセッサを用い
ている。その結果、従来の携帯用電子装置は、かかる所
定の命令シーケンスを記憶するためのメモリと、所定の
命令シーケンスを実行するためにクロック信号で駆動さ
れるマイクロプロセッサとを含む。当技術では、プロセ
ッサによる電流の流れ(current drain)は、プロセッサ
の利用度に比例し、一方プロセッサの利用度はクロック
信号の周波数に比例することがわかっている。したがっ
て、電流の流れを減少させることによって電力を保存す
る種々の方法が開発されている。これらの方法は、異な
る動作モードに応じてクロック信号の周波数を操作する
ことによって、電流の流れを減少させる。多数のアプリ
ケーションに対応する携帯用電子装置に適用された従来
の方法の１つに、１つ以上のアプリケーションがアクテ
ィブなときに、最大のプロセッサ利用度を与えるという
ものがある。これは、クロック信号の周波数をより高い
周波数に設定することによって達成される。アクティブ
なアプリケーションがない場合、クロック信号の周波数
をより低い周波数にすることにより、プロセッサの電流
の流れを減少させる。この方法の欠点は、多数のアプリ
ケーションの各々が異なるプロセッサ利用度を要求する
のに対して、クロック信号したがってプロセッサ利用度
のレベルは、高レベルまたは低レベルのいずれかにしか
セットできないことである。結果的に、低いプロセッサ
利用度レベルを必要とするアプリケーションに高いプロ
セッサ利用度レベルを与え、その結果電力の使用が非効
率的となってしまう。例えば、１０％のプロセッサ利用
度を要求する選択通話受信機、および１００％のプロセ
ッサ利用度を要求する手書き文字認識アプリケーション
に対応する携帯用電子装置では、プロセッサは、双方の
アプリケーションに対して１００％のプロセッサ利用度
を与えるように、クロックによって駆動されるため、そ
の結果、有限の電池電力の使用が非効率的になってしま
う。
【０００４】
【発明が解決しようとする課題】したがって、１つのア
プリケーションを実行するために与えられる資源(resou
rce)量を、当該アプリケーションを実行するために必要
な資源量に応じて決定することによって、携帯用電子装
置において有限の電池電力の利用度を改善する方法およ
び装置が必要とされている。
プリケーションを実行するために与えられる資源(resou
rce)量を、当該アプリケーションを実行するために必要
な資源量に応じて決定することによって、携帯用電子装
置において有限の電池電力の利用度を改善する方法およ
び装置が必要とされている。
【０００５】
【課題を解決するための手段】本発明の目的を達成する
ために、一形態において、携帯用電子装置において有限
な資源の利用度を改善する方法が提供される。この携帯
用電子装置では、プロセッサが複数のプログラム可能な
資源割当部(ＰＲＡ:programmable resource allocater)
に結合され、これらプログラム可能な資源割当部が、資
源利用度入力（ＲＵＩ）に応じて、対応する複数の有限
資源の各々のプログラム可能な部分を提供し、プロセッ
サは、複数のＰＲＡからの複数の有限資源の各々のプロ
グラムされた部分を利用してタスクを実行する。本発明
の方法は、メモリからＲＵＩとタスクとを引き出す段
階；ＲＵＩに応じて複数のＰＲＡの各々をプログラムす
る段階；およびＲＵＩによって定められたＰＲＡからの
複数の有限資源のプログラムされた部分のみを用いて、
プロセッサがタスクを実行する段階とから成る。
ために、一形態において、携帯用電子装置において有限
な資源の利用度を改善する方法が提供される。この携帯
用電子装置では、プロセッサが複数のプログラム可能な
資源割当部(ＰＲＡ:programmable resource allocater)
に結合され、これらプログラム可能な資源割当部が、資
源利用度入力（ＲＵＩ）に応じて、対応する複数の有限
資源の各々のプログラム可能な部分を提供し、プロセッ
サは、複数のＰＲＡからの複数の有限資源の各々のプロ
グラムされた部分を利用してタスクを実行する。本発明
の方法は、メモリからＲＵＩとタスクとを引き出す段
階；ＲＵＩに応じて複数のＰＲＡの各々をプログラムす
る段階；およびＲＵＩによって定められたＰＲＡからの
複数の有限資源のプログラムされた部分のみを用いて、
プロセッサがタスクを実行する段階とから成る。
【０００６】
【発明の実施の形態】図１は、本発明による携帯用電子
装置におけるデータ処理システム２０のブロック図を示
す。データ処理システム２０は、中央演算装置（ＣＰ
Ｕ）２２、タイマ２４、汎用非同期受信／送信(ＵＡＲ
Ｔ: universal asynchronous receiver/transmitter)モ
デュール２６、ＬＣＤ制御モデュール２８、直列周辺イ
ンターフェース（ＳＰＩ）３２、内部情報バス回路３
４、システム統合モデュール（ＳＩＭ：system integra
tion module）４０、多機能ポート４２，４４、および
ポート４６，４８を含む。
装置におけるデータ処理システム２０のブロック図を示
す。データ処理システム２０は、中央演算装置（ＣＰ
Ｕ）２２、タイマ２４、汎用非同期受信／送信(ＵＡＲ
Ｔ: universal asynchronous receiver/transmitter)モ
デュール２６、ＬＣＤ制御モデュール２８、直列周辺イ
ンターフェース（ＳＰＩ）３２、内部情報バス回路３
４、システム統合モデュール（ＳＩＭ：system integra
tion module）４０、多機能ポート４２，４４、および
ポート４６，４８を含む。
【０００７】ＳＩＭ４０は内部バス回路３４に接続さ
れ、内部バス回路３４を介してデータ処理システム２０
へ、またはデータ処理システム２０外部の回路へ、信号
を受信および送信することができる。システム・メモリ
３０が、ＳＩＭ４０を介してデータ処理システム２０に
接続されている。加えて、ＳＩＭ４０は、ＣＰＵ即ちプ
ロセッサ２２に資源のプログラム可能な部分を供給す
る、プログラム可能な資源割当部（ＰＲＡ）を含む。多
機能ポート４２，４４は、データ処理システム２０外部
の信号を受信および送信することができ、内部バス回路
３４に接続されている。ポート４６，４８は、データ処
理システム２０外部の信号を受信および送信することが
でき、内部バス回路３４に接続されている。ポート４
２，４４，４６は多目的並列双方向ポート(multipurpos
e parallel bi-directional port)であり、キーボー
ド、外部メモリ、ＤＳＰ（デジタル信号プロセッサ）、
モデム等、データ処理システム２０外部と、信号を送信
および受信するためのものである。ポート４８は、ＬＣ
Ｄ表示部４９に表示データを送信するためのものであ
る。ポート４２，４４，４６，４８は、集積回路のピ
ン、パッドまたはその他の種類の端子に結合可能であ
り、データ処理システム２０外部と、信号の送受信を行
う。ＳＩＭ４０は、内部バス回路３４に接続された他の
モジュールのいずれかとの間で、信号を受信および送信
することができる。
れ、内部バス回路３４を介してデータ処理システム２０
へ、またはデータ処理システム２０外部の回路へ、信号
を受信および送信することができる。システム・メモリ
３０が、ＳＩＭ４０を介してデータ処理システム２０に
接続されている。加えて、ＳＩＭ４０は、ＣＰＵ即ちプ
ロセッサ２２に資源のプログラム可能な部分を供給す
る、プログラム可能な資源割当部（ＰＲＡ）を含む。多
機能ポート４２，４４は、データ処理システム２０外部
の信号を受信および送信することができ、内部バス回路
３４に接続されている。ポート４６，４８は、データ処
理システム２０外部の信号を受信および送信することが
でき、内部バス回路３４に接続されている。ポート４
２，４４，４６は多目的並列双方向ポート(multipurpos
e parallel bi-directional port)であり、キーボー
ド、外部メモリ、ＤＳＰ（デジタル信号プロセッサ）、
モデム等、データ処理システム２０外部と、信号を送信
および受信するためのものである。ポート４８は、ＬＣ
Ｄ表示部４９に表示データを送信するためのものであ
る。ポート４２，４４，４６，４８は、集積回路のピ
ン、パッドまたはその他の種類の端子に結合可能であ
り、データ処理システム２０外部と、信号の送受信を行
う。ＳＩＭ４０は、内部バス回路３４に接続された他の
モジュールのいずれかとの間で、信号を受信および送信
することができる。
【０００８】ＣＰＵ２２は内部バス回路３４に接続され
ており、内部バス回路３４に接続された他のモデュール
の各々との間で、信号を受信および送信することができ
る。オプションとして、ＣＰＵ２２は、ＳＩＭ４０を介
してデータ処理システム２０外部と、信号を受信および
送信することができる。ＣＰＵ２２は常に、データ処理
システムを制御するために用いられるソフトウエア命令
の受信、解釈、および実行を担っている。ＵＡＲＴ２６
は内部バス回路４３に接続されている。ＵＡＲＴ２６
は、モデムやその他の標準ボー・レートのデータ処理シ
ステムのような外部装置との非同期直列通信に対応す
る。
ており、内部バス回路３４に接続された他のモデュール
の各々との間で、信号を受信および送信することができ
る。オプションとして、ＣＰＵ２２は、ＳＩＭ４０を介
してデータ処理システム２０外部と、信号を受信および
送信することができる。ＣＰＵ２２は常に、データ処理
システムを制御するために用いられるソフトウエア命令
の受信、解釈、および実行を担っている。ＵＡＲＴ２６
は内部バス回路４３に接続されている。ＵＡＲＴ２６
は、モデムやその他の標準ボー・レートのデータ処理シ
ステムのような外部装置との非同期直列通信に対応す
る。
【０００９】ＳＰＩ３２は、内部バス回路３４を介し
て、データ処理システム２０外部と、および他のモデュ
ールと、信号を受信および送信することができる。ＳＰ
Ｉ３２は、アナログ／デジタル変換器、不揮発性メモリ
素子、およびその他のデータ処理システムのような外部
装置と通信するための、マスタ／スレーブ直列周辺イン
ターフェースである。システム・メモリ３０は、ＳＩＭ
４０に双方向的に接続されている。システム・メモリ３
０は、行および列状に組織化されたスタティック・ラン
ダム・アクセス・メモリ（ＲＡＭ）セルおよびリード・
オンリ・メモリ（ＲＯＭ）セルのアレイから成る従来の
メモリ・ユニットである。システム・メモリ３０は、デ
ータ処理システム２０の外部でもよく、あるいはデータ
処理システム２０と同一集積回路上にあってもよい。図
示した実施例では、システム・メモリ３０は外部メモリ
・ユニットである。タイマ２４は内部バス回路３４に接
続されており、内部バス回路３４を介して、データ処理
システム２０の他のモデュールと通信する。ＬＣＤ制御
モデュール２８は、内部バス回路３４と接続されてい
る。ＬＣＤ制御モデュール２８は、ポート４８に接続さ
れているＬＣＤ表示スクリーンをリフレッシュするため
の制御機能を与える。
て、データ処理システム２０外部と、および他のモデュ
ールと、信号を受信および送信することができる。ＳＰ
Ｉ３２は、アナログ／デジタル変換器、不揮発性メモリ
素子、およびその他のデータ処理システムのような外部
装置と通信するための、マスタ／スレーブ直列周辺イン
ターフェースである。システム・メモリ３０は、ＳＩＭ
４０に双方向的に接続されている。システム・メモリ３
０は、行および列状に組織化されたスタティック・ラン
ダム・アクセス・メモリ（ＲＡＭ）セルおよびリード・
オンリ・メモリ（ＲＯＭ）セルのアレイから成る従来の
メモリ・ユニットである。システム・メモリ３０は、デ
ータ処理システム２０の外部でもよく、あるいはデータ
処理システム２０と同一集積回路上にあってもよい。図
示した実施例では、システム・メモリ３０は外部メモリ
・ユニットである。タイマ２４は内部バス回路３４に接
続されており、内部バス回路３４を介して、データ処理
システム２０の他のモデュールと通信する。ＬＣＤ制御
モデュール２８は、内部バス回路３４と接続されてい
る。ＬＣＤ制御モデュール２８は、ポート４８に接続さ
れているＬＣＤ表示スクリーンをリフレッシュするため
の制御機能を与える。
【００１０】図１に示すデータ処理システム２０の実施
例は、マイクロプロセッサ群の中のある特定のマイクロ
プロセッサを例示するものである。同一群のマイクロプ
ロセッサは通常複数の異なるボード上周辺素子即ちモデ
ュールを有するので、図１はデータ処理システム２０の
一実施例を例示するに過ぎない。データ処理システム２
０の他の実施例では、図１に示した基板上周辺素子(on-
board peripherals)よりも多い場合も、少ない場合もあ
り、また異なる基板上周辺素子を有する場合もある。
例は、マイクロプロセッサ群の中のある特定のマイクロ
プロセッサを例示するものである。同一群のマイクロプ
ロセッサは通常複数の異なるボード上周辺素子即ちモデ
ュールを有するので、図１はデータ処理システム２０の
一実施例を例示するに過ぎない。データ処理システム２
０の他の実施例では、図１に示した基板上周辺素子(on-
board peripherals)よりも多い場合も、少ない場合もあ
り、また異なる基板上周辺素子を有する場合もある。
【００１１】図２は、ＣＰＵ即ちプロセッサ２２、シス
テム・メモリ３０およびＳＩＭ４０を含むデータ処理シ
ステム２０の一部を示す。プロセッサ２２は、当技術で
は既知の半導体マイクロプロセッサから成り、好適実施
例では、プロセッサ２２はMotorola 68000である。シス
テム・メモリ３０は、タスク２１０とタスク記述子２２
０とを記憶するリード・オンリ・メモリ（ＲＯＭ）と、
プロセッサ２２が用いるためのランダム・アクセス・メ
モリ（ＲＡＭ）２３０とから成る。加えて、ＲＯＭ２０
０は、不揮発性メモリに記憶する必要がある他の情報を
含んでもよい。タスク２１０は命令からなり、ＲＯＭ２
００から検索され読み出され、プロセッサ２２によって
所定のシーケンスで処理されることによって、タスク２
１０が実行される。タスク記述子(descriptor)２２０
は、タスク２１０を実行するために必要な情報から成
り、図３に示すように、１つ以上の資源利用度入力（Ｒ
ＵＩ）２５０を含む。タスク記述子２２０は、タスク２
１０を実行するために必要とされる種々のソフトウエア
・ルーチン、ハードウエア設定等のための初期化設定の
ような、付加情報を含んでもよい。ＳＩＭ４０は、プロ
グラム可能な資源割当部（ＰＲＡ）２４０を含み、好適
実施例では、電力管理部（ＰＭＵ）で構成されている。
他の実施例では、ＳＩＭ４０は、プロセッサがタスク２
１０を実行するために必要な他の資源を制御するため
の、他のＰＲＡを含むことができる。ＰＲＡ２４０はプ
ロセッサ２２に結合され、プロセッサ２２からのＲＵＩ
２５０を受信し、それに応答して受信したＲＵＩ２５０
に応じて資源のプログラムされた部分をプロセッサ２２
に供給する。好適実施例におけるようにＰＲＡ２４０が
ＰＭＵである場合、ＰＲＡ２４０は、受信したＲＵＩ２
５０に応じて、プロセッサ２２に所定数のクロック・パ
ルスを供給する。加えて、ＰＲＡ２４０は、プロセッサ
に所定数のクロック・パルスを周期的に供給することが
できる。プロセッサ２２はこの所定数のクロック・パル
スを用いてタスクを実行し、クロック・パルスを受信し
たときのみ電流を流すことによって、電力を保存するの
で有利である。
テム・メモリ３０およびＳＩＭ４０を含むデータ処理シ
ステム２０の一部を示す。プロセッサ２２は、当技術で
は既知の半導体マイクロプロセッサから成り、好適実施
例では、プロセッサ２２はMotorola 68000である。シス
テム・メモリ３０は、タスク２１０とタスク記述子２２
０とを記憶するリード・オンリ・メモリ（ＲＯＭ）と、
プロセッサ２２が用いるためのランダム・アクセス・メ
モリ（ＲＡＭ）２３０とから成る。加えて、ＲＯＭ２０
０は、不揮発性メモリに記憶する必要がある他の情報を
含んでもよい。タスク２１０は命令からなり、ＲＯＭ２
００から検索され読み出され、プロセッサ２２によって
所定のシーケンスで処理されることによって、タスク２
１０が実行される。タスク記述子(descriptor)２２０
は、タスク２１０を実行するために必要な情報から成
り、図３に示すように、１つ以上の資源利用度入力（Ｒ
ＵＩ）２５０を含む。タスク記述子２２０は、タスク２
１０を実行するために必要とされる種々のソフトウエア
・ルーチン、ハードウエア設定等のための初期化設定の
ような、付加情報を含んでもよい。ＳＩＭ４０は、プロ
グラム可能な資源割当部（ＰＲＡ）２４０を含み、好適
実施例では、電力管理部（ＰＭＵ）で構成されている。
他の実施例では、ＳＩＭ４０は、プロセッサがタスク２
１０を実行するために必要な他の資源を制御するため
の、他のＰＲＡを含むことができる。ＰＲＡ２４０はプ
ロセッサ２２に結合され、プロセッサ２２からのＲＵＩ
２５０を受信し、それに応答して受信したＲＵＩ２５０
に応じて資源のプログラムされた部分をプロセッサ２２
に供給する。好適実施例におけるようにＰＲＡ２４０が
ＰＭＵである場合、ＰＲＡ２４０は、受信したＲＵＩ２
５０に応じて、プロセッサ２２に所定数のクロック・パ
ルスを供給する。加えて、ＰＲＡ２４０は、プロセッサ
に所定数のクロック・パルスを周期的に供給することが
できる。プロセッサ２２はこの所定数のクロック・パル
スを用いてタスクを実行し、クロック・パルスを受信し
たときのみ電流を流すことによって、電力を保存するの
で有利である。
【００１２】このように本発明では、プロセッサには、
タスクを実行するための所定数のクロック・パルスのみ
を供給するので、プロセッサは所定のパルスを受信した
ときのみ電流を流す点で有利である。従来技術の方法で
は、プロセッサがタスクを実行するとき、プロセッサの
要求には無関係に連続的なクロック・パルス列が供給さ
れ、その結果本発明よりもプロセッサの利用度が低下
し、電流の流れも大きくなる。
タスクを実行するための所定数のクロック・パルスのみ
を供給するので、プロセッサは所定のパルスを受信した
ときのみ電流を流す点で有利である。従来技術の方法で
は、プロセッサがタスクを実行するとき、プロセッサの
要求には無関係に連続的なクロック・パルス列が供給さ
れ、その結果本発明よりもプロセッサの利用度が低下
し、電流の流れも大きくなる。
【００１３】図４は、本発明の好適実施例による、タス
ク２１０を実行するためにプロセッサが必要とする資源
を決定する段階を詳細に示すフローチャートである。処
理は、４０５において初期ＲＵＩ２５０を用いてＰＲＡ
２４０をプログラムする段階から始まる。続いて、プロ
セッサは、初期ＲＵＩ２５０を用いてプログラムされた
ＰＲＡ２４０からの資源部分を用いて、タスク２１０を
実行する（４１０）。初期ＲＵＩ２５０を用いてプログ
ラムされたＰＲＡ２４０からの資源部分を用いてタスク
２１０が最適に実行されたと判定された場合（４１
５）、初期ＲＵＩがＲＯＭ２００内のタスク記述子２２
０内に記憶される。逆に、タスク２１０が最適に実行さ
れていないとの判断が示されたとき（４１５）、初期Ｒ
ＵＩを変更して（４２０）タスク２１０の実行を最適化
し、この変更したＲＵＩ２５０を用いてプログラムされ
たＰＲＡ２４０（４３０）からの資源部分を用いて、タ
スク２１０を実行する（４１０）。次に判定（４１５）
を繰り返し、タスク２１０が最適に実行されたという判
定（４１５）が示されたとき、変更されたＲＵＩ２５０
がＲＯＭ２００内のタスク記述子２２０に記憶される。
あるいは、ＲＯＭ２００内のタスク記述子２２０に記憶
すべきＲＵＩ２５０を決定するためには、ＲＵＩ２５０
の変更（２４０）、変更したＲＵＩ２５０を用いたＰＲ
Ａ２４０のプログラム（４３０）、変更したＲＵＩ２５
０を用いたタスク２１０の実行、およびタスク２１０が
最適に実行されたかについての判定を、数回繰り返さな
ければならない場合もある。
ク２１０を実行するためにプロセッサが必要とする資源
を決定する段階を詳細に示すフローチャートである。処
理は、４０５において初期ＲＵＩ２５０を用いてＰＲＡ
２４０をプログラムする段階から始まる。続いて、プロ
セッサは、初期ＲＵＩ２５０を用いてプログラムされた
ＰＲＡ２４０からの資源部分を用いて、タスク２１０を
実行する（４１０）。初期ＲＵＩ２５０を用いてプログ
ラムされたＰＲＡ２４０からの資源部分を用いてタスク
２１０が最適に実行されたと判定された場合（４１
５）、初期ＲＵＩがＲＯＭ２００内のタスク記述子２２
０内に記憶される。逆に、タスク２１０が最適に実行さ
れていないとの判断が示されたとき（４１５）、初期Ｒ
ＵＩを変更して（４２０）タスク２１０の実行を最適化
し、この変更したＲＵＩ２５０を用いてプログラムされ
たＰＲＡ２４０（４３０）からの資源部分を用いて、タ
スク２１０を実行する（４１０）。次に判定（４１５）
を繰り返し、タスク２１０が最適に実行されたという判
定（４１５）が示されたとき、変更されたＲＵＩ２５０
がＲＯＭ２００内のタスク記述子２２０に記憶される。
あるいは、ＲＯＭ２００内のタスク記述子２２０に記憶
すべきＲＵＩ２５０を決定するためには、ＲＵＩ２５０
の変更（２４０）、変更したＲＵＩ２５０を用いたＰＲ
Ａ２４０のプログラム（４３０）、変更したＲＵＩ２５
０を用いたタスク２１０の実行、およびタスク２１０が
最適に実行されたかについての判定を、数回繰り返さな
ければならない場合もある。
【００１４】図５は、本発明の好適実施例の動作を詳細
に示すフローチャートである。処理は、プロセッサ２２
がタスク２１０を実行すべきか否かを判定する段階（５
０５）から開始される。タスク２１０を実行すべきであ
れば（５０５）、プロセッサは、システム・メモリ３０
のＲＯＭ２００からタスク記述子２２０を取り出す（５
１０）。好適実施例では、プロセッサ２２はイベント・
ドリブン型(event driven)であり、特定のタスクの実行
を必要とする事象が発生したときに、プロセッサ２２は
当該タスク２１０を実行するということを意味する。し
たがって、プロセッサ２２にタスク２１０の実行を要求
する事象が発生したものとする。図４に示すように、タ
スク２１０に対する資源の要求は予め決められており、
これに応じてＲＵＩ２５０が定義され、ＲＯＭ２００内
のタスク記述子２２０内に記憶される。したがって、プ
ロセッサ２２によって実行される各タスクに対して、Ｒ
ＵＩを含む対応するタスク記述子がＲＯＭ２００に記憶
される。タスク記述子２２０は、対応するタスクを実行
するために必要な資源にしたがって、１つ以上のＲＵＩ
２５０を含むこともある。次に、プロセッサ２２は、Ｒ
ＵＩ２５０によって定義された資源を割り当てる（５１
５）。好適実施例では、タスク２１０およびタスク記述
子２２０を引き出した後、プロセッサ２２は、引き出し
たＲＵＩ２５０を用いてＰＲＡ２４０をプログラムする
ことによって、資源の割り当てを行う。続いて、資源が
入手可能となったとき（５２０）、プロセッサ２２は、
プログラムされたＰＲＡ２４０から供給された資源のみ
を用いて、タスク２１０を実行する（５２５）。これは
本発明の利点である。資源が入手可能でない場合、プロ
セッサ２２は、タスク２１０を実行する（５２５）前
に、資源が入手可能になるまで待つ。最後に、タスクの
実行が完了したか否かについての判定が行われる。タス
ク２１０の実行（５２５）が完了すると、プロセッサ２
２は（５０５）に戻り、他のタスクを実行すべきか否か
を判定する。しかしながら、タスク２１０の実行（５２
５）が完了していない場合（５３０）、プロセッサ２２
は、他のタスクを実行すべきか否かを判定する（５０
５）前に、実行が完了する（５３０）まで待つ。
に示すフローチャートである。処理は、プロセッサ２２
がタスク２１０を実行すべきか否かを判定する段階（５
０５）から開始される。タスク２１０を実行すべきであ
れば（５０５）、プロセッサは、システム・メモリ３０
のＲＯＭ２００からタスク記述子２２０を取り出す（５
１０）。好適実施例では、プロセッサ２２はイベント・
ドリブン型(event driven)であり、特定のタスクの実行
を必要とする事象が発生したときに、プロセッサ２２は
当該タスク２１０を実行するということを意味する。し
たがって、プロセッサ２２にタスク２１０の実行を要求
する事象が発生したものとする。図４に示すように、タ
スク２１０に対する資源の要求は予め決められており、
これに応じてＲＵＩ２５０が定義され、ＲＯＭ２００内
のタスク記述子２２０内に記憶される。したがって、プ
ロセッサ２２によって実行される各タスクに対して、Ｒ
ＵＩを含む対応するタスク記述子がＲＯＭ２００に記憶
される。タスク記述子２２０は、対応するタスクを実行
するために必要な資源にしたがって、１つ以上のＲＵＩ
２５０を含むこともある。次に、プロセッサ２２は、Ｒ
ＵＩ２５０によって定義された資源を割り当てる（５１
５）。好適実施例では、タスク２１０およびタスク記述
子２２０を引き出した後、プロセッサ２２は、引き出し
たＲＵＩ２５０を用いてＰＲＡ２４０をプログラムする
ことによって、資源の割り当てを行う。続いて、資源が
入手可能となったとき（５２０）、プロセッサ２２は、
プログラムされたＰＲＡ２４０から供給された資源のみ
を用いて、タスク２１０を実行する（５２５）。これは
本発明の利点である。資源が入手可能でない場合、プロ
セッサ２２は、タスク２１０を実行する（５２５）前
に、資源が入手可能になるまで待つ。最後に、タスクの
実行が完了したか否かについての判定が行われる。タス
ク２１０の実行（５２５）が完了すると、プロセッサ２
２は（５０５）に戻り、他のタスクを実行すべきか否か
を判定する。しかしながら、タスク２１０の実行（５２
５）が完了していない場合（５３０）、プロセッサ２２
は、他のタスクを実行すべきか否かを判定する（５０
５）前に、実行が完了する（５３０）まで待つ。
【００１５】本発明によれば、タスクを実行するとき
に、対応するタスクのタスク記述子内にある所定のＲＵ
Ｉによって、所定数のクロック・パルスがプロセッサに
供給されるので、プロセッサの電流の流れが減少し、結
果的に電池がより節約されることになる。これは、タス
クを実行する際に、所定数のクロック・パルスのみをプ
ロセッサに供給することによって達成される。このよう
に、プロセッサに所定数のパルスのみを供給することに
より、従来技術よりもプロセッサに供給されるパルス数
が減少する。プロセッサの電流の流れはクロック・パル
ス数に比例するので、本発明は、プロセッサの電流の流
れを減少させるという利点がある。
に、対応するタスクのタスク記述子内にある所定のＲＵ
Ｉによって、所定数のクロック・パルスがプロセッサに
供給されるので、プロセッサの電流の流れが減少し、結
果的に電池がより節約されることになる。これは、タス
クを実行する際に、所定数のクロック・パルスのみをプ
ロセッサに供給することによって達成される。このよう
に、プロセッサに所定数のパルスのみを供給することに
より、従来技術よりもプロセッサに供給されるパルス数
が減少する。プロセッサの電流の流れはクロック・パル
ス数に比例するので、本発明は、プロセッサの電流の流
れを減少させるという利点がある。
【００１６】以上のように、本発明は、アプリケーショ
ンを実行するために供給される資源量を、そのアプリケ
ーションを実行するために必要な資源量に応じて決定す
ることにより、携帯用電子装置において有限な電池電力
の利用度を改善する方法および装置を提供するものであ
る。
ンを実行するために供給される資源量を、そのアプリケ
ーションを実行するために必要な資源量に応じて決定す
ることにより、携帯用電子装置において有限な電池電力
の利用度を改善する方法および装置を提供するものであ
る。
【図１】本発明の好適実施例による、携帯用電子装置に
おけるデータ処理システムを示すブロック図。
おけるデータ処理システムを示すブロック図。
【図２】本発明の好適実施例による、図１のデータ処理
システムの一部を示すブロック図。
システムの一部を示すブロック図。
【図３】タスク記述子の構成を示す図。
【図４】本発明の好適実施例による、図２のデータ処理
システムの一部の動作を詳細に表わすフローチャート。
システムの一部の動作を詳細に表わすフローチャート。
【図５】本発明の好適実施例による、図２のデータ処理
システムの一部の動作を更に詳細に表わすフローチャー
ト。
システムの一部の動作を更に詳細に表わすフローチャー
ト。
２０ データ処理システム ２２ 中央演算装置 ２４ タイマ ２６ 汎用非同期受信／送信モデュール ２８ ＬＣＤ制御モデュール ３２ 直列周辺インターフェース ３４ 内部情報バス回路 ４０ システム統合モデュール ４２，４４ 多機能ポート ４６，４８ ポート ４９ ＬＣＤ表示部 ２００ リード・オンリ・メモリ（ＲＯＭ） ２１０ タスク ２２０ タスク記述子 ２３０ ランダム・アクセス・メモリ（ＲＡＭ） ２４０ 資源割り当て部（ＰＲＡ） ２５０ ＲＵＩ
Claims (5)
- 【請求項１】プロセッサ（２０）が複数のプログラム可
能な資源割当部（ＰＲＡ）（２４０）に結合され、これ
らプログラム可能な資源割当部が、資源利用度入力（Ｒ
ＵＩ）（２５０）に応じて、対応する複数の有限資源の
各々のプログラム可能な部分を提供し、前記プロセッサ
は、複数のＰＲＡからの複数の有限資源の各々のプログ
ラムされた部分を利用してタスクを実行する携帯用電子
装置において、有限な資源を利用する方法であって、 ａ）複数のＲＵＩおよびタスクをメモリ（３０）から引
き出す段階； ｂ）前記ＲＵＩ（２５０）に応じて、前記複数のＲＰＡ
（２４０）の各々をプログラムする段階（４０５）；お
よび ｃ）前記ＲＵＩによって定められたＰＲＡからの前記複
数の有限な資源のプログラム可能な部分のみを用いて、
前記プロセッサが前記タスクを実行する段階（４１
５）； から成ることを特徴とする方法。 - 【請求項２】クロック・パルスが受信されたときのみプ
ロセッサを利用する携帯用電子装置のデータ処理システ
ム（２０）において、前記プロセッサの利用度を改善す
る方法であって： ａ）前記プロセッサがタスクを実行するためのクロック
・パルス数を決定する段階（５１０）；および ｂ）前記タスクを実行する場合、前記段階（ａ）で決定
された数のクロック・パルスのみを前記プロセッサに送
信することにより、前記タスクを実行する場合にのみ前
記プロセッサを利用する段階（５２５）； から成ることを特徴とする方法。 - 【請求項３】有限な資源の利用度を改善する装置（２
０）であって：資源利用度入力（ＲＵＩ）（２５０）を
受信し、前記受信したＲＵＩに応じて対応する複数の有
限な資源のプログラム可能な部分を提供する、複数のプ
ログラム可能な資源割当部（ＰＲＡ）（２４０）；タス
クおよびタスク記述子を記憶するメモリ（３０）であっ
て、前記タスク記述子は、前記タスクを実行するための
前記複数の有限な資源の各々のプログラム可能な部分を
提供する前記複数のＰＲＡのための所定のＲＵＩを含
む、前記メモリ（３０）；および前記複数のＰＲＡと前
記メモリとに結合され、前記タスクを実行する前に前記
メモリから前記タスクと前記タスク記述子とを引き出
し、前記引き出したタスク記述子からの所定のＲＵＩを
用いて前記ＰＲＡをプログラムし、前記プログラムされ
たＰＲＡからの前記複数の有限な資源の各々のプログラ
ムされた部分のみを用いて前記タスクを実行する、プロ
セッサ（２２）；から成ることを特徴とする装置。 - 【請求項４】複数のタスクの各々の実行に要する所定の
プロセッサ利用度を要求し、前記プロセッサ利用度は所
定数のクロック・パルスで決定され、電流の流れが前記
所定数のパルスに比例する、プロセッサ利用度を改善す
る装置（２０）であって：資源利用度入力（ＲＵＩ）
（２５０）を受信し、該受信したＲＵＩに応じて所定数
のクロック・パルスを発生する電力管理部（ＰＭＵ）；
第１タスク記述子と第１タスクとを記憶するメモリ（３
０）であって、前記第１タスク記述子は、前記ＰＭＵを
プログラムして前記第１タスクの実行に要する第１所定
数のパルスを発生する第１ＲＵＩを含み、かつ前記メモ
リ（３０）は第２タスク記述子と第２タスクとを記憶
し、前記第２タスク記述子は、前記ＰＭＵをプログラム
して前記第２タスクの実行に要する第２所定数のパルス
を発生する第２ＲＵＩを含む、前記メモリ（３０）；お
よび前記ＰＭＵおよび前記メモリに結合されたプロセッ
サ（２２）であって、前記メモリから前記第１タスクと
前記第１タスク記述子とを引き出し、前記第１タスクを
実行する前に前記引き出した第１タスク記述子に含まれ
る前記第１ＲＵＩを用いて前記ＰＭＵをプログラムし、
前記第１所定数のパルスを受信したときに前記第１タス
クを実行することにより第１プロセッサ利用度で前記第
１タスクを実行して第１レベルの電流の流れを取り込
み、かつ、前記メモリから前記第２タスクと前記第２タ
スク記述子とを引き出し、前記第２タスクを実行する前
に前記引き出した第２タスク記述子に含まれている第２
ＲＵＩを用いて前記ＰＭＵをプログラムし、前記第２所
定数のパルスを受信したときに前記第２タスクを実行す
ることにより第２プロセッサ利用度で前記第２タスクを
実行して第２レベルの電流を流す、前記プロセッサ（２
２）；から成ることを特徴とする装置。 - 【請求項５】携帯用電子装置（２０）であって：資源利
用度入力（ＲＵＩ）（２５０）を受信し、前記受信した
ＲＵＩに応じて所定数のクロック・パルスを発生する電
力管理部（ＰＭＵ）；第１タスク記述子と第１タスクと
を記憶するメモリ（３０）であって、前記第１タスク記
述子は、前記第１タスクの実行に要する第１所定数のク
ロック・パルスを発生するように前記ＰＭＵをプログラ
ムする第１ＲＵＩを含み、かつ前記メモリ（３０）は第
２タスク記述子と第２タスクとを記憶し、前記第２タス
ク記述子は、前記第２タスクの実行に要する第２所定数
のクロック・パルスを発生するように前記ＰＭＵをプロ
グラムする第２ＲＵＩを含む、前記メモリ（３０）；お
よび前記ＰＭＵおよび前記メモリに結合されたプロセッ
サ（２２）であって、前記メモリから前記第１タスクと
前記第１タスク記述子とを引き出し、前記第１タスクを
実行する前に前記引き出した第１タスク記述子に含まれ
る前記第１ＲＵＩを用いて前記ＰＭＵをプログラムし、
前記プログラムされたＰＭＵから第１所定数のパルスを
受信し、前記第１所定数のパルスを受信したとき前記第
１タスクを実行し、第１プロセッサ利用度で動作して第
１レベルの電流を流し、かつ、前記メモリから前記第２
タスクと前記第２タスク記述子とを引き出し、前記第２
タスクを実行する前に前記引き出した第２タスク記述子
に含まれている第２ＲＵＩを用いて前記ＰＭＵをプログ
ラムし、前記プログラムされたＰＭＵからの前記第２所
定数のパルスを受信し、前記第２所定数のパルスを受信
したとき前記第２タスクを実行し、第２プロセッサ利用
度で前記第２タスクを実行して第２レベルの電流を流
す、前記プロセッサ（２２）；から成ることを特徴とす
る携帯用装置（２０）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/444,347 US5680626A (en) | 1995-05-18 | 1995-05-18 | Method and apparatus for providing only that number of clock pulses necessary to complete a task |
| US444347 | 1995-05-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09120363A true JPH09120363A (ja) | 1997-05-06 |
Family
ID=23764529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8143554A Pending JPH09120363A (ja) | 1995-05-18 | 1996-05-14 | 携帯用電子装置における改善された有限な資源を利用する方法および装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5680626A (ja) |
| EP (1) | EP0744691A3 (ja) |
| JP (1) | JPH09120363A (ja) |
| KR (1) | KR100386199B1 (ja) |
| CN (1) | CN1143780A (ja) |
| TW (1) | TW300296B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4158239B2 (ja) * | 1998-09-08 | 2008-10-01 | ソニー株式会社 | 情報処理装置および方法、並びに記録媒体 |
| US7137003B2 (en) * | 2001-02-27 | 2006-11-14 | Qualcomm Incorporated | Subscriber identity module verification during power management |
| US7757094B2 (en) * | 2001-02-27 | 2010-07-13 | Qualcomm Incorporated | Power management for subscriber identity module |
| US7111179B1 (en) | 2001-10-11 | 2006-09-19 | In-Hand Electronics, Inc. | Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2294139A (en) * | 1940-02-10 | 1942-08-25 | Pierce John B Foundation | Building construction |
| JPS6145354A (ja) * | 1984-08-10 | 1986-03-05 | Nec Corp | マイクロプロセツサ |
| JPH01194034A (ja) * | 1988-01-29 | 1989-08-04 | Fujitsu Ltd | プログラムの最適化対象データ選択方式 |
| US5222239A (en) * | 1989-07-28 | 1993-06-22 | Prof. Michael H. Davis | Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources |
| US5295065A (en) * | 1990-06-01 | 1994-03-15 | Motorola, Inc. | Resource-lot association coordinator |
| JP3343346B2 (ja) * | 1990-11-28 | 2002-11-11 | 株式会社日立製作所 | 消費電力制御方式、情報処理装置および複合部品 |
| US5461266A (en) * | 1990-11-27 | 1995-10-24 | Hitachi, Ltd. | Power consumption control system |
| DE69229819T2 (de) * | 1991-06-18 | 2000-01-27 | Nokia Mobile Phones Ltd., Espoo | Einstellung der Taktfrequenz einer elektrischen Schaltung |
| JPH05173989A (ja) * | 1991-12-24 | 1993-07-13 | Kawasaki Steel Corp | 計算機及びマルチプロセッサ計算装置 |
| US5339445A (en) * | 1992-11-16 | 1994-08-16 | Harris Corporation | Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption |
| US5467268A (en) * | 1994-02-25 | 1995-11-14 | Minnesota Mining And Manufacturing Company | Method for resource assignment and scheduling |
| US5493684A (en) * | 1994-04-06 | 1996-02-20 | Advanced Micro Devices | Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility |
| US5590269A (en) * | 1994-04-22 | 1996-12-31 | Minnesota Mining & Manufacturing Company | Resource assignment system providing mixed-initiative user interface updates |
-
1995
- 1995-05-18 US US08/444,347 patent/US5680626A/en not_active Expired - Lifetime
- 1995-05-23 TW TW084105183A patent/TW300296B/zh not_active IP Right Cessation
-
1996
- 1996-05-06 EP EP96107081A patent/EP0744691A3/en not_active Withdrawn
- 1996-05-09 KR KR1019960015173A patent/KR100386199B1/ko not_active IP Right Cessation
- 1996-05-14 CN CN96105891A patent/CN1143780A/zh active Pending
- 1996-05-14 JP JP8143554A patent/JPH09120363A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0744691A2 (en) | 1996-11-27 |
| KR960042406A (ko) | 1996-12-21 |
| US5680626A (en) | 1997-10-21 |
| KR100386199B1 (ko) | 2003-09-19 |
| TW300296B (ja) | 1997-03-11 |
| EP0744691A3 (en) | 1998-11-25 |
| CN1143780A (zh) | 1997-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04213715A (ja) | 情報処理装置、デバイス制御方法、およびｉｃカード | |
| US10776306B2 (en) | Serial port communication mode conversion method, system, and circuit | |
| WO2016105731A1 (en) | Method and apparatus to control a link power state | |
| CN103729319A (zh) | 基于串行总线的设备系统及数据传输方法 | |
| WO2022135060A1 (zh) | 终端设备及nfc时钟控制方法、nfc模块、介质 | |
| CN108156310A (zh) | 一种指纹处理的方法和系统、终端设备及计算机可读介质 | |
| US20030163599A1 (en) | SMBus notifications | |
| US7689991B2 (en) | Bus management techniques | |
| US7953992B2 (en) | System in package semiconductor device suitable for efficient power management and method of managing power of the same | |
| JPH09120363A (ja) | 携帯用電子装置における改善された有限な資源を利用する方法および装置 | |
| US5377346A (en) | Methods and apparatus for pulse-width modulation that use a counter and a modulus device | |
| CN106814840A (zh) | 用于处理器的低电力状态保持模式 | |
| CN109283875B (zh) | 基于arm9架构的高性能热电联产机组运行数据采集终端 | |
| CN116169758A (zh) | 输出功率的调整方法以及充电器 | |
| US20190302871A1 (en) | Low Power Microcontroller | |
| CN115309080A (zh) | 一种设备唤醒方法、装置及系统 | |
| CN114385077A (zh) | Fpga信号调制解调动态重构方法、装置、系统及存储介质 | |
| CN210955053U (zh) | 一种用于配置i2c总线芯片的接口电路 | |
| CN201185008Y (zh) | 计算机接口控制装置 | |
| CN111078596A (zh) | Flash芯片控制方法、设备、系统及可读存储介质 | |
| CN111243254A (zh) | 无线传输电路、装置及设备 | |
| US11442522B2 (en) | Method of controlling performance boosting of semiconductor device based on at least user input and feedback from previous boosting policies and semiconductor device performing the method | |
| CN116069451B (zh) | 一种虚拟化方法、装置、设备、介质、加速器及系统 | |
| CN111917620B (zh) | Mcu业务处理方法、装置、电子设备及可存储介质 | |
| CN118170705B (zh) | 一种总线指令控制方法及相关设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051004 |