TW300296B - - Google Patents
Download PDFInfo
- Publication number
- TW300296B TW300296B TW084105183A TW84105183A TW300296B TW 300296 B TW300296 B TW 300296B TW 084105183 A TW084105183 A TW 084105183A TW 84105183 A TW84105183 A TW 84105183A TW 300296 B TW300296 B TW 300296B
- Authority
- TW
- Taiwan
- Prior art keywords
- task
- processor
- memory
- rui
- ruis
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Mobile Radio Communication Systems (AREA)
- Telephone Function (AREA)
Description
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(1 ) 發明領域: 本發明通常和處理器之利用有關,特別是和攜帶型電子 裝置之處理器利用有關。 發明背景: 電池壽命決定電池之替換頻率,是攜帶型電子裝置一項 重要的因素。替換電池除了經濟上的影響,使用者也會將 此因素和便利程度聯想在一起。因此,希望攜帶型電子裝 置之電池壽命能完善地由電池可用之電力中,提供最佳之 利用。 大部份之攜帶型電子裝置皆使用處理器執行一預定指令 序列,來進行各種作業。因此,傳統型攜帶電子裝置包括 一個儲存預定指令序列之記憶體,及一個由時鐘信號來驅 動,用於執行該預定指令序列之微處理器。其技術是基於 處理器所耗用之電流和處理器的利用成正比,亦即和時鐘 仏號的頻率成正比。因此,已經發展出各種減少耗用電流 來藉以節省電力之方法。這些方法依照不同的運作模式, 來控制時鐘信號之頻率,以使耗用之電流降低。在支援多 種應用之攜帶型電子裝置中,一個傳統上採用之方法爲當 一個或多個應用啓動時,提供最大之處理器利用。這是以 設定時鐘信號頻率爲一較高之頻率來達成的。當沒有應用 啓動時’設定時鐘信號頻率爲一較低頻率,藉以減少處理 器所耗用之電流。該方法的一個缺點是在這些應用中,每 一個所需之處理器利用量皆不相同,但是時鐘信號,還有 (請先閱讀背面之注意事項再填寫本頁) -裝.
、1T -4 -
經濟部中央標準局員工消費合作杜印製 A7 __B7 五、發明説明(2 ) 處理器利用階段,卻只能設定爲一較高或較低階段。結果 ,一個需要低階處理器利用之應用,卻提供其高階之處理 Is·利用’導致電力使用沒有效率。例如,當一個攜帶型電 子裝置支援一個選擇性呼叫接數器時,需要1〇%之處理器 利用,而支援一個筆跡辨識應用時,則需1〇〇%之處理器利 用,處理器受時鐘驅動,提供100%之處理器利用給該二應 用’導致於有限電池電力之使用沒有效率。 因此需要一種用以改良攜帶型電子裝置有限電池電力之 利用的方法及裝置,其依照執行應用所需之資源量,來提 供執行該應用之資源量。 發明概要: 將本發明的目的以一種方式來實行,就是提供一種用於 改良攜帶型電子裝置有限資源之利用的方法,其中處理器 係連接至可程式資源配置(PR As ),而PR A則依照資源利用 輸入(RUI)來提供每一對應之該等有限資源之可程式部份, 以及其中該處理器利用該等PRA中每一有限資源之程式化部 份來執行任務。該方法包含步驟如下:自記憶體中擷取RUI 及一任務,依照RUI將每一PRA程式化,處理器只使用pRA 中由RUI所界定之該等有限資源之程式化部份來執行任務。 圖式簡述 圖1之方塊圖説明在一個攜帶型電子裝置中,一個依照本 發明較佳之實施例的資料處理系統。 --------^丨裝------訂 -----^---^ ^ (請先閱讀背面之注意事項再填寫本頁)
A7 B7 第84105183號專利申請案 多月書修正頁(85年11月) 五、發明説明(士) 圖2説明在圖1中依照本發明較佳之實施例的資料處理系 統部份方塊圖。 圖3説明依照本發明較佳之實施例,一個和圖1之資料處 理系統通訊之任務説明摘要。 圖4説明依照本發明較佳之實施例,圖2中之資料處理系 統之部份的運作流程圖》 圖5説明依照本發明較佳之實施例,圖2中之資料處理系 統之部份更進一步的運作流程圖。 發明詳述 圖1説明依照本發明在一攜帶型電子裝置中,資料處理系 統20之方塊圖。資料處理系統2〇包括中央處理單元(c ρ 口) 22、計時器24、通用非同步收發器(U art)模組26、LCD控 制模组28 '串列週邊介面(SPI) 32、内部資訊匯流排線路34 、系統積體模組(SIM)40、及多功能埠42及44,以及埠46及 48。 SIΜ 40和内部匯流排線路34相連,並經由内部匯流排線路 34收發信號至資料處理系統2〇或至資料處理系統2〇之外部 線路》系統記憶體30經由SIM40和資料處理系統2〇相連。另 外,SIΜ 4(]包括用以提供可程式部份之資源給c ρ υ或處理 器22的可程式資源配置(pras)。多功能淳42及44可收發資 料處理系統20之外部信號,並和内部匯流排線路34相連。 埠46及48可收發資料處理系統20之外部信號,並和内部匯 流排線路34相連。埠42、44及46是多目的並列雙向埠,用於 收發資料處理系統20之外部信號(如鍵盤、外部記憶體、 *__ * b - 咏法尺度適:^關家辟(CNS) A4%^ (21Qx297公釐 I---------神衣------,訂------^ * - (請先閲讀背面之注意事項再填寫本育) 經濟部中央揉準局員工消費合作社印袈 經濟部中央標準局貝工消費合作社印製 A7 _____B7 五、發明説明(4 ) DSP(數位信號處理器)、調變器等)。埠必用於傳輸顯示器 資料至LCD顯示器49。埠42、44、46及48可和積體電路接腳 接頭或其他種類之終端搞合’用以收發資料處理系统 之外部信號。S I Μ 40可收發任何和内部匯流排線路34相連之 其他模組之信號。 CPU 22和内部匯流排線路34相連,並可收發每一和内部匯 流排線路34相連之其他模組之信號。CPU 22可經由S I Μ 40, 選擇性地收發資料處理系統20外部之信號。CPU通常負責接 收、直譯及執行做爲控制資料處理系統之軟體指令^ UART 26和内部匯流排線路34相連。uART26以標準鮑率支援和如 解調器及其他資料處理系統等外部裝置之非同步串列
SP 132利用内部匯流排線路34,收發資料處理系統2〇外部 及其他模組之信號。S P I 32是一主/從串列週邊界面,用以 和如數位至類66轉換器、非揮發性記憶體裝置,及其他資 料處理系統等外部裝置通訊。系統記憶體3〇雙向性地和s工m 40相連。系統記憶體30是一傳統記憶體單元,包含一由靜 4随機存取記憶體(RAM)儲存格及唯讀記憶體(R〇M)儲存格 爲行列之陣列。系統記憶體3〇可在資料處理系統2〇外部或 在資料處理系統2〇之同一積體電路上。在此説明之實施例 中,系統s己憶體3〇是一外部記憶體單元_。計時器鉍和内部 匯流排線路34相連,並經由内部匯流排線路34和資料處理 系統20之其他模组通訊。LCD控制模组涊和内部匯流排線路 34相連。LCD控制模組28提供用以更新和埠48相連之LCD .!;---(丨裝------訂 ---Γ 丨_ (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度)峨格(21()><297公董 經濟部中央橾準局負工消費合作杜印製 第84105183號專利申請案 中文説明書修正頁(85年11月) g 五、發明説明(厂) 示器螢幕的控制功能。 圖1所π t資料處理系統20實施例,説明微處理器群组中 一特殊之微處理器。因爲該同—群组之微處理器通常會有 多個不同之板上週邊或模组,圖i則只説明一資料處理系統 20之實施例》替代之資料處理系統2〇實施例,可能有較圖ι 所説明爲少、多或不同之板上週邊。 圖2祝明資料處理系統2〇中之一部份,其包含cpu或處理 器22、系統記憶體30及SIM40 »處理器22包括在本行技術領 域上知名的半導體微處理器,在較佳之實施例中處理器22 是摩托羅拉6 8 000型。系統記憶體3〇包括一儲存了有任務 210及任務説明摘要220之唯讀記憶體(R〇M)2〇〇,以及一 供給處理器22使用之随機存取記憶體(RAM)23 〇。另外, ROM 200亦可包含需要儲存於非揮發性記憶體之其他資訊 。任務210包含由ROM 200掏取或讀出並由處理器22依預 疋序列執行之指令’任務2 1 0也因而執行。任務説明摘要 2 2 0包括執行任務2 1 0所需之資訊,以及包括如圖3所説明 之一個或多個資源利用輸入(RUIs)250。任務説明摘要220 可包括執行任務2 10所需之另外資訊,例如對各種软趙常式 及硬體設定之起始設定等。SIM4D包括一可程式資源配置 (PRA) 240,其在較佳之實施例中包含_電力管理單元 (PMU)。在另一實施例’ SIM可包含處理器執行任務2 1〇所 需之用於控制其他資源的其他PRA。PRA 240和處理器22 搞合’以接收來自處理器22之R UI 2 5 0,並依照接收到之 RUI 250而提供處理器22-程式化部份之資源做爲因應。當?11八 -8 - 本紙張尺度適用中國國家標準(CNS ) A4说格(210X297公釐) ---------择------ΐτ----Γ--m (讀先閔讀背面之注意事項再填寫本頁) A7 B7 第84105183號專利申請案 中文説明書修正頁(85年11月) 五、發明説明(么)
㈣爲-如賴佳之時,似2 到之RUI25〇提供處理器22,定時⑽㈣目 240可週㈣地提供預定時鐘脈缝目給處理p處理器η 使用孩預定時鐘脈衝數目來執行任務,有利地是,只有本 收到時鐘脈衝時才產生電流,因此可省電。 W 因此’利用本發明只有提供預定時鐘脈衝數目給處理器 來執行任務,當接收到預定脈衝時,處理器有利地產生電 流。先前技術之方法,當執行任務時,不論處理器之需求 均提供連續之時鐘脈衝序列给處理器,導致較本發明爲低 之處理器利用及較高之耗用電流。 圖4説明-流程囷,該流程圖依照本發明較佳之實施例, 用於決定執行任務2 10時處理器所需資源之詳細步驟。一開 始在405,將PRA 240和一起始RUI 25〇程式化。然後處 理器使用和起始RUI 250程式化之PRA 24〇中部份資源來 執行任務210。當415中決定已使用和起始RUI程式化之 PRA 240中部份資源來完善地執行任務21〇時,將起始RUI 错存於ROM 200之任務説明摘要22〇中。另一方面,當 415中決定任務210無法完善地執行時,在42〇變更起始 RUI以使任務210能完善執行,然後41〇中使用在43〇中和 變更後之RUI程式化之PRA 240的部份資源來執行任務21〇 。重覆415之決定動作,一直到415中決定任務210已完善 地執行,則儲存該變更後之RUI 250於ROM 200之任務説 明摘要220中。可能需要重覆多次42〇之更改RUI 250、430 之將PRA 240和已更改之RUI程式化、410之使用已更改RUI來 9 - 表紙張尺度適用中國國家標準(CNS ) A4«L格(210X297公釐) {請先閲讀背面之注意事項再填寫本頁) i· 訂—Γ. 經濟部中央標準局員工消費合作社印製 A7 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明(7 ) 執行任務2 1 0、及決定任務2 1 0是否完善執行,才能決定儲 存於ROM 2 0 0中任務説明摘要220之RUI 2 5 0。 圖5説明一流程圖,該流程圖爲本發明實施例之作業細節 。過程開始於50 5中處理器22決定是否要執行任務21〇。當 50 5中執行任務210。在510處理器22擷取系統記憶體3〇中 ROM 200之任務説明摘要220。在較佳之實施例,處理器22 是以事件來驅動,也就是説處理器22需要在一特殊任務被 執行以使一事件發生時才執行任務。因此,在一事件是因 處理器22執行2 1 0而產.生的。如圖4之説明,任務2 1 〇之資 源需求是預定的,而如前所述,RUI 2 50是由ROM 2 0 0之 任務説明摘要來界定及儲存的。因此,對處理器22執行之 每一任務皆有一包含了 RUI之相對任務説明摘要儲存於R〇M 2 0 0中。任務説明摘要2 2 0依照執行相對任務所需之資源, 可包括一個或多個RUI 2 5 0。處理器然後在515依RUI 250 之界定來配置資源。在較佳之實施例,在擷取任務2 1 〇及任 務説明摘要220後,處理器22將PRA 240和所擷取之RUI 2 5 0程式化來配置資源。接著,當5 2 〇中資源已可用時,處 理器在525中只利用由已程式化之PRA 2 4 0所提供之資源, 有效地執行任務2 1 0。當無資源可用時,處理器22等到有資 源可用後才在5 2 5中執行任務2 1 〇。最後決定任務是否執行 完畢。當525中任務210執行完畢時,處理器22回到5〇5決 定是否要執行另一任務。但是,當53〇中525之執行任務 21 0並未完畢時,處理器22等到53〇執行完畢後,才回到 505來決定是否要執行下—任務。 I ^ 裝 I I 名 ^- (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 B7 五、發明説明(8 ) 依照本發明,一個相對任務在任務説明摘要中之預定rui ,使得ΡΜϋ在執行任務時提供處理器一預定時鐘脈衝數目, 減低了處理器之耗用電流’並將電池之省電改良。這是因 僅提供處理器預定時鐘脈衝數目來執行任務而達成的。因 此,僅提供處理器預定時鐘脈衝數目,較先前技術所提供 處理器之脈衝數目少。既然處理器之集極電流和時鐘脈衝 數目成正比’本發明有效地降低處理器所耗用之電流。 因此,本發明提供一用以改良攜帶型電子裝置有限電池 電力之利用的方法及裝置,其依照執行應用所需之資源量 來提供執行應用之資源量。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)
Claims (1)
- 號專利申請案 鉍 專利範圍修正本(85年”月)C8六、申請專利範圍 1. —種用於改良攜帶型電子裝置中有限資源之利用的方法 ,其中一處理器耦合於多個依照資源利用輸入(RUI)來提 供每一相對有限資源—可程式部份的可程式資源配置 (p R A S),而該處理器利用由該等p R A中每一有限資源之 已程式化邵份來執行任務,該方法包含以下步驟: (a) 由記憶體擷取RUIs及一任務; (b) 依照該ruis,將每—Pras程式化;以及 ⑹處理器僅使用依RUI s所界定P R As中該等有限資源 已程式化部份來執行任務。 2. 根據申請專利範圍第!項之方法,其中在該步驟⑻前之步 驟,包含: 決定每一 PRAs之RUIs,以提供每一有限資源之已程 式化部份’來使處理器完善地執行任務;以及 將RUIs儲存於該記憶體中。 3·根據申請專利範圍第2項之方法,其中該決定ru丨s之步 驟,包含以下步驟: 利用和起始RUI s程式化之pRas所提供之每一有限資 源之已程式化部份來執行任務;以及 當判定任務並未完善執行時,則更改起始RUIs來使任 務完善執行,而其中該儲#RUIs之步驟包括以下步驟: 當判定使用和起始RUIs程式化之PRAs所提供每一有 限資源之已程式部份能使任務完善執行時,將起始RUIs 視爲冗善化之RUIs予以儲存; 當判定使用和變更後之RUIs程式化之PRAs所提供每 六、申請專利範圍 A8 B8 C8 D8 一有限資源的已程式化部份能使任務完善執行時 更後之RUIs視爲完善化之rUIs予以儲 經濟部中央標準局貝工消費合作衽印製 ,將變 4.根據中請專利範圍第1項之方法,其中該步驟⑻包含當掏 取任務時由記憶體擷取RUIs之步驟。 、 卜種用以改良播帶型電子裝置中資料處理系統之處理器 (利用的方法,其處理器僅當收到時鐘脈衝時方予以利 用,該方法包含以下步驟: ⑻決定處理器執行一任務之時鐘脈衝數目;以及 (b)然後,當執行該任務時,僅將步驟⑻所決定之時鐘脈 衝數目傳送给處理器,因此只有當執行任務時才利用 處理器。 6. 根據巾料㈣圍第5項之方法,纟巾該處理器間歇性地 收到一時鐘脈衝數目,以及其中該時鐘脈衝數目界定該 處理器之利用程度,而該步驟⑻包含以下步驟: (al)決定處理器執行任務時,間歇性需要的時鐘脈衝數 目;以及 (a2)使用步驟(al)所決定之時鐘脈衝數目來決定處理器 之利用程度;以及該步驟(b )包含以下步驟; (b 1)然後,當執行任務時,只間歇性地傳輸步驟(a〗)所 決定之時鐘脈衝數目给處理器,因此,限制處理器 之利用程度爲步驟(a2)所決定之處理器利用程度。 7. 根據申請專利範圍第5項之方法,在步驟⑻之後包含爲能 提供時鐘脈衝數目而決定一對可程式資源配置(PRA)之 資源利用輸入的步驟。 A4洗格(2丨0X297公釐) 請 先 讀. 背 Φ 之 注· I 頁 訂 8 888 ABCD 300296 夂、申請專利範圍 (請先聞讀背面之注意事項再填寫本頁) 8. 根據申請專利範圍第7項之方法,在決定該ruI後,包含 以下步驟: 儲存該RUI ;以及 在執行任務前,擷取該RUI。 9. —種用以改良有限資源之利用的裝置,該裝置包含: 多個用以接收資源利用輸入(R UI s ),以及用以依照所 接收RUIs來提供多個相對有限資源之可程式部份的可程 式資源配置(PRAs); —個儲存一任務及一任務説明摘要的記憶體,其中該 任務説明摘要包括用以提供使該任務執行之每一有限資 源已程式化部份之該等PRAS的預定RUIs ;以及 一個和該等PRAs及記憶體耦合之處理器,用以在任務 執行前,由記憶體擷取該任務及任務説明摘要,用以將 PRAs和從該擷取之任務説明摘要中的預定RlJIs程式化 ,及用以只利用已程式化PRAs中每一有限資源之已程式 化部份來使任務執行。 經濟部_央標準局員工消費合作社印製 Id —種用以改進處理器之利用的裝置,其執行每一任務皆 需要一預定處理器利用程度,及其處理器利用程度是由 一預定時鐘脈衝數目所決定,及其耗用電流和該預定時 鐘脈衝數目成正比,該裝置包含: 一個用以接收資源利用輸入(RUI)、及用以依照所接收 之RUI來提供一預定時鐘脈衝數目的電力管理系统(pMu) * 一個儲存一第一任務説明摘要和第一任務之記憶體, 本紙張尺度適用中國國家標準(CNS )八4说格(210X297公慶) 六、申請專利範圍 、中占第—任務説明摘要包括一用以將PMu程式化以提 仅執仃第一任務所需之第—預定脈衝數目的第一尺口丨,及 ,存一第二任務説明摘要及第二任務之記憶體,其中該 罘一任務説明摘要包括一用以PMU程式化以提供執行第 —任務所需之第二預定脈衝數目的第二RUI ;以及 一個和該PMU及記憶體耦合之處理器,用以由記憶體 中擷取該第—任務及第一任務説明摘要,用以在執行第 —任務前將PMU和包括在所擷取之第一任務説明摘要内 =第一RUI程式化,用以在收到第一預定脈衝數目時執行 第一任務,因此以第一程度處理器利用來執行第—任務 ,並產生第一位階之耗用電流、及用以由記憶體擷取該 第二任務及第二任務説明摘要,用以在執行第二任務前 將PMU和包括於所擷取之第二任務説明摘要内之第二 RUI^式化,及用以在收到第二預定脈衝數目時執行第二 任務,因此以第二程度處理器利用來執行第二任務,並 產生第二位階之耗用電流。 11. 根據申請專利範園第10項之裝置,其中該PMU、記憶體 及處理器皆積體化於一半導體晶片上。 經濟部中央標準局貝工消費合作社印製 12. 根據申έ青專利範圍第][1項之裝置’其中該半導體晶片實 質上和摩托羅拉68328積體電路類似。 13. 根據申請專利範圍第項之裝置’其中該記憶體包含一 非揮發性半導體儲存裝置。 14. 根據申請專利範圍第丨3項之裝置,其中該非揮發性半導 體儲存裝置包含一唯讀記憶體。 本紙張尺度適用中國國家標準(CNS ) Μ说格(210 X 297公釐) A8 B8 C8 D8 中請專利範圍 15· —種攜帶型電子裝置包含: 請 先 閔 讀· 背 ιέ 之 »•砉 >王 意 事 項 再 I裝 頁 —個用以接收一資源利用輸入(RUI)、及用以依照所接 收之RUI來提供一預定時鐘脈衝數目的電力管理單元 (PMU); —個儲存一第一任務説明摘要及第一任務之記憶體, 其中該第一任務説明摘要包.括一用以將PMU程式化以提 供執行第一任務所需之第—預定時鐘脈衝數目的第— RUI ,及儲存一第二任務説明摘要及第二任務之記憶體,其 中该第二任務説明摘要包括一用以將P M U程式化以提供 執行第—任務所需之第二預定時鐘脈衝數目的第二RUI ; 以及 i 經濟部中央揉準局貝工消費合作社印製 一個和PMU及記憶體耦合之處理器,用以由記憶體中 擷取第一任務及第一任務説明摘要,用以在執行第一任 務前將PMU和包括於所擷取第一任務説明摘要内之第一 RUI程式化,用以接收來自已程SKPMU之第一預定脈 衝數目,及用以在接收第—預定時鐘衝時執行第一任務 ,處理器以第一程度處理器利用進行運作並產生第一位 階段足耗用電流,用以由記憶體擷取第二任務及第二任 務説明摘要,用以在執行第二任務前將PMU和包括於所 揭取第二任務説明摘要内之第二RUI程式化,用以接收來 自已程式化PMU之第二敎脈衝數目,及用以在接收第 二預定時鐘脈衝時執行第二任務,處理器以第一程度處 理器利用進行運作並產生第二位階段之耗用電流。 16.根據申請專利範圍第15項之攜帶型電子裝置,其中哕 本紙張尺度速用中國國家梯準(CNS) 釐-) 申請專利範圍 A8 Βδ C8 D8 PMU另外包含一依照所接收之RUI間歇性地提供該預定 時鐘脈衝數目的PMU。 請先 閱 讀背 ιέ 之 、,里 i 事 項 I 旁 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/444,347 US5680626A (en) | 1995-05-18 | 1995-05-18 | Method and apparatus for providing only that number of clock pulses necessary to complete a task |
Publications (1)
Publication Number | Publication Date |
---|---|
TW300296B true TW300296B (zh) | 1997-03-11 |
Family
ID=23764529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW084105183A TW300296B (zh) | 1995-05-18 | 1995-05-23 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5680626A (zh) |
EP (1) | EP0744691A3 (zh) |
JP (1) | JPH09120363A (zh) |
KR (1) | KR100386199B1 (zh) |
CN (1) | CN1143780A (zh) |
TW (1) | TW300296B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4158239B2 (ja) * | 1998-09-08 | 2008-10-01 | ソニー株式会社 | 情報処理装置および方法、並びに記録媒体 |
US7137003B2 (en) * | 2001-02-27 | 2006-11-14 | Qualcomm Incorporated | Subscriber identity module verification during power management |
US7757094B2 (en) * | 2001-02-27 | 2010-07-13 | Qualcomm Incorporated | Power management for subscriber identity module |
US7111179B1 (en) | 2001-10-11 | 2006-09-19 | In-Hand Electronics, Inc. | Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2294139A (en) * | 1940-02-10 | 1942-08-25 | Pierce John B Foundation | Building construction |
JPS6145354A (ja) * | 1984-08-10 | 1986-03-05 | Nec Corp | マイクロプロセツサ |
JPH01194034A (ja) * | 1988-01-29 | 1989-08-04 | Fujitsu Ltd | プログラムの最適化対象データ選択方式 |
US5222239A (en) * | 1989-07-28 | 1993-06-22 | Prof. Michael H. Davis | Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources |
US5295065A (en) * | 1990-06-01 | 1994-03-15 | Motorola, Inc. | Resource-lot association coordinator |
JP3343346B2 (ja) * | 1990-11-28 | 2002-11-11 | 株式会社日立製作所 | 消費電力制御方式、情報処理装置および複合部品 |
US5461266A (en) * | 1990-11-27 | 1995-10-24 | Hitachi, Ltd. | Power consumption control system |
DE69229819T2 (de) * | 1991-06-18 | 2000-01-27 | Nokia Mobile Phones Ltd | Einstellung der Taktfrequenz einer elektrischen Schaltung |
JPH05173989A (ja) * | 1991-12-24 | 1993-07-13 | Kawasaki Steel Corp | 計算機及びマルチプロセッサ計算装置 |
US5339445A (en) * | 1992-11-16 | 1994-08-16 | Harris Corporation | Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption |
US5467268A (en) * | 1994-02-25 | 1995-11-14 | Minnesota Mining And Manufacturing Company | Method for resource assignment and scheduling |
US5493684A (en) * | 1994-04-06 | 1996-02-20 | Advanced Micro Devices | Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility |
US5590269A (en) * | 1994-04-22 | 1996-12-31 | Minnesota Mining & Manufacturing Company | Resource assignment system providing mixed-initiative user interface updates |
-
1995
- 1995-05-18 US US08/444,347 patent/US5680626A/en not_active Expired - Lifetime
- 1995-05-23 TW TW084105183A patent/TW300296B/zh not_active IP Right Cessation
-
1996
- 1996-05-06 EP EP96107081A patent/EP0744691A3/en not_active Withdrawn
- 1996-05-09 KR KR1019960015173A patent/KR100386199B1/ko not_active IP Right Cessation
- 1996-05-14 CN CN96105891A patent/CN1143780A/zh active Pending
- 1996-05-14 JP JP8143554A patent/JPH09120363A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR100386199B1 (ko) | 2003-09-19 |
JPH09120363A (ja) | 1997-05-06 |
EP0744691A2 (en) | 1996-11-27 |
KR960042406A (ko) | 1996-12-21 |
US5680626A (en) | 1997-10-21 |
EP0744691A3 (en) | 1998-11-25 |
CN1143780A (zh) | 1997-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI309765B (en) | Method and apparatus for controlling power supply in a computer system | |
CN113093899A (zh) | 一种跨电源域数据传输方法 | |
TW300296B (zh) | ||
KR100954661B1 (ko) | Sm버스에 대한 aml 액세스를 용이하게 하는 시스템과, sm버스 이벤트 핸들링 시스템, 방법 및 컴퓨터 판독가능 매체 | |
JP2003076952A (ja) | Sdメモリカードホストコントローラ及びクロック制御方法 | |
US6055642A (en) | Single chip clock control circuit operating independently of CPU control | |
US7689991B2 (en) | Bus management techniques | |
CN108345376A (zh) | 低功耗芯片唤醒方法、装置及低功耗芯片 | |
CN101281418B (zh) | 设定通用串行总线设备的方法及计算机可读取的记录媒体 | |
CN114123457A (zh) | 一种供电方法、装置及设备 | |
CN203325179U (zh) | 一种多接口电力抄表终端电路结构 | |
CN101169637A (zh) | 一种可编程控制器的核心单元及其使用方法 | |
CN210955053U (zh) | 一种用于配置i2c总线芯片的接口电路 | |
CN211669535U (zh) | 一种plc主控模块与io模块的连接结构 | |
TW522298B (en) | Apparatus and method for automatically detecting stable operating frequency | |
CN111917620B (zh) | Mcu业务处理方法、装置、电子设备及可存储介质 | |
CN111581151B (zh) | Mcu端口驱动可重构方法 | |
CN111581150B (zh) | Mcu中gpio功能可重构方法 | |
TW201044136A (en) | External frequency adjustment methods and systems, and computer program products thereof | |
CN210742960U (zh) | 具有指纹识别的装置 | |
TW494303B (en) | Input/output controller | |
TW550452B (en) | Power-on self test device and the method thereof | |
CN116165926A (zh) | 一种家电产品 | |
TW385385B (en) | Method for entering power saving mode of notebook PC | |
CN111858460A (zh) | 一种fpga异构计算平台的控制方法及相关组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |