CN111858460A - 一种fpga异构计算平台的控制方法及相关组件 - Google Patents

一种fpga异构计算平台的控制方法及相关组件 Download PDF

Info

Publication number
CN111858460A
CN111858460A CN202010614684.XA CN202010614684A CN111858460A CN 111858460 A CN111858460 A CN 111858460A CN 202010614684 A CN202010614684 A CN 202010614684A CN 111858460 A CN111858460 A CN 111858460A
Authority
CN
China
Prior art keywords
fpga
card
board card
fpga accelerator
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010614684.XA
Other languages
English (en)
Inventor
张静东
王江为
阚宏伟
徐亚明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN202010614684.XA priority Critical patent/CN111858460A/zh
Publication of CN111858460A publication Critical patent/CN111858460A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)

Abstract

本申请公开了一种FPGA异构计算平台的控制方法及相关组件，应用于每个板卡管理模块，包括：接收远程管理中心下发的工作指令；根据工作指令、所有FPGA板卡组的开启状态和低功耗原则，确定所在的FPGA板卡组中待开启的FPGA加速卡；向待开启的FPGA加速卡的微控制器发送配置指令，以降低该FPGA加速卡的动态功耗。本发明中的控制方法应用于远程管理中心、板卡管理模块和FPGA加速卡的结构的FPGA异构计算平台，由板卡管理模块控制所在FPGA板卡组的FPGA加速卡，进而实现降低动态功耗的效果。由于FPGA加速卡与远程管理中心的通讯通过网络实现，每张FPGA加速卡可独立控制，灵活满足实际运行需求。

Description

一种FPGA异构计算平台的控制方法及相关组件
技术领域
本发明涉及FPGA异构计算领域，特别涉及一种FPGA异构计算平台的控制方法及相关组件。
背景技术
异构计算是指在一个计算系统中使用不同的计算芯片或者同种芯片采用不同的系统架构形式。传统的计算方式大多采用同构计算系统，例如在一个计算系统中采用CPU(Central Processing Unit，中央处理器)作为单一计算芯片，系统采用集中式的本地计算，就是传统的同构计算系统。当我们既采用CPU，又采用FPGA(Field－Programmable GateArray，现场可编程门阵列)加速器做计算时，这样的系统就属于异构计算系统。
现有的FPGA异构计算系统，通常是FPGA加速卡以PCIe(Peripheral ComponentInterconnect Express，高速串行计算机扩展总线标准)外设卡的形式存在，并与服务器机卡绑定，通过服务器的BMC(Baseboard Management Controller，基板管理控制器)管理系统，可以控制服务器的开关机、远程控制。BMC管理系统还可以监控服务器各种传感器数据、各种设备工作状态信息以及系统运行状况等信息。BMC管理系统读取主板电源芯片的寄存器参数电流值，间接统计各个PCIe设备的总功耗。一般而言，这种紧耦合下的异构计算系统，无法独立控制每张加速卡的电源，加速卡的电源都跟随服务器对整个加速板卡的上下电动作，一旦板卡下电，很可能会引起PCIe设备异常，导致服务器重启；板卡重新上电，系统需要重新扫描枚举可用PCIe设备，休眠启动耗时长，不能满足异构计算系统实际运行需求。
因此，如何提供一种解决上述技术问题的方案是目前本领域技术人员需要解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种满足异构计算系统实际运行需求并进行功率控制的FPGA异构计算平台的控制方法及相关组件。其具体方案如下：
一种FPGA异构计算平台的控制方法，所述FPGA异构计算平台包括：远程管理中心，与所述远程管理中心通过网络连接的多个FPGA板卡组，每个所述FPGA板卡组包括板卡管理模块和多个FPGA加速卡，所述控制方法应用于每个所述板卡管理模块，包括：
接收所述远程管理中心下发的工作指令；
根据所述工作指令、所有所述FPGA板卡组的开启状态和低功耗原则，确定该板卡管理模块所在的所述FPGA板卡组中待开启的所述FPGA加速卡；
向待开启的所述FPGA加速卡的微控制器发送配置指令，以降低该FPGA加速卡的动态功耗。
优选的，所述向待开启的所述FPGA加速卡的微控制器发送配置指令之前，还包括：
根据所述工作指令和动态功耗降低原则，生成对应的配置指令；
配置指令包括所述FPGA加速卡的电源配置指令和时钟配置指令。
优选的，所述控制方法还包括：
监控每个所述FPGA加速卡的状态参数，根据所述状态参数生成新的调整指令，以降低该FPGA加速卡的动态功耗。
优选的，所述状态参数包括输入电压和输入电流。
优选的，所述控制方法还包括：
将空闲blank配置文件配置到运行的所述FPGA加速卡的空闲区域，以降低该FPGA加速卡的静态功耗。
优选的，所述空闲blank配置文件具体为无应用逻辑的动态PR配置文件。
优选的，所述低功耗原则具体为：
结合所述工作指令和所有所述FPGA板卡组的开启状态，确定当前FPGA板卡组的FPGA加速卡需求数量；
判断所述FPGA加速卡需求数量是否支持当前FPGA板卡组中所有所述FPGA加速卡开启；
若是，确定当前FPGA板卡组中待开启的所述FPGA加速卡为所有所述FPGA加速卡；
若否，确定当前FPGA板卡组中待开启的所述FPGA加速卡与所述FPGA加速卡需求数量对应。
相应的，本发明还公开了一种FPGA异构计算平台的板卡管理模块，所述FPGA异构计算平台包括：远程管理中心，与所述远程管理中心通过网络连接的多个FPGA板卡组，每个所述FPGA板卡组包括板卡管理模块和多个FPGA加速卡，其中每个所述板卡管理模块包括：
指令接收单元，用于接收所述远程管理中心下发的工作指令；
FPGA加速卡确定单元，用于根据所述工作指令、所有所述FPGA板卡组的开启状态和低功耗原则，确定该板卡管理模块所在的所述FPGA板卡组中待开启的所述FPGA加速卡；
配置指令确定单元，用于向待开启的所述FPGA加速卡的微控制器发送配置指令，以降低该FPGA加速卡的动态功耗。
相应的，本发明还公开了一种FPGA异构计算平台的控制装置，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上文任一项所述FPGA异构计算平台的控制方法的步骤。
相应的，本发明还公开了一种可读存储介质，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上文任一项所述FPGA异构计算平台的控制方法的步骤。
本发明公开了一种FPGA异构计算平台的控制方法，包括：接收所述远程管理中心下发的工作指令；根据所述工作指令、所有所述FPGA板卡组的开启状态和低功耗原则，确定该板卡管理模块所在的所述FPGA板卡组中待开启的所述FPGA加速卡；向待开启的所述FPGA加速卡的微控制器发送配置指令，以降低该FPGA加速卡的动态功耗。本发明中的控制方法应用于远程管理中心、板卡管理模块和FPGA加速卡的结构的FPGA异构计算平台，由板卡管理模块控制所在FPGA板卡组的FPGA加速卡，进而实现降低动态功耗的效果。由于FPGA加速卡与远程管理中心的通讯通过网络实现，每张FPGA加速卡可独立控制，灵活满足实际运行需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例中一种FPGA异构计算平台的结构分布图；
图2为本发明实施例中一种FPGA异构计算平台的控制方法的步骤流程图；
图3为本发明实施例中一种FPGA异构计算平台的板卡管理模块的结构分布图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有技术中常见紧耦合下的异构计算系统，无法独立控制每张加速卡的电源，加速卡的电源都跟随服务器对整个加速板卡的上下电动作，，不能满足异构计算系统实际运行需求。本发明中的控制方法应用于远程管理中心、板卡管理模块和FPGA加速卡的结构的FPGA异构计算平台，由板卡管理模块控制所在FPGA板卡组的FPGA加速卡，进而实现降低动态功耗的效果。
本发明实施例公开了一种FPGA异构计算平台的控制方法，FPGA异构计算平台参见图1所示，包括：远程管理中心1，与远程管理中心1通过网络连接的多个FPGA板卡组2，每个FPGA板卡组2包括板卡管理模块21和多个FPGA加速卡22，其中FPGA板卡组2与远程管理中心1的网络连接媒介可以是以太网、i2c、USB等，此处不作限制。
控制方法应用于每个板卡管理模块21，参见图2所示，包括：
S1：接收远程管理中心1下发的工作指令；
S2：根据工作指令、所有FPGA板卡组2的开启状态和低功耗原则，确定该板卡管理模块21所在的FPGA板卡组2中待开启的FPGA加速卡22；
可以理解的是，此处的低功耗原则主要包括：尽量确定工作指令需求的FPGA加速卡22为整组FPGA板卡组2，也即低功耗原则具体为：
结合工作指令和所有FPGA板卡组2的开启状态，确定当前FPGA板卡组2的FPGA加速卡22需求数量；
判断FPGA加速卡22需求数量是否支持当前FPGA板卡组2中所有FPGA加速卡22开启；
若是，确定当前FPGA板卡组2中待开启的FPGA加速卡22为所有FPGA加速卡22；
若否，确定当前FPGA板卡组2中待开启的FPGA加速卡22与FPGA加速卡22需求数量对应。
可以理解的是，考虑整体信息统筹，步骤S2的工作可由远程管理中心1实现，也可在FPGA异构计算平台中再设置一个控制器，一端连接远程管理中心1，另一端连接所有的板卡管理模块21，然后由该控制器确定每个FPGA板卡组2中待开启的FPGA加速卡22并下发相应的工作指令给对应的板卡管理模块21；此外，每个FPGA板卡组2中的板卡管理模块21也能够在工作指令中确定所有FPGA板卡组2中待开启的FPGA加速卡22，再根据FPGA异构计算平台中FPGA板卡组2的优先级关系，确定所在的FPGA板卡组2中待开启的FPGA加速卡22，例如三组FPGA板卡组2的优先级从前到后依次为A组、B组和C组，每组包括2个FPGA加速卡22，若工作指令对应的FPGA加速卡22总需求数量为3，每个板卡管理模块21都可确定待开启的FPGA加速卡22为A组的2个FPGA加速卡22和B组的1个FPGA加速卡22，此时B组的另一个FPGA加速卡22和C组的FPGA加速卡22均处于低功耗模式；再或者，板卡管理模块21之间也可进行通讯，进一步确定所有FPGA板卡组2中FPGA加速卡22的开启状态，然后确定其所在的FPGA板卡组2的FPGA加速卡22需求数量。
S3：向待开启的FPGA加速卡22的微控制器发送配置指令，以降低该FPGA加速卡22的动态功耗。
进一步的，步骤S3向待开启的FPGA加速卡22的微控制器发送配置指令之前，还可包括：
根据工作指令和动态功耗降低原则，生成对应的配置指令；
配置指令包括FPGA加速卡22的电源配置指令和时钟配置指令。
可以理解的是，工作指令对应不同的业务需求，不同的业务需求对应不同频率的时钟和电源，除了业务需求外，配置指令的生成还需考虑动态功耗降低原则，从而控制FPGA加速卡22在运行过程中动态功耗较低。
类似的，控制方法还包括：
S4：监控每个FPGA加速卡22的状态参数，根据状态参数生成新的调整指令，以降低该FPGA加速卡22的动态功耗。
具体的，状态参数包括输入电压和输入电流。
可以理解的是，配置指令为FPGA加速卡22开启前的设置，调整指令为FPGA加速卡22在运行过程中的动态功耗调整。
进一步的，控制方法还包括：
S5：将空闲blank配置文件配置到运行的FPGA加速卡22的空闲区域，以降低该FPGA加速卡22的静态功耗。
可以理解的是，该步骤中实际使用了PR(Partial Reconfiguration，部分重配置)技术，在FPGA加速卡22有kernel完成运算后，将该kernel所在PR区域重配置为blank模式，进而降低FPGA加速卡22中的静态功耗，能够更细粒度地控制FPGA异构计算平台的总功耗。
具体的，空闲blank配置文件具体为无应用逻辑的动态PR配置文件。通常，这种空闲blank配置文件没有应用逻辑，只有输入输出逻辑和常规配置文件格式。
本发明实施例公开了一种FPGA异构计算平台的控制方法，包括：接收所述远程管理中心下发的工作指令；根据所述工作指令、所有所述FPGA板卡组的开启状态和低功耗原则，确定该板卡管理模块所在的所述FPGA板卡组中待开启的所述FPGA加速卡；向待开启的所述FPGA加速卡的微控制器发送配置指令，以降低该FPGA加速卡的动态功耗。本发明中的控制方法应用于远程管理中心、板卡管理模块和FPGA加速卡的结构的FPGA异构计算平台，由板卡管理模块控制所在FPGA板卡组的FPGA加速卡，进而实现降低动态功耗的效果。由于FPGA加速卡与远程管理中心的通讯通过网络实现，每张FPGA加速卡可独立控制，灵活满足实际运行需求。
相应的，本发明实施例还公开了一种FPGA异构计算平台的板卡管理模块，FPGA异构计算平台如图1所示，包括：远程管理中心1，与远程管理中心1通过网络连接的多个FPGA板卡组2，每个FPGA板卡组2包括板卡管理模块21和多个FPGA加速卡22，其中每个板卡管理模块21如图3所示，包括：
指令接收单元01，用于接收远程管理中心1下发的工作指令；
FPGA加速卡确定单元02，用于根据工作指令、所有FPGA板卡组2的开启状态和低功耗原则，确定该板卡管理模块所在的FPGA板卡组2中待开启的FPGA加速卡22；
配置指令确定单元03，用于向待开启的FPGA加速卡22的微控制器发送配置指令，以降低该FPGA加速卡22的动态功耗。
本发明中的控制方法应用于远程管理中心、板卡管理模块和FPGA加速卡的结构的FPGA异构计算平台，由板卡管理模块控制所在FPGA板卡组的FPGA加速卡，进而实现降低动态功耗的效果。由于FPGA加速卡与远程管理中心的通讯通过网络实现，每张FPGA加速卡可独立控制，灵活满足实际运行需求。
在一些具体的实施例中，配置指令确定单元03还用于：
根据所述工作指令和动态功耗降低原则，生成对应的配置指令；
配置指令包括所述FPGA加速卡的电源配置指令和时钟配置指令。
在一些具体的实施例中，板卡管理模块21还包括调整指令确定单元04，用于：
监控每个所述FPGA加速卡的状态参数，根据所述状态参数生成新的调整指令，以降低该FPGA加速卡的动态功耗。
在一些具体的实施例中，所述状态参数包括输入电压和输入电流。
在一些具体的实施例中，板卡管理模块21还包括静态功耗调整单元05，用于：
将空闲blank配置文件配置到运行的所述FPGA加速卡的空闲区域，以降低该FPGA加速卡的静态功耗。
在一些具体的实施例中，所述空闲blank配置文件具体为无应用逻辑的动态PR配置文件。
在一些具体的实施例中，所述低功耗原则具体为：
结合所述工作指令和所有所述FPGA板卡组的开启状态，确定当前FPGA板卡组的FPGA加速卡需求数量；
判断所述FPGA加速卡需求数量是否支持当前FPGA板卡组中所有所述FPGA加速卡开启；
若是，确定当前FPGA板卡组中待开启的所述FPGA加速卡为所有所述FPGA加速卡；
若否，确定当前FPGA板卡组中待开启的所述FPGA加速卡与所述FPGA加速卡需求数量对应。
相应的，本发明实施例还公开了一种FPGA异构计算平台的控制装置，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上文任一实施例所述FPGA异构计算平台的控制方法的步骤。
相应的，本发明实施例还公开了一种可读存储介质，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上文任一实施例所述FPGA异构计算平台的控制方法的步骤。
可以理解的是，以上有关FPGA异构计算平台的控制装置、可读存储介质的相关内容，均可参照上文实施例中有关FPGA异构计算平台的控制方法的细节描述。
其中，所述FPGA异构计算平台的控制装置和可读存储介质均具有与FPGA异构计算平台的控制方法相同的有益效果。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种FPGA异构计算平台的控制方法及相关组件进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种FPGA异构计算平台的控制方法，其特征在于，所述FPGA异构计算平台包括：远程管理中心，与所述远程管理中心通过网络连接的多个FPGA板卡组，每个所述FPGA板卡组包括板卡管理模块和多个FPGA加速卡，所述控制方法应用于每个所述板卡管理模块，包括：
接收所述远程管理中心下发的工作指令；
根据所述工作指令、所有所述FPGA板卡组的开启状态和低功耗原则，确定该板卡管理模块所在的所述FPGA板卡组中待开启的所述FPGA加速卡；
向待开启的所述FPGA加速卡的微控制器发送配置指令，以降低该FPGA加速卡的动态功耗。
2.根据权利要求1所述控制方法，其特征在于，所述向待开启的所述FPGA加速卡的微控制器发送配置指令之前，还包括：
根据所述工作指令和动态功耗降低原则，生成对应的配置指令；
配置指令包括所述FPGA加速卡的电源配置指令和时钟配置指令。
3.根据权利要求1所述控制方法，其特征在于，还包括：
监控每个所述FPGA加速卡的状态参数，根据所述状态参数生成新的调整指令，以降低该FPGA加速卡的动态功耗。
4.根据权利要求3所述控制方法，其特征在于，所述状态参数包括输入电压和输入电流。
5.根据权利要求1-4任一项所述控制方法，其特征在于，还包括：
将空闲blank配置文件配置到运行的所述FPGA加速卡的空闲区域，以降低该FPGA加速卡的静态功耗。
6.根据权利要求5所述控制方法，其特征在于，所述空闲blank配置文件具体为无应用逻辑的动态PR配置文件。
7.根据权利要求6所述控制方法，其特征在于，所述低功耗原则具体为：
结合所述工作指令和所有所述FPGA板卡组的开启状态，确定当前FPGA板卡组的FPGA加速卡需求数量；
判断所述FPGA加速卡需求数量是否支持当前FPGA板卡组中所有所述FPGA加速卡开启；
若是，确定当前FPGA板卡组中待开启的所述FPGA加速卡为所有所述FPGA加速卡；
若否，确定当前FPGA板卡组中待开启的所述FPGA加速卡与所述FPGA加速卡需求数量对应。
8.一种FPGA异构计算平台的板卡管理模块，其特征在于，所述FPGA异构计算平台包括：远程管理中心，与所述远程管理中心通过网络连接的多个FPGA板卡组，每个所述FPGA板卡组包括板卡管理模块和多个FPGA加速卡，其中每个所述板卡管理模块包括：
指令接收单元，用于接收所述远程管理中心下发的工作指令；
FPGA加速卡确定单元，用于根据所述工作指令、所有所述FPGA板卡组的开启状态和低功耗原则，确定该板卡管理模块所在的所述FPGA板卡组中待开启的所述FPGA加速卡；
配置指令确定单元，用于向待开启的所述FPGA加速卡的微控制器发送配置指令，以降低该FPGA加速卡的动态功耗。
9.一种FPGA异构计算平台的控制装置，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述FPGA异构计算平台的控制方法的步骤。
10.一种可读存储介质，其特征在于，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述FPGA异构计算平台的控制方法的步骤。
CN202010614684.XA 2020-06-30 2020-06-30 一种fpga异构计算平台的控制方法及相关组件 Withdrawn CN111858460A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010614684.XA CN111858460A (zh) 2020-06-30 2020-06-30 一种fpga异构计算平台的控制方法及相关组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010614684.XA CN111858460A (zh) 2020-06-30 2020-06-30 一种fpga异构计算平台的控制方法及相关组件

Publications (1)

Publication Number Publication Date
CN111858460A true CN111858460A (zh) 2020-10-30

Family

ID=72989225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010614684.XA Withdrawn CN111858460A (zh) 2020-06-30 2020-06-30 一种fpga异构计算平台的控制方法及相关组件

Country Status (1)

Country Link
CN (1) CN111858460A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100281448A1 (en) * 2004-06-04 2010-11-04 The Regents Of The University Of California Low-power fpga circuits and methods
CN102361450A (zh) * 2011-07-07 2012-02-22 上海华为技术有限公司 可编程逻辑器件
CN104808769A (zh) * 2015-04-21 2015-07-29 广东高云半导体科技股份有限公司 一种低功耗fpga器件
CN106681472A (zh) * 2016-10-20 2017-05-17 南方电网科学研究院有限责任公司 异构多核处理器功耗控制装置及其功耗控制方法
CN107346170A (zh) * 2017-07-20 2017-11-14 郑州云海信息技术有限公司 一种fpga异构计算加速系统及方法
CN109254549A (zh) * 2018-08-31 2019-01-22 上海集成电路研发中心有限公司 一种fpga网络及其工作方法
CN109614293A (zh) * 2018-12-13 2019-04-12 广东浪潮大数据研究有限公司 一种fpga异构加速卡的管理系统及方法
CN109613970A (zh) * 2018-11-29 2019-04-12 四川九洲电器集团有限责任公司 一种基于fpga和dsp架构的低功耗处理方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100281448A1 (en) * 2004-06-04 2010-11-04 The Regents Of The University Of California Low-power fpga circuits and methods
CN102361450A (zh) * 2011-07-07 2012-02-22 上海华为技术有限公司 可编程逻辑器件
CN104808769A (zh) * 2015-04-21 2015-07-29 广东高云半导体科技股份有限公司 一种低功耗fpga器件
CN106681472A (zh) * 2016-10-20 2017-05-17 南方电网科学研究院有限责任公司 异构多核处理器功耗控制装置及其功耗控制方法
CN107346170A (zh) * 2017-07-20 2017-11-14 郑州云海信息技术有限公司 一种fpga异构计算加速系统及方法
CN109254549A (zh) * 2018-08-31 2019-01-22 上海集成电路研发中心有限公司 一种fpga网络及其工作方法
CN109613970A (zh) * 2018-11-29 2019-04-12 四川九洲电器集团有限责任公司 一种基于fpga和dsp架构的低功耗处理方法
CN109614293A (zh) * 2018-12-13 2019-04-12 广东浪潮大数据研究有限公司 一种fpga异构加速卡的管理系统及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JOSE NUNEZ-YANEZ: "Run-time power and performance scaling with CPU-FPGA hybrids", 《2014 NASA/ESA CONFERENCE ON ADAPTIVE HARDWARE AND SYSTEMS (AHS)》 *
梁志坚: "一种高性能低功耗微控制器的设计", 《微电子学》 *

Similar Documents

Publication Publication Date Title
US7783907B2 (en) Power management of multi-processor servers
US8977880B2 (en) Method for managing power supply of multi-core processor system involves powering off main and slave cores when master bus is in idle state
DE112006003444B4 (de) Verfahren und Vorrichtung zum Erfassen von Prozessorzustands-Übergängen
DE102014003704B4 (de) Plattform-agnostisches Powermanagement
CN102057344A (zh) 睡眠处理器
DE10393969T5 (de) Mechanismus zur Verteilung von Unterbrechungen niedrigster Priorität unter Berücksichtigung des Prozessorleistungszustands
US20190041959A1 (en) System, Apparatus And Method For Handshaking Protocol For Low Power State Transitions
DE102009015495A1 (de) Energieverwaltung bei einer Plattform basierend auf der Lenkung über die Wartezeit
CN104169879A (zh) 用于有效功率管理的动态中断重新配置
CN103218027A (zh) 控制装置、控制方法以及电子装置
US20220244772A1 (en) Power management method and device
CN110399034A (zh) 一种SoC系统的功耗优化方法及终端
CN104881105A (zh) 电子装置
JP2019102078A (ja) システム電源管理方法及び計算機システム
CN104978233A (zh) 动态使用内存的方法与装置
CN113093899B (zh) 一种跨电源域数据传输方法
US9448617B2 (en) Systems and methods for messaging-based fine granularity system-on-a-chip power gating
CN101751265A (zh) 服务器的基本输入/输出系统的更新系统及其方法
US8832483B1 (en) System-on-chip with power-save mode processor
CN111858460A (zh) 一种fpga异构计算平台的控制方法及相关组件
CN102819474A (zh) 系统操作的测试方法和装置
CN106843448B (zh) 一种电源管理芯片以及用于电源管理芯片的控制方法
CN102594575A (zh) 控制服务器休眠与唤醒的系统及方法
CN114338808A (zh) 一种数据管理方法及装置、服务器
US20180341482A1 (en) Method and arrangement for utilization of a processing arrangement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20201030

WW01 Invention patent application withdrawn after publication