CN210955053U - 一种用于配置i2c总线芯片的接口电路 - Google Patents

Abstract

本实用新型属于工业总线通信技术领域，具体公开了一种用于配置I2C总线芯片的接口电路，多个旋转电位器的旋转端分别与多个A/D转换器的信号输入端相对应连接，多个A/D转换器的的信号输出端分别与译码器的输入端连接；译码器的输出端与单片机的输入端相连；单片机的时钟输入端与晶振的时钟输出端相连，单片机的复位端与复位电路的一端相连，单片机的输出端与控制器的输入端相连；控制器的输出端分别与多个寄存器的输入端相连。通过I2C总线实现带有UART接口的计算机产品和待通信芯片之间的数据传输，给计算机和待通信芯片之间的数据传输提供了一种可实现方式，实现了人机和带通信芯片的异步通信。同时它的结构简单，性价比高，具有普适性。

Description

一种用于配置I2C总线芯片的接口电路

技术领域

本实用新型涉及工业总线通信技术领域，更具体地，涉及一种用于配置I2C 总线芯片的接口电路。

背景技术

计算机在实现同一电路板的不同芯片通信上，是不可或缺的。而计算机和带通信芯片不存在同步时钟，就涉及异步通信问题。而通用异步收发器即UART是大部分人在民用和工业控制中的首要选择，几乎绝大部分的工业控制计算机都是集成有UART接口的，这就需要建立起异步通信后，进而通过I2C和芯片配置接口完成数据传递和转换。

在异步通信中，几乎所有的带有UART接口的计算机产品的UART波特率都是一个基频的倍数，如果待通信芯片所在电路板上CPU支持的UART波特率不是相同基频的倍数，那么两者就无法实现UART通信了，所以，实现待通信芯片所在电路板上CPU支持的波特率可调是实现异步通信的一个重要基础。

实用新型内容

针对现有技术中存在的上述弊端，本实用新型的目的是提供一种用于配置 I2C总线芯片的接口电路，解决了目前待通信芯片所在电路板上的CPU与高波特率计算机产品UART通信的难题。

本实用新型的目的及解决其技术问题是采用以下技术方案来实现的：

一种用于配置I2C总线芯片的接口电路，包括第一旋转电位器、第二旋转电位器、第三旋转电位器、第一A/D转换器、第二A/D转换器、第三A/D转换器、译码器、单片机、晶振、复位电路、控制器、第一寄存器、第二寄存器、第三寄存器、第四寄存器和第五寄存器组成；其中，所述第一旋转电位器、第二旋转电位器、第三旋转电位器的旋转端分别与所述第一A/D转换器、第二A/D转换器、第三A/D转换器的信号输入端相对应连接，所述第一旋转电位器、第二旋转电位器和第三旋转电位器的另一端接地；所述第一A/D转换器、第二A/D转换器、第三A/D转换器的的信号输出端分别与所述译码器的数据输入端连接；所述译码器的输出端与所述单片机的输入端相连；所述单片机的时钟输入端与所述晶振的时钟输出端相连，所述单片机的复位端与所述复位电路的一端相连，所述单片机的输出端与所述控制器的输入端相连；所述控制器的五个输出端分别与所述第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器的输入端相连。

优选的，所述第一旋转电位器、第二旋转电位器、第三旋转电位器、第一 A/D转换器、第二A/D转换器和第三A/D转换器组成外围电路，直流稳压源为所述外围电路供电。

优选的，所述直流稳压源的负端接地，所述直流稳压源的正端分别与所述第一旋转电位器、第二旋转电位器、第三旋转电位器相连。

优选的，所述译码器、单片机、晶振、复位电路、控制器、第一寄存器、第二寄存器、第三寄存器、第四寄存器和第五寄存器组成协议配置电路。

本实用新型实施例的用于配置I2C总线芯片的接口电路具有以下优点：一种用于配置I2C总线芯片的接口电路，包括第一旋转电位器、第二旋转电位器、第三旋转电位器、第一A/D转换器、第二A/D转换器、第三A/D转换器、译码器、单片机、晶振、复位电路、控制器、第一寄存器、第二寄存器、第三寄存器、第四寄存器和第五寄存器组成；其中，所述第一旋转电位器、第二旋转电位器、第三旋转电位器的旋转端分别与所述第一A/D转换器、第二A/D转换器、第三A/D 转换器的信号输入端相对应连接，所述第一旋转电位器、第二旋转电位器和第三旋转电位器的另一端接地；所述第一A/D转换器、第二A/D转换器、第三A/D 转换器的的信号输出端分别与所述译码器的数据输入端连接；所述译码器的输出端与所述单片机的输入端相连；所述单片机的时钟输入端与所述晶振的时钟输出端相连，所述单片机的复位端与所述复位电路的一端相连，所述单片机的输出端与所述控制器的输入端相连；所述控制器的五个输出端分别与所述第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器的输入端相连。通过I2C 总线实现带有UART接口的计算机产品和待通信芯片之间的数据传输。给计算机和待通信芯片之间的数据传输提供了一种可实现方式，实现了人机和带通信芯片的异步通信。同时它的结构简单，性价比高，具有普适性。

附图说明

图1为本实用新型实施例提供的一种用于配置I2C总线芯片的接口电路的结构示意图；

图中：1、第一旋转电位器；2、第二旋转电位器；3、第三旋转电位器；4、第一A/D装换器；5、第二A/D转换器；6、第三A/D转换器；7、译码器；8、单片机；9、晶振；10、复位电路；11、控制器；12、第一寄存器；13、第二寄存器；14、第三寄存器；15、第四寄存器；16、第五寄存器。

具体实施方式

为更进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本实用新型提出的用于配置I2C总线芯片的接口电路其具体实施方式、结构、特征及其功效，详细说明如后。显然，所描述的实施例为本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型的保护范围。

如图1所示，一种用于配置I2C总线芯片的接口电路，包括第一旋转电位器1、第二旋转电位器2、第三旋转电位器3、第一A/D转换器4、第二A/D转换器5、第三A/D转换器6、译码器7、单片机8、晶振9、复位电路10、控制器 11、第一寄存器12、第二寄存器13、第三寄存器14、第四寄存器15和第五寄存器16组成；其中，所述第一旋转电位器1、第二旋转电位器2、第三旋转电位器3的旋转端分别与所述第一A/D转换器4、第二A/D转换器5、第三A/D转换器6的信号输入端相对应连接，所述第一旋转电位器1、第二旋转电位器2和第三旋转电位器3的另一端接地；所述第一A/D转换器4、第二A/D转换器5、第三A/D转换器6的的信号输出端分别与所述译码器7的数据输入端连接；所述译码器7的输出端与所述单片机8的输入端相连；所述单片机8的时钟输入端与所述晶振9的时钟输出端相连，所述单片机8的复位端与所述复位电路10的一端相连，所述单片机8的输出端与所述控制器11的输入端相连；所述控制器11的五个输出端分别与所述第一寄存器1、第二寄存器13、第三寄存器14、第四寄存器15、第五寄存器16的输入端相连。

在本实施例中，所述第一旋转电位器1、第二旋转电位器2、第三旋转电位器3、第一A/D转换器4、第二A/D转换器5和第三A/D转换器6组成外围电路，直流稳压源为所述外围电路供电。

在本实施例中，所述直流稳压源的负端接地，所述直流稳压源的正端分别与所述第一旋转电位器1、第二旋转电位器2、第三旋转电位器3相连。

在本实施例中，所述译码器7、单片机8、晶振9、复位电路10、控制器11、第一寄存器12、第二寄存器13、第三寄存器14、第四寄存器15和第五寄存器 16组成协议配置电路。

当旋转第一旋转电位器1的旋转端时，它的输出电压值会发生规律性的变化，此时发生变化后的电压将会输入到第一A/D转换器4的信号输入端，第一位 A/D转换器4的信号输出端会产生对应具有离散数字化性质的电压采样值；当旋转第二旋转电位器2的旋转端时，它的输出电压值会发生规律性的变化，此时发生变化后的电压将会输入到第二A/D转换器5的信号输入端，第二位A/D转换器5的信号输出端会产生对应具有离散数字化性质的电压采样值；当旋转第三旋转电位器3的旋转端时，它的输出电压值会发生规律性的变化，此时发生变化后的电压将会输入到第三A/D转换器6的信号输入端，第三位A/D转换器6的信号输出端会产生对应具有离散数字化性质的电压采样值；第一A/D转换器4、第二A/D转换器5、第三A/D转换器6的信号输出端产生的具有离散数字化性质的电压采样值就会分别被送至译码器7中；译码器7将第一A/D转换器4、第二A/D 转换器5、第三A/D转换器6的信号输出端产生的具有离散数字化性质的电压采样值从译码器7的输出端输出，从单片机8的输入端输入，同时由单片机8控制设置想要的UARJ波特率数值。

在本实施例中，单片机8的时钟输入端与晶振9的时钟输出端相连，方便定时操作。

在本实施例中，单片机8的复位端与复位电路10的一端相连，当单片机8 在运行过程中，出现程序跑飞的情况时，复位电路10的作用就是让单片机8的内部程序自动重新开始执行。

在本实施例中，控制器11将第一寄存器12的数据加载进去；第二寄存器 13为控制寄存器，与I2C总线一起运行控制；第三寄存器14为状态寄存器，用以返回I2C总线的状态信息；第四寄存器15用来选择I2C总线的时钟频率；第五寄存器16用于识别单片机8的读写信号。

本实用新型工作原理及使用流程：调节旋转电位器的旋转端，影响旋转电位器的旋转端输出电压的大小，再通过A/D转换器对旋转电位器的旋转端的输出电压进行A/D采样，采出具有离散数字化性质的电压采样值，经过译码器处理后表示成需要设置的UART波特率的大小，当设置得到与单片机反馈的UART波特率相匹配后，进行待配置I2C芯片所在电路板上CPU同调试计算机之间的异步通信，前者得到待配置I2C芯片待配置数据信息和I2C协议信息，最后完成对待配置 I2C芯片的读写操作。

具体的，首先选定信号产生功能性芯片为AT24C02，该芯片与I2C总线兼容，高数据传送速率为400KHz；I2C总线上数据传送时，每个时钟脉冲传送一个数据位，在SCL线为高电平时，SDA线必须保持稳定，每传送8位数据后，就会传送一位应答位，起始条件之后，传送7位地址位后，紧接着传送一位读写位。这就要求根据需要随时对AT24C02进行I2C总线配置，以产生符合要求的信号。另有一台工业控制计算机，配有RS232串口卡，通信波特率为300bps，要通过该计算机配置AT24C02产生参数变化的信号；此外，AT24C02所在的信号产生模块在同系统机箱联合调试时，需要以1Mbps的波特率进行RS485通信，接收 AT24C02的配置参数并对AT24C02进行写操作。

根据本实施例要求，设计相应的配置I2C总线芯片的接口电路，器件选型为：直流稳压源选用LT1963，第一旋转电位器1、第二旋转电位器2、第三旋转电位器3选用旋转电位器RP097X，第一A/D转换器4、第二A/D转换器5、第三 A/D转换器6选用AD9634，单片机8采用51单片机，当使用工控机对信号产生板上的AT24C02进行配置时，UART采样时钟触发采样电路进行采样，并将结果送至第四寄存器15中。第四寄存器15将I2C读写时钟频率数值送至控制器产生相应频率的I2C读写时钟，第四寄存器15将待配置I2C数据送至第一寄存器12，在I2C读写时钟的同步触发下，第三寄存器14完成对时钟、数据的转台反馈，从而完成了对待配置I2C芯片的参数配置。当使用信号产生板所在的系统机箱对信号产生板上的AT24C02进行配置时，先进行复位，然后51单片机内部的乘法器算出对应的采样时钟频率并送至控制器产生相应频率的UART采样时钟，UART采样时钟触发采样电路和第四寄存器15对UART数据进行采样。这样就通过I2C总线实现带有UART接口的计算机产品和待通信芯片之间的数据传输。

通过I2C总线实现带有UART接口的计算机产品和待通信芯片之间的数据传输，给计算机和待通信芯片之间的数据传输提供了一种可实现方式，实现了人机和带通信芯片的异步通信。同时它的结构简单，性价比高，具有普适性。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型,任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (4)

1.一种用于配置I2C总线芯片的接口电路，其特征在于，包括第一旋转电位器(1)、第二旋转电位器(2)、第三旋转电位器(3)、第一A/D转换器(4)、第二A/D转换器(5)、第三A/D转换器(6)、译码器(7)、单片机(8)、晶振(9)、复位电路(10)、控制器(11)、第一寄存器(12)、第二寄存器(13)、第三寄存器(14)、第四寄存器(15)和第五寄存器(16)组成；

其中，所述第一旋转电位器(1)、第二旋转电位器(2)、第三旋转电位器(3)的旋转端分别与所述第一A/D转换器(4)、第二A/D转换器(5)、第三A/D转换器(6)的信号输入端相对应连接，所述第一旋转电位器(1)、第二旋转电位器(2)和第三旋转电位器(3)的另一端接地；所述第一A/D转换器(4)、第二A/D转换器(5)、第三A/D转换器(6)的信号输出端分别与所述译码器(7)的数据输入端连接；所述译码器(7)的输出端与所述单片机(8)的输入端相连；所述单片机(8)的时钟输入端与所述晶振(9)的时钟输出端相连，所述单片机(8)的复位端与所述复位电路(10)的一端相连，所述单片机(8)的输出端与所述控制器(11)的输入端相连；所述控制器(11)的五个输出端分别与所述第一寄存器(12)、第二寄存器(13)、第三寄存器(14)、第四寄存器(15)、第五寄存器(16)的输入端相连。

2.根据权利要求1所述的用于配置I2C总线芯片的接口电路，其特征在于，所述第一旋转电位器(1)、第二旋转电位器(2)、第三旋转电位器(3)、第一A/D转换器(4)、第二A/D转换器(5)和第三A/D转换器(6)组成外围电路，直流稳压源为所述外围电路供电。

3.根据权利要求2所述的用于配置I2C总线芯片的接口电路，其特征在于，所述直流稳压源的负端接地，所述直流稳压源的正端分别与所述第一旋转电位器(1)、第二旋转电位器(2)、第三旋转电位器(3)相连。

4.根据权利要求1所述的用于配置I2C总线芯片的接口电路，其特征在于，所述译码器(7)、单片机(8)、晶振(9)、复位电路(10)、控制器(11)、第一寄存器(12)、第二寄存器(13)、第三寄存器(14)、第四寄存器(15)和第五寄存器(16)组成协议配置电路。

Images