KR100386199B1 - 프로세서이용개선장치와방법,및휴대용전자장치 - Google Patents

프로세서이용개선장치와방법,및휴대용전자장치 Download PDF

Info

Publication number
KR100386199B1
KR100386199B1 KR1019960015173A KR19960015173A KR100386199B1 KR 100386199 B1 KR100386199 B1 KR 100386199B1 KR 1019960015173 A KR1019960015173 A KR 1019960015173A KR 19960015173 A KR19960015173 A KR 19960015173A KR 100386199 B1 KR100386199 B1 KR 100386199B1
Authority
KR
South Korea
Prior art keywords
task
processor
rui
pmu
predetermined number
Prior art date
Application number
KR1019960015173A
Other languages
English (en)
Other versions
KR960042406A (ko
Inventor
씨. 케이. 추 미카엘
륭 위 힝
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR960042406A publication Critical patent/KR960042406A/ko
Application granted granted Critical
Publication of KR100386199B1 publication Critical patent/KR100386199B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Telephone Function (AREA)

Abstract

휴대용 전자 장치에서, 태스크(210)를 최적으로 실행하기 위해 프로그램 가능 자원 할당기들(PRA들)에서 프로세서(22)까지의 제한된 자원의 소정 부분을 제공하는 방법 및 장치에 관한 것이다. 프로세서(22)는 태스크(210)를 실행하기 전에 PRA를 자원 이용 입력(RUI)(250)으로 프로그래밍한다. RUI(250)는 태스크 기술자(220)에 저장되고, 태스크 기술자(220)와 태스크(210)는 메모리에 저장된다.

Description

프로세서 이용 개선 장치와 방법, 및 휴대용 전자 장치
발명의 분야
본 발명은 일반적으로 프로세서 이용, 특히 휴대용 전자 장치들의 프로세서 이용에 관한 것이다.
발명의 배경
전지 수명은 휴대용 전자 장치들의 장점의 중요한 특징으로서, 전지 교환 주기를 결정한다. 전지들을 교환하는 경제적 영향외에, 사용자들은 이러한 장점의 특징을 편리성의 척도로 인식한다. 따라서, 휴대용 전자 장치들의 전지 수명을 전지의 가능한 전력의 최적으로 이용하도록 효과적으로 활용하는 것이 바람직하다.
대다수의 휴대용 전자 장치들은 여러 작동들을 실행하기 위한 소정의 명령들의 시퀀스를 실행하는 프로세서를 이용한다. 그 결과로, 종래의 휴대용 전자 장치들은 소정의 명령들의 시퀀스를 저장하는 메모리와 소정의 명령들의 시퀀스를 실행하기 위한 클럭 신호에 의해 구동되는 마이크로프로세서를 포함한다. 이러한 기술에서, 프로세서에 의한 전류 드레인은 프로세서 이용하고, 이는 다시 클럭 신호의 주파수에 비례한다는 것이 확인되었다. 그러므로, 전류 드레인을 감소시키고, 따라서 전력을 절약하는 여러 방법들이 개발되어 왔다. 이러한 방법들은 여러가지 작동 모드들에 따라 클럭 신호의 주파수를 조정함으로써 전류 드레인을 감소시킨다. 복수의 응용들을 지원하는 휴대용 전자 장치들에서 채택된 종래의 방법은 하나 이상의 응용들이 액티브할 때, 최대 프로세서 이용을 제공하는 것이다. 이는 클럭 신호의 주파수를 더 높은 주파수로 설정함으로써 이루어진다. 모든 응용들 중 어느 것도 액티브하지 않을 때, 클럭 신호의 주파수는 저 주파수로 설정됨으로써 프로세서의 전류 드레인을 감소시킨다. 이러한 방법의 단점으로는 각각의 복수의 응용들이 서로 다른 정도의 프로세서 이용을 필요로하나, 클럭 신호, 및 그에 따른 프로세서 이용 레벨은 고 레벨 또는 저 레벨중 어느 하나로만 설정될 수 있다는 것이다. 따라서, 저 레벨의 프로세서 이용을 필요로하는 응용에 고 레벨의 프로세서 이용이 제공되고, 그 결과 전력 이용의 비효율을 가져온다. 예를들어, 선택적 호출 수신기와 수기 인식(hand writing recognition) 응용을 지원하는 어떤 휴대용 전자 장치들에서, 선택적 호출 수신기는 10%의 처리기 이용을 필요로 하고, 수기 인식 응용은 100%의 프로세서 이용을 필요로 하는 경우에, 프로세서는 양쪽 모두의 응용들에 100%의 프로세서 이용을 제공하도록 클럭에 의해 구동되므로, 제한된 전지 전력을 비효율적으로 이용하는 결과를 가져온다.
따라서, 휴대용 전자 장치에서 제한된 전지 전력의 이용을 개선시키기 위한 방법 및 장치가 필요하다. 여기에서, 응용을 실행시키기 위해 제공되는 자원의 양은 그 응용의 실행에 필요한 자원의 양에 따른다.
발명의 개요
본 발명의 목적을 실행함에 있어서, 휴대용 전자 장치에서 제한된 자원의 이용 개선 방법을 제공하는데, 여기에서 프로세서는 자원 이용 입력들(resource utilization inputs : RUI)에 따라 대응하는 다수의 제한된 자원들 각각의 프로그램 가능 부분을 제공하는 다수의 프로그램 가능 자원 할당 기들(programmable resource allocators : PRAs)에 연결되고, 상기 프로세서는 태스크(task)를 실행하기 위해 다수의 PRA들로부터 다수의 제한된 자원들 각각의 프로그램밍된 부분을 이용하며, 방법은, RUI들 및 메모리로부터 태스크를 검색하는 단계 ; RUI들에 따라 다수의 PRA들 각각을 프로그래밍하는 단계 ; 및 프로세서가 RUI들에 의해 규정된 PRA들로부터 다수의 제한된 자원들의 프로그래밍된 부분들만을 이용하여 태스크를 실행하는 단계를 포함한다.
발명의 상세한 설명
제 1 도는 본 발명에 따른 휴대용 전자 장치의 데이터 처리 시스템(20)의 블럭도를 도시한다. 데이터 처리 시스템(20)은 중앙 처리 장치(CPU)(22), 타이머(24), 범용 비동기 송수신기(universal asynchronous receiver/transmitter : UART) 모듈(26), LCD 제어 모듈(28), 직렬 주변장치 인터페이스(SPI) (32), 내부 정보 버스 회로(34), 시스템 집적 모듈(SIM)(40), 및 다기능 포트들(42, 44)과 포트들(46, 48)을 포함한다.
SIM(40)은 내부 버스 회로(34)에 접속되고 신호들을 내부 버스 회로(34)를 거쳐 데이터 처리 시스템(20)이나 데이터 처리 시스템(20) 외부의 회로에 수신 및 송신할 수 있다. 시스템 메모리(30)는 SIM(40)를 거쳐 데이터 처리 시스템(20)에접속된다. 또한 SIM(40)은 CPU 또는 프로세서(22)에 자원들의 프로그램 가능 부분들을 제공하기 위해 프로그램 가능 자원 할당기들(PRAs)를 포함한다. 다기능 포트들(42, 44)은 신호들을 데이터 시스템(20) 외부에 수신 및 송신할 수 있고, 내부 버스 회로(34)에 접속된다. 포트들(46, 48)은 신호들을 데이터 처리 시스템(20) 외부에 수신 및 송신할 수 있고, 내부 버스 회로(34)에 접속된다. 포트들(42, 44, 46)은 키보드, 외부 메모리, DSP들(디지탈 신호 프로세서), 및 모뎀등과 같이 데이터 처리 시스템(20) 외부에 신호들을 수신 및 송신할 수 있는 다목적 병렬 양방향 포트이다. 포트(48)는 디스플레이 데이터를 LCD 디스플레이(49)에 송신한다. 포트들(42, 44, 46, 및 48)은 데이터 처리 시스템(20) 외부 신호를 수신 및 송신하기 위해 집적 회로 핀, 패드, 또는 기타 유형의 단자들에 연결된다. SIM(40)은 내부 버스 회로(34)에 접속된 기타 다른 모든 모듈에 신호를 수신 및 송신할 수 있다.
CPU(22)는 내부 접속 회로(34)에 접속되고, 신호들을 내부 버스 회로(34)에 접속된 다른 모듈들 각각에 수신 및 송신한다. CPU(22)는 SIM(40)을 거쳐 데이터 처리 시스템(20) 외부에 신호들을 선택적으로 수신 및 송신할 수도 있다. CPU는 통상 데이터 처리 시스템을 제어하기 위해 사용되는 소프트웨어 명령들을 수신, 해석, 및 실행하는 역할을 한다. UART(26)는 내부 버스 회로(34)에 접속된다. UART(26)는 표준 보 레이트(baud rate)로 모뎀 및 다른 데이터 처리 시스템들 등의 외부 장치과의 비동기 직렬 통신을 지원한다.
SPI(32)는 신호들을 데이터 처리 시스템(20)외부에 수신 및 송신할 수 있고, 내부 버스 회로(34)를 거쳐 다른 모듈들과 수신 및 송신할 수 있다. SPI(32)는 아날로그 대 디지탈 변환기들, 비휘발성 메모리 장치들, 및 다른 데이터 처리 시스템들 등의 외부 장치들과 통신하는 마스터/슬레이브 직렬 주변장치 인터페이스(master/slave serial peripheral interface)이다. 시스템 메모리(30)는 SIM(40)에 양방향으로 접속된다. 시스템 메모리(30)는 행렬로 구성된 정적 임의 접근 메모리(static RAM) 셀 및 판독 전용 메모리(ROM) 셀의 배열을 포함한 종래의 메모리 유닛이다. 시스템 메모리(30)는 데이터 처리 시스템(20)의 외부에 있거나, 데이터 처리 시스템(20)과 동일한 집적 회로 상에 있을 수 있다. 도시된 예에서, 시스템 메모리(30)는 외부 메모리 유닛이다. 타이머(24)는 내부 버스 회로(34)에 접속되고, 내부 버스 회로(34)를 통해 데이터 처리 시스템(20)의 다른 모듈들과 통신한다. LCD 제어 모듈(28)은 내부 버스 회로(34)에 접속된다. LCD 제어 모듈(28)은 포트(48)에 접속된 LCD 디스플레이 화면을 리프레싱(refreshing)하기 위한 제어 기능을 한다.
제 1 도에 도시된 데이터 처리 시스템(20)의 실시 예는 일종의 마이크로프로세서들 중에서 하나의 특정 마이크로프로세서만을 도시하고 있다. 일종의 마이크로프로세서들은 일반적으로 다수의 상이한 온보드(on-board) 주변장치 또는 모듈들을 갖기 때문에, 제 1 도는 데이터 처리 시스템(20)의 단지 하나의 예만을 도시한다. 데이터 처리 시스템(20)의 다른 실시예는 제 1 도에 도시된 것보다 적거나, 많거나, 또는 다양한 온보드 주변장치를 갖는다.
제 2 도는 CPU 또는 프로세서(22), 시스템 메모리(30), 및 SIM(40)를 포함하는 데이터 처리 시스템(20)의 일부분을 도시한다. 프로세서(22)는 당 업계에 공지된 반도체 마이크로프로세서를 포함하며 바람직한 실시예에서 프로세서(22)는 모토롤라 68000 이다. 시스템 메모리(30)는 프로세서(22)에 의해 사용되는 태스크(210) 및 태스크 기술자(task descriptor)(220)를 저장하는 판독 전용 메모리(ROM)(200) 및 임의 접근 메모리(RAM)(230)를 포함한다. 또한, ROM(200)은 비휘발성 메모리에 저장될 필요가 있는 다른 정보를 갖는다. 태스크(210)는 ROM(200)으로부터 검색되거나 판독되어 소정의 시퀀스로 프로세서(22)에 의해 처리되는 명령을 포함하고, 그에 의해 태스크를 실행한다. 태스크 기술자(220)는 태스크(210)를 실행하는데 필요한 정보를 포함하며, 제 3도에 도시한 바와 같이, 하나 이상의 자원 이용 입력들(RUIs)(250)을 포함한다. 태스크 기술자(220)는 태스크를 실행하는데 필요한, 다양한 소프트웨어 루틴의 초기화 설정 및 하드웨어 설정 등의, 부가적 정보를 포함한다. SIM(40)은 프로그램 가능 자원 할당기(PRA)(240)를 포함하고, 이는 바람직한 실시예에서 전력 관리 유닛(power management unit : PMU)을 포함한다. 다른 예에서, SIM은 다른 자원들을 제어하기 위해 다른 PRA들을 포함할 수 있고, 프로세서는 태스크(210)를 실행할 필요가 있다. PRA(240)는 프로세서(22)로부터 RUI(250)을 수신하기 위해 프로세서(22)에 연결되고, 수신된 RUI(250)에 따라 프로세서(22)에 자원의 프로그래밍된 부분을 제공한다. PRA(240)가 바람직한 실시예에서 PMU이면, PRA(240)는 수신된 RUI(250)에 따라 프로세서(22)에 소정수의 클럭 펄스들을 제공한다. 또한, PRA(240)는 프로세서(22)에 주기적으로 소정수의 클럭 펄스들을 제공할 수 있다. 프로세서(22)는 소정수의 클럭 펄스들을 이용하여 태스크를 실행하고, 유리하게도 클럭 펄스들을 수신할 때만 전류를 사용하고, 따라서 전력 소비를 줄인다.
그러므로, 본 발명에서 태스크를 실행하기 위해 프로세서에 소정수의 클럭 펄스들만이 제공되고, 프로세서는 소정의 펄스들이 수신될 때만 전류를 사용하는 이점이 있다. 프로세서의 요구와는 관계없이 태스크를 실행할 때 프로세서에 연속적인 클럭 펄스의 시퀀스가 제공되는 종래의 방법은 본 발명에 비해 저급의 프로세서 이용 및 더 많은 전류 드레인을 가져온다.
제 4 도는 본 발명의 바람직한 실시예에 따라 태스크 (210)를 실행하기 위해 프로세서에 필요한 자원을 결정하는 단계를 자세히 도시한 흐름도이다. 처리는 초기 RUI(250)으로 PRA(240)를 프로그래밍(450)하는데서 시작한다. 계속해서, 프로세서는 초기 RUI(250)으로 프로그래밍된 PRA(240)로부터 자원의 부분을 이용해 태스크(210)를 실행(410)한다. 태스크(210)가 초기 RUI로 프로그래밍된 PRA(240)로부터 자원의 부분을 이용해 적절히 실행되었음이 결정(415)되면, 초기 RUI는 ROM(200)의 태스크 기술자(220)에 저장된다. 반대로, 그 결정(415)이 태스크(210)가 적절히 실행되지 않았음을 나타내면, 초기 RUI는 태스크(210) 실행을 적절히 하기 위해 변경(420)되고, 태스크(210)는 변경된 RUI로 프로그래밍(430)된 PRA (240)로부터 자원의 부분을 이용해 실행(410)된다. 결정(415)이 반복되어, 태스크(210)가 적절히 실행되었다고 결정(415)되면, 변경된 RUI(250)이 ROM(200)의 태스크 기술자(220)에 저장된다. ROM(200)내의 태스크 기술자(220)에 저장될 RUI(250)을 결정하는 데에는, RUI(250)의 변경(420), 변경된 RUI로 PRA(240)의 프로그래밍(430), 변경된 RUI를 이용한 태스크(210)의 실행(410), 및 태스크(210)가 적절하게 실행되었는가의 결정(415) 등을 선택적으로 수차례 반복할 필요가 있을 수 있다.
제 5 도는 본 발명의 바람직한 실시예의 작동을 상세히 도시한 흐름도이다. 처리는 프로세서(22)가 태스크(210)가 실행(505)되었는가를 결정하는데서 시작된다. 태스크(210)가 실행(505)되면, 프로세서(22)는 시스템 메모리(30)의 ROM(200)으로부터 태스크 기술자(220)를 검색(510)한다. 바람직한 실시예에서 프로세서(22)는 이벤트로 구동된다. 이는 특정 태스크가 실행되도록 요구하는 이벤트가 발생했을 때, 프로세서(22)가 태스크를 실행하는 것을 의미한다. 그러므로, 프로세서(22)가 태스크(210)를 실행하도록 요구하는 이벤트가 발생한다. 제 4 도에 도시한 바와 같이, 태스크(210)에 필요한 자원이 미리 결정되고, 따라서 RUI(250)이 결정되고 ROM(200)내의 태스크 기술자(220)에 저장된다. 그러므로, 프로세서(11)에 의해 실행되는 각 태스크에 대해 RUI(250)를 갖는 대응하는 태스크 기술자(220)가 ROM(200)에 저장된다. 태스크 기술자(220)는 대응하는 태스크를 실행하는데 필요한 자원에 좌우되는 하나 또는 그 이상의 RUI(250)를 포함할 수 있다. 그 다음 프로세서(22)는 RUI(250)에 의해 정해진 자원들을 할당한다(515). 바람직한 실시예에서, 태스크(210) 및 태스크 기술자(220)를 검색한 후, 프로세서(22)는 검색된 RUI(250)로 PRA(240)를 프로그래밍하여 자원을 할당한다. 계속해서, 자원이 이용가능 하면(520) 프로세서는 프로그래밍된 PRA(240)로부터 제공된 자원만을 이용해서 태스크(210)를 실행하는(525) 이점이 있다. 자원이 이용 가능하지 않은 경우, 프로세서(22)는 태스크(210)를 실행하기 전에 자원이 이용 가능해질 때까지 기다린다. 끝으로 태스크의 실행이 완성되었는가를 결정한다. 태스크(210)의 실행(525)이 완성되면 프로세서(22)는 다른 태스크가 실행되어야 하는지를 결정(505)하는 단계로 돌아간다. 그러나 태스크(210)의 실행(525)이 완성되지 않았다면(530), 프로세서(22)는 다른 태스크가 실행되어야 하는지를 결정(505)하는 단계로 돌아가기 전에 실행이 완성(530)될 때까지 기다린다.
본 발명에 따라, 대응하는 태스크의 태스크 기술자에서 소정의 RUI은 태스크가 실행될 때 PMU가 소정수의 클럭 펄스들을 프로세서에 제공하도록 하는데, 이로써 프로세서의 전류 드레인을 감소시키고 결과적으로 전원 절약을 개선한다. 이는 프로세서가 태스크를 실행할 때 단지 소정수의 클럭 펄스들을 제공함으로써 이루어진다. 이와 같이, 프로세서에 단지 소정수의 클럭 펄스들을 제공함으로써, 종래 기술에서보다 더 적은 수의 펄스들이 프로세서에 제공된다. 프로세서의 전류 드레인이 클럭 펄스들의 수에 비례하기 때문에, 본 발명은 프로세서의 전류 드레인을 감소시키는 이점이 있다.
그러므로, 본 발명은 휴대용 전자 장치에서 제한된 전원 이용 개선을 위한 방법 및 장치를 제공하고, 응용 실행을 위해 제공되는 자원들의 양이 응용 실행에 필요한 양에 따라 제공된다.
제 1 도는 본 발명의 바람직한 실시예에 따른 휴대용 전자 장치의 데이터 처리 시스템의 블럭도.
제 2 도는 본 발명의 바람직한 실시예에 따른 제 1 도의 데이터 처리 시스템 일부분의 블럭도.
제 3 도는 본 발명의 바람직한 실시예에 따른 제 2 도의 데이터 처리 시스템 일부분의 작동을 상세히 설명한 흐름도.
제 4 도는 본 발명의 바람직한 실시예에 따른 제 2 도의 데이터 처리 시스템 일부분의 작동을 더욱 상세히 설명한 흐름도.
제 5 도는 본 발명의 일 실시예의 작동을 상세히 설명한 흐름도.
* 도면 주요 부분에 대한 부호의 설명 *
20 : 데이터 처리 시스템 22 : CPU
24 : 타이머 26 : UART
24 : 타이머 26 : UART
28 : LCD 제어 모듈 30 : 시스템 메모리
32 : 직렬 주변장치 인터페이스 34 : 내부 버스
40 : 시스템 집적 모듈 42, 44, 46, 48 : 포트
49 : LCD 디스플레이 200 : 메모리
210 : 태스크 220 : 태스크 기술자
240 : 프로그램 가능 자원 할당기 230 : RAM

Claims (5)

  1. 프로세서 이용을 개선하는 장치에 있어서,
    자원 이용 입력(RUI)을 수신하고, 상기 수신된 RUI에 따라 소정수의 클럭 펄스들을 제공하는 전력 관리 유닛(PMU),
    제 1 태스크를 실행하기 위한 제 1 소정수의 클록 펄스들을 제공하도록 상기 PMU를 프로그래밍하기 위한 제 1 RUI를 포함하는 제 1 태스크 기술자와 제 1 태스크를 저장하는 메모리, 및
    상기 메모리로부터 상기 제 1 태스크와 제 1 태스크 기술자를 검색하고, 상기 제 1 태스크를 실행하기 전에 상기 검색된 제 1 태스크 기술자에 포함된 상기 제 1 RUI로 상기 PMU를 프로그램밍하고, 상기 소정수의 클럭 펄스들을 수신할 때 프로세서 이용 등급으로 상기 제 1 태스크를 실행하는, 메모리와 PMU에 연결된 프로세서로서, 제 1 프로세서 이용 등급은 상기 제 1 소정수의 클럭 펄스들로부터 결정되고, 상기 제 1 태스크의 완성에 따라 제 2 프로세서 이용 등급으로 실행을 개시하는, 상기 프로세서를 포함하는 프로세서 이용 개선 장치.
  2. 휴대용 전자 장치의 데이터 처리 시스템에서 클럭 펄스들이 수신될 때만 이용되는 프로세서 이용을 개선하는 방법에 있어서,
    a) 태스크를 실행하기 위해 프로세서에 대한 클럭 펄스들의 수를 결정하는 단계, 및;
    b) 그후, 상기 태스크를 실행할 때 , 단계 a)에서 결정된 상기 클럭 펄스들의 수만을 상기 프로세서에 송신하고, 따라서 상기 태스크를 실행할 때만 상기 프로세서를 이용하는 단계를 포함하는 프로세서 이용 개선 방법.
  3. 휴대용 전자 장치의 데이터 처리 시스템에서 프로세서의 이용을 개선하는 방법에 있어서,
    제 1 태스크를 실행하기 위해 상기 프로세서에 대한 제 1 클럭 펄스들의 수를 결정하는 단계,
    상기 제 1 클럭 펄스들의 수를 상기 프로세서에 전송하는 동안 제 1 프로세서 이용 등급으로 상기 프로세서에서 제 1 태스크를 실행하는 단계, 및
    상기 제 1 태스크의 완성후, 상기 제 1 프로세서 이용 등급으로 상기 프로세서에서 실행을 종료하는 단계를 포함하는 프로세서 이용 개선 방법.
  4. 다수의 태스크들 각각이 실행을 위한 소정의 프로세서 이용 등급을 요구하고, 상기 프로세서 이용 등급이 소정수의 클럭 펄스들에 의해 결정되고, 전류 드레인이 상기 소정수의 펄스들에 비례하는, 프로세서 이용을 개선하는 장치에 있어서,
    자원 이용 입력(RUI)을 검색하고, 상기 검색된 RUI에 따라 소정수의 클럭 펄스들을 제공하는 전력 관리 유닛(PMU),
    제 1 태스크를 실행하기 위한 제 1 소정수의 펄스들을 제공하도록 상기 PMU를 프로그래밍하기 위한 제 1 RUI를 포함하는 제 1 태스크 기술자와 제 1 태스크를저장하는 메모리와, 제 2 태스크를 실행하기 위한 제 2 소정 수의 펄스들을 제공하도록 상기 PMU를 프로그래밍하기 위한 제 2 RUI를 포함하는 제 2 태스크 기술자와 제 2 태스크를 저장하는 메모리, 및
    상기 메모리로부터 상기 제 1태스크 및 제 1 태스크 기술자를 검색하고, 상기 제 1 태스크를 실행하기 전에 상기 검색된 제 1 태스크 기술자에 포함된 상기 제 1 RUI로 상기 PMU를 프로그래밍하고, 상기 제 1 소정수의 펄스들을 수신할 때 상기 제 1 태스크를 실행하고, 그로 인해 제 1 프로세서 이용 등급으로 상기 제 1 태스크를 실행하고 제 1 레벨의 전류 드레인을 유도하며; 상기 메모리로부터 상기 제 2 태스크 및 태스크 기술자를 검색하고, 상기 제 2 태스크를 실행하기 전에 상기 검색된 제 2 태스크 기술자에 포함된 상기 제 2 RUI로 상기 PMU를 프로그래밍하고, 상기 제 2 소정수의 펄스들을 수신할 때 상기 제 2 태스크를 실행하고, 그로 인해 제 2 프로세서 이용 등급으로 상기 제 2 태스크를 실행하고 제 2 레벨의 전류 드레인을 유도하는, 상기 메모리 및 PMU에 연결된 프로세서를 포함하는 프로세서 이용 개선장치.
  5. 휴대용 전자 장치에 있어서,
    자원 이용 입력(RUI)을 수신하고, 상기 수신된 RUI에 따라 소정수의 클럭 펄스들을 제공하는 전력 관리 유닛(PMU),
    제 1 태스크를 실행하기 위한 제 1 소정수의 펄스들을 그로부터 제공하도록 상기 PMU를 프로그래밍하기 위한 제 1 RUI를 포함하는 제 1 태스크 기술자와 제 1태스크를 저장하는 메모리와, 제 2 태스크를 실행하기 위한 제 2 소정수의 클럭 펄스들을 그로부터 제공하도록 상기 PMU를 프로그래밍하기 위한 제 2 RUI를 포함하는 제 2 태스크 기술자와 제 2 태스크를 저장하는 메모리, 및
    상기 메모리로부터 상기 제 1 태스크 및 제 1 태스크 기술자를 검색하고, 상기 제 1 태스크를 실행하기 전에 상기 검색된 제 1 태스크 기술자에 포함된 상기 제 1 RUI로 상기 PMU를 프로그래밍하고, 상기 프로그래밍된 PMU로부터 제 1 소정수의 펄스들을 수신하고, 상기 제 1 소정수의 클럭 펄스들을 수신할 때 상기 제 1 태스크를 실행하고, 제 1 프로세서 이용 등급으로 작동하고 제 1 레벨의 전류 드레인을 유도하며 ; 상기 메모리로부터 상기 제 2 태스크 및 태스크 기술자를 검색하고, 상기 제 2 태스크를 실행하기 전에 상기 검색된 제 2 태스크 기술자에 포함된 상기 제 2 RUI로 상기 PMU를 프로그래밍하고, 상기 프로그램밍된 PMU로부터 제 2 소정수의 펄스들을 수신하고, 상기 제 2 소정수의 클럭 펄스들을 수신할 때 상기 제 2 태스크를 실행하고, 제 2 프로세서 이용 등급으로 작동하고 제 2 레벨의 전류 드레인을 유도하는, 상기 메모리 및 PMU에 연결된 프로세서를 포함하는 휴대용 전자 장치.
KR1019960015173A 1995-05-18 1996-05-09 프로세서이용개선장치와방법,및휴대용전자장치 KR100386199B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US444,347 1995-05-18
US08/444,347 US5680626A (en) 1995-05-18 1995-05-18 Method and apparatus for providing only that number of clock pulses necessary to complete a task

Publications (2)

Publication Number Publication Date
KR960042406A KR960042406A (ko) 1996-12-21
KR100386199B1 true KR100386199B1 (ko) 2003-09-19

Family

ID=23764529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015173A KR100386199B1 (ko) 1995-05-18 1996-05-09 프로세서이용개선장치와방법,및휴대용전자장치

Country Status (6)

Country Link
US (1) US5680626A (ko)
EP (1) EP0744691A3 (ko)
JP (1) JPH09120363A (ko)
KR (1) KR100386199B1 (ko)
CN (1) CN1143780A (ko)
TW (1) TW300296B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158239B2 (ja) * 1998-09-08 2008-10-01 ソニー株式会社 情報処理装置および方法、並びに記録媒体
US7137003B2 (en) * 2001-02-27 2006-11-14 Qualcomm Incorporated Subscriber identity module verification during power management
US7757094B2 (en) * 2001-02-27 2010-07-13 Qualcomm Incorporated Power management for subscriber identity module
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2294139A (en) * 1940-02-10 1942-08-25 Pierce John B Foundation Building construction
JPH01194034A (ja) * 1988-01-29 1989-08-04 Fujitsu Ltd プログラムの最適化対象データ選択方式
US5295065A (en) * 1990-06-01 1994-03-15 Motorola, Inc. Resource-lot association coordinator
US5467268A (en) * 1994-02-25 1995-11-14 Minnesota Mining And Manufacturing Company Method for resource assignment and scheduling
US5590269A (en) * 1994-04-22 1996-12-31 Minnesota Mining & Manufacturing Company Resource assignment system providing mixed-initiative user interface updates

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6145354A (ja) * 1984-08-10 1986-03-05 Nec Corp マイクロプロセツサ
US5222239A (en) * 1989-07-28 1993-06-22 Prof. Michael H. Davis Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources
JP3343346B2 (ja) * 1990-11-28 2002-11-11 株式会社日立製作所 消費電力制御方式、情報処理装置および複合部品
US5461266A (en) * 1990-11-27 1995-10-24 Hitachi, Ltd. Power consumption control system
DE69229819T2 (de) * 1991-06-18 2000-01-27 Nokia Mobile Phones Ltd., Espoo Einstellung der Taktfrequenz einer elektrischen Schaltung
JPH05173989A (ja) * 1991-12-24 1993-07-13 Kawasaki Steel Corp 計算機及びマルチプロセッサ計算装置
US5339445A (en) * 1992-11-16 1994-08-16 Harris Corporation Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption
US5493684A (en) * 1994-04-06 1996-02-20 Advanced Micro Devices Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2294139A (en) * 1940-02-10 1942-08-25 Pierce John B Foundation Building construction
JPH01194034A (ja) * 1988-01-29 1989-08-04 Fujitsu Ltd プログラムの最適化対象データ選択方式
US5295065A (en) * 1990-06-01 1994-03-15 Motorola, Inc. Resource-lot association coordinator
US5467268A (en) * 1994-02-25 1995-11-14 Minnesota Mining And Manufacturing Company Method for resource assignment and scheduling
US5590269A (en) * 1994-04-22 1996-12-31 Minnesota Mining & Manufacturing Company Resource assignment system providing mixed-initiative user interface updates

Also Published As

Publication number Publication date
EP0744691A2 (en) 1996-11-27
KR960042406A (ko) 1996-12-21
US5680626A (en) 1997-10-21
TW300296B (ko) 1997-03-11
JPH09120363A (ja) 1997-05-06
EP0744691A3 (en) 1998-11-25
CN1143780A (zh) 1997-02-26

Similar Documents

Publication Publication Date Title
KR920002754B1 (ko) 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템
EP0204960A2 (en) Multiple port integrated DMA and interrupt controller and arbitrator
GB2429380A (en) Controller for a shared bus which can switch between arbitration algorithms dependent upon a process to be run
EP0355363A2 (en) Integrated circuit timer with multiple channels and dedicated service processor
US5072365A (en) Direct memory access controller using prioritized interrupts for varying bus mastership
US5175820A (en) Apparatus for use with a computing device controlling communications with a plurality of peripheral devices including a feedback bus to indicate operational modes
KR950001418B1 (ko) 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템
CN113093899B (zh) 一种跨电源域数据传输方法
KR20070046694A (ko) Ｄｍａ체인
US20030163599A1 (en) SMBus notifications
KR100386199B1 (ko) 프로세서이용개선장치와방법,및휴대용전자장치
US5351216A (en) Premature termination of microcontroller EEPROM write
US7689991B2 (en) Bus management techniques
US10948970B2 (en) Low power microcontroller
US7096177B2 (en) Multiprocessor array
US20040015615A1 (en) Method for performing data transfer of KVM switch
US4225917A (en) Error driven interrupt for polled MPU systems
US4961191A (en) Test circuit for logic circuits
US8060676B2 (en) Method of hot switching data transfer rate on bus
WO2001001228A1 (fr) Systeme lsi
US20040003145A1 (en) Method and apparatus to transfer information
CN118170705B (zh) 一种总线指令控制方法及相关设备
EP0473279B1 (en) Communication control apparatus for computing systems
JP2856715B2 (ja) クロックの周波数多段階変更制御装置および周波数多段階変更制御方法
CN118829959A (zh) 半导体器件操作模式管理

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130507

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140513

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee