JPH09116578A

JPH09116578A - 多値ｆｓｋ復調回路

Info

Publication number: JPH09116578A
Application number: JP27294395A
Authority: JP
Inventors: Kenzo Urabe; 健三占部; Hiroki Suzuki; 裕樹鈴木; Morihito Sugiura; 守人杉浦; Motoyasu Tanabe; 素尉田辺; Hideto Yamaguchi; 英人山口
Original assignee: Kokusai Electric Corp
Current assignee: Kokusai Electric Corp
Priority date: 1995-10-20
Filing date: 1995-10-20
Publication date: 1997-05-02

Abstract

(57)【要約】【課題】ＦＳＫ変調の変調指数の差が小さい場合に、
回転速度の大小の判定出力のジッターやあいまいさが発
生するという問題点を解決し、変調指数の差が小さい場
合でも、復調精度を向上できる多値ＦＳＫ復調回路を提
供する。【解決手段】入力キャリア信号ＩＮを零ＩＦ検波回路
１で直交検波し、コンパレータ２で２値整形した同相成
分及び直交成分を移動平均回路４で平滑化し、平滑化さ
れた同相成分及び直交成分に対応する位相角と位相角を
遅延した遅延位相角との位相差分を積分放電回路９で積
分放電し、判定回路１０で積分放電出力についてその大
小を判定する多値ＦＳＫ復調回路である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線受信機等に用
いられる復調回路に係り、特に多値ＦＳＫ変調されたキ
ャリア信号を変調指数の大小に係わらず適正に復調し、
且つＩＣ化に適する多値ＦＳＫ復調回路に関する。

【０００２】

【従来の技術】一般に、周波数偏移（Frequency Shift
Keying：ＦＳＫ）変調は、入力信号に応じて、予め定め
られた量だけ出力波の周波数をシフトさせる周波数変調
の一方式で、変調時には出力波中に位相の不連続が生じ
ないようになっている。そして、ＦＳＫ復調の一つの方
式として、ＦＳＫ変調されたキャリア信号の受信波につ
いて、その周波数と同一の局部発振周波数を用いてキャ
リア信号を直交検波し、直交ベースバンド信号Ｉ（同相
成分）及びＱ（直交成分）を得た後にＦＳＫ復調を行
う、いわゆる零ＩＦ検波方式がある。

【０００３】まず、従来の直交検波形（零ＩＦ検波方
式）の２値ＦＳＫ復調回路について図１２を使って説明
する。図１２は、従来の２値ＦＳＫ復調回路の構成ブロ
ック図である。従来の２値ＦＳＫ復調回路は、図１２に
示すように、零ＩＦ検波回路１と、２つのコンパレータ
２と、位相比較回路２０とから構成されている。

【０００４】次に、従来の２値ＦＳＫ復調回路の各部に
ついて具体的に説明する。零ＩＦ検波回路１は、ＦＳＫ
変調されている入力キャリア信号ＩＮを入力して、該入
力と同一の周波数を有する局部発振信号を用いて直交検
波し、同相成分Ｉと直交成分Ｑを出力するものである。

【０００５】コンパレータ２は、零ＩＦ検波回路１から
出力された直交検波出力を２値整形するもので、コンパ
レータ２-1は、同相成分Ｉを２値整形し、コンパレータ
２-2は、直交成分Ｑを２値整形するようになっている。
具体的には、数式［数８］の２値整形関数ｓｇｎ（ｘ）
を用いて２値整形し、２値整形された矩形波の信号ｓｇ
ｎ（Ｉ）及びｓｇｎ（Ｑ）を出力する。

【０００６】

【数８】

【０００７】位相比較回路２０は、コンパレータ２-1と
コンパレータ２-2からの出力を比較し、一方が他方に対
して位相が進んでいるか遅れているかを２値判定し、判
定結果の２値（０か１か）を外部へ検波出力ＤＥＴとし
て出力するものである。具体的には、入力キャリア信号
ＩＮと同一の局部発振周波数を基準として、入力キャリ
ア信号ＩＮの瞬時周波数が高い場合と低い場合のそれぞ
れで、２値整形された同相成分Ｉと直交成分Ｑとで表現
される２次元ベクトルの回転方向が逆になることから、
この回転方向を判別することにより入力キャリア信号Ｉ
Ｎの瞬時周波数の高、低の２値を検波して出力するよう
になっている。

【０００８】次に、従来の２値ＦＳＫ復調回路の動作に
ついて、図１２を使って説明する。従来の２値ＦＳＫ復
調回路は、入力キャリア信号ＩＮが入力されると、零Ｉ
Ｆ検波回路１が入力キャリア信号ＩＮと同一の周波数を
有する局部発振信号を用いて直交検波し、同相成分Ｉと
直交成分Ｑとを出力し、コンパレータ２-1とコンパレー
タ２-2とがそれぞれ同相成分Ｉと直交成分Ｑを２値整形
する。

【０００９】そして、位相比較回路２０が、コンパレー
タ２で２値整形された同相成分Ｉと直交成分Ｑとを入力
し、２値整形された同相成分Ｉと直交成分Ｑとで表現さ
れる２次元ベクトルの回転方向を判別することにより入
力キャリア信号ＩＮの瞬時周波数の高、低の２値を検波
して出力するようになっている。

【００１０】次に、従来の直交検波形（零ＩＦ検波方
式）の多値ＦＳＫ復調回路について説明する。従来の多
値ＦＳＫ復調回路で使われている復調方法については、
「４値ＦＳＫ信号のダイレクトコンバージョン受信方
式」斉藤、赤岩，電子情報通信学会技術研究報告RCS94-
124 pp.43 〜48に記載されている復調方法が知られてい
る。

【００１１】この復調方法では、同相成分Ｉと直交成分
Ｑ（但し、いずれも２値整形されている）の２軸で構成
されるＩＱ平面上の信号点の回転に着目し、信号点の回
転方向と回転速度とを別々に検波し、その検波結果を組
み合わせることで、４値ＦＳＫ信号を復調している。

【００１２】従来の多値ＦＳＫ復調回路における復調方
法について、図１３〜図１５を使って具体的に説明す
る。図１３は、従来の多値ＦＳＫ復調方法におけるＩＱ
平面上の信号点の動きを示す説明図であり、図１４は、
従来の多値ＦＳＫ復調方法における直交検波信号と２値
整形された信号の例を示す説明図であり、図１５は、従
来の多値ＦＳＫ復調方法における２値整形された信号の
ＩＱ平面上の信号点の動きを示す説明図である。

【００１３】４値ＦＳＫにおいて、４値のシンボル０
０，０１，１０，１１を２つの回転方向と２種類の回転
速度との組み合わせで表現する。ここで、回転方向は、
左回転（回転角がプラス方向）と右回転（回転角がマイ
ナス方向）とであり、回転速度は、数式［数９］で定義
される変調指数ｍを用いて表す。

【００１４】

【数９】

【００１５】例えば、大小２種類の変調指数ｍをｍ＝
１，３としてＦＳＫ変調すると、各シンボルをＦＳＫ変
調した信号（変調データ）のＩＱ平面上での動きは、シ
ンボル’００’が左方向、ｍ＝１で0.5 回転（図１３
（ａ）の実線）であり、シンボル’０１’が左方向、ｍ
＝３で1.5 回転（図１３（ａ）の破線）であり、シンボ
ル’１０’が右方向、ｍ＝１で0.5 回転（図１３（ｂ）
の実線）であり、シンボル’１１’が右方向、ｍ＝３で
1.5 回転（図１３（ｂ）の破線）である。つまり、各シ
ンボルの左側のビットと回転方向が対応し、右側のビッ
トと変調指数ｍの大小が対応しており、且つ回転数はｍ
／２回である。

【００１６】上記のような方法で、シンボル系列００，
０１，１０を４値ＦＳＫ変調すると、直交成分Ｑは図１
４（ａ）に示すように変化し、同相成分Ｉは図１４
（ｂ）に示すように変化する。即ち、受信した入力キャ
リア信号ＩＮを直交検波して得られる直交成分Ｑと同相
成分Ｉも、図１４（ａ），（ｂ）に示すような信号にな
る。

【００１７】そして、上記の直交成分Ｑと同相成分Ｉと
をそれぞれコンパレータ２で２値整形した信号ｓｇｎ
（Ｑ）とｓｇｎ（Ｉ）とは、図１４（ｃ），（ｄ）のよ
うな＋１，−１の２値を持つ信号になる。具体的には、
時間ａでｓｇｎ（Ｑ）、ｓｇｎ（Ｉ）は共に＋１で始ま
り、時間ｂでｓｇｎ（Ｉ）が−１に変化し、時間ｃでｓ
ｇｎ（Ｑ）が−１に変化する。そして、時間ｄでｓｇｎ
（Ｉ）が＋１に変化し、時間ｅでｓｇｎ（Ｑ）が＋１に
変化する。更に、時間ｆでｓｇｎ（Ｉ）が−１に変化
し、時間ｇでｓｇｎ（Ｑ）が−１に変化する。そして、
時間ｈでｓｇｎ（Ｉ）が＋１に変化し、時間ｉでｓｇｎ
（Ｉ）が−１に変化する。

【００１８】次に、２値整形した信号ｓｇｎ（Ｑ）とｓ
ｇｎ（Ｉ）の動きを、ｓｇｎ（Ｑ）とｓｇｎ（Ｉ）の２
軸で表現される信号平面上に示すと、図１５のようにな
る。つまり、●印はｓｇｎ（Ｑ）とｓｇｎ（Ｉ）の値の
組み合わせに対応する信号点の位置であり、●印を結ぶ
実線は、信号の値が変化する瞬間の信号点の軌跡を示し
ており、信号の値が変化する際にｓｇｎ（Ｑ）軸又はｓ
ｇｎ（Ｉ）軸と交差することになる。

【００１９】具体的には、時間ａから時間ｂの間は●Ａ
であり、時間ｂの瞬間に●Ｂに移動し、時間ｃの瞬間に
●Ｃに移動し、時間ｄの瞬間に●Ｄに移動する。そし
て、以降同様に、ｓｇｎ（Ｑ）及びｓｇｎ（Ｉ）が変化
する瞬間に●印を移動するようになっている。

【００２０】そこで、従来の多値ＦＳＫ復調回路で使わ
れている復調方法では、従来の２値ＦＳＫ復調と同様に
まずｓｇｎ（Ｑ）とｓｇｎ（Ｉ）の位相関係から回転方
向（右廻り、左廻り）を判定する。そして、次に、１シ
ンボル毎の信号点の回転速度をカウンタを用いてカウン
トする。即ち、図１５において、信号点の回転速度が速
いほど１シンボル間にｓｇｎ（Ｑ）軸及びｓｇｎ（Ｉ）
軸と交差する回数も多くなるので、この回数をカウンタ
でカウントし、所定のしきい値との比較で回転速度、即
ち変調指数の大小を判定する。

【００２１】例えば、４値ＦＳＫの変調指数がｍ＝３，
１の場合、回転速度はそれぞれ１シンボル当たり1.5 回
及び0.5 回の回転であるので、ｓｇｎ（Ｑ）軸及びｓｇ
ｎ（Ｉ）軸と交差する合計回数は、それぞれ（６±１）
回、（２±１）回に相当する。これを図１４に示した例
で具体的に説明すると、変調指数がｍ＝３の例はシンボ
ル’０１’で、時間ｃ，ｄ，ｅ，ｆ，ｇ，ｈにおいて計
６回各軸と交差しており、変調指数がｍ＝１の例はシン
ボル’００’で、時間ａ，ｂにおいて計２回各軸と交差
している。

【００２２】また、各々の±１回の誤差は、信号点の動
作の始点や終点が図１５の●印のごく近傍にある場合、
つまり、信号の値が変化する瞬間の状態にあって、タイ
ミングジッターや歪みによるあいまいさにより発生する
ものである。一方、カウントした交差回数の大小判定を
行うしきい値は、明らかに（６＋２）／２＝４回であ
り、大小判定のマージンは、わずかに±１回のカウント
値の差になる。

【００２３】

【発明が解決しようとする課題】しかしながら、上記従
来の２値ＦＳＫ復調回路では、２値ＦＳＫの復調動作に
限定されており、２値以外の多値ＦＳＫにはそのままで
は適用できないという問題点があった。

【００２４】また、たとえ２値ＦＳＫに適用した場合で
あっても、ＦＳＫの変調指数ｍが小さくなるにつれて、
変調信号の周期を基準としたとき、位相角の回転方向を
判別するタイミングの周期が粗くなるため、判定出力の
ジッターが大きくなり、検波特性が著しく劣化するとい
う問題点があった。

【００２５】一方、上記従来の多値ＦＳＫ復調回路の復
調方法では、変調指数の差が小さくなる程回転速度の大
小を判定するためのマージンが小さくなり、また信号点
の微小な動きが２値量子化によって消去されてしまうの
で、回転速度の大小判定精度が粗くなってしまうという
問題点があった。

【００２６】本発明は上記実情に鑑みて為されたもの
で、ＦＳＫ変調の変調指数の差が小さい場合でも、回転
速度の大小の判定出力のジッターやあいまいさの発生を
軽減し、復調精度を向上できる多値ＦＳＫ復調回路を提
供することを目的とする。

【００２７】

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、多値ＦＳＫ復調回
路において、入力キャリア信号を直交検波する零ＩＦ検
波回路と、前記直交検波した同相成分を２値整形する第
１のコンパレータと、前記直交検波した直交成分を２値
整形する第２のコンパレータと、前記２値整形した同相
成分を平滑化する第１の移動平均回路と、前記２値整形
した直交成分を平滑化する第２の移動平均回路と、前記
平滑化された同相成分と前記平滑化された直交成分に対
応する位相角を出力するテーブルと、前記位相角を遅延
させた遅延位相角を出力する遅延回路と、前記位相角と
前記遅延位相角から位相差分を出力する位相差分回路
と、前記位相差分を特定期間内で積分放電する積分放電
回路と、前記積分放電出力を特定のしきい値と比較して
多値ＦＳＫのシンボル判定を行う判定回路とを有するこ
とを特徴としており、入力キャリア信号を直交検波して
２値整形して平滑化し、平滑化された同相成分及び直交
成分に対応する位相角と遅延位相角の位相差分を積分放
電し、その放電値で判定を行うことができ、変調指数の
差が小さい場合でも、復調精度を向上できる。

【００２８】上記従来例の問題点を解決するための請求
項２記載の発明は、請求項１記載の多値ＦＳＫ復調回路
において、第１の移動平均回路、第２の移動平均回路、
遅延回路及び積分放電回路にクロックを供給するクロッ
ク発生回路と、位相差分回路から出力される位相差分に
より位相同期したタイミング信号を前記積分放電回路及
び判定回路に供給するディジタルＰＬＬとを設けたこと
を特徴としており、入力キャリア信号を直交検波して２
値整形して平滑化し、平滑化された同相成分及び直交成
分に対応する位相角と遅延位相角の位相差分を積分放電
し、その放電値で判定を行うことができ、変調指数の差
が小さい場合でも、復調精度を向上できる。

【００２９】上記従来例の問題点を解決するための請求
項３記載の発明は、請求項２記載の多値ＦＳＫ復調回路
において、第１の移動平均回路は、第１のコンパレータ
から入力される２値整形信号ｓｇｎ（Ｉ）をクロック発
生回路から供給されるクロックで特定ビットシフトする
第１のシフトレジスタと、前記２値整形信号ｓｇｎ
（Ｉ）が入力されるアップカウント端子と前記第１のシ
フトレジスタからの特定ビットシフトされた値が入力さ
れるダウンカウント端子とを備え、前記クロックに従っ
て前記アップカウント端子に入力される信号の値が１で
ある毎にカウント値をプラス１し、前記ダウンカウント
端子に入力される信号の値が１である毎にカウント値を
マイナス１してカウント値を出力する第１のアップダウ
ンカウンタとを有する移動平均回路であり、第２の移動
平均回路は、第２のコンパレータから入力される２値整
形信号ｓｇｎ（Ｑ）を前記クロック発生回路から供給さ
れるクロックで特定ビットシフトする第２のシフトレジ
スタと、前記２値整形信号ｓｇｎ（Ｑ）が入力されるア
ップカウント端子と前記第２のシフトレジスタからの特
定ビットシフトされた値が入力されるダウンカウント端
子とを備え、前記クロックに従って前記アップカウント
端子に入力される信号の値が１である毎にカウント値を
プラス１し、前記ダウンカウント端子に入力される信号
の値が１である毎にカウント値をマイナス１してカウン
ト値を出力する第２のアップダウンカウンタとを有する
移動平均回路であることを特徴としており、入力キャリ
ア信号を直交検波して２値整形して平滑化し、平滑化さ
れた同相成分及び直交成分に対応する位相角と遅延位相
角の位相差分を積分放電し、その放電値で判定を行うこ
とができ、変調指数の差が小さい場合でも、復調精度を
向上できる。

【００３０】上記従来例の問題点を解決するための請求
項４記載の発明は、請求項１又は請求項２記載の多値Ｆ
ＳＫ復調回路において、テーブルは、同相成分及び直交
成分に対応する位相角を予め記憶しているテーブル形式
の記憶部であり、第１の移動平均回路からの平滑化され
た同相成分の値と、第２の移動平均回路からの平滑化さ
れた直交成分の値を前記記憶部のアドレスとして入力
し、入力された２つのアドレスに対応する位相角を出力
するものであることを特徴としており、入力キャリア信
号を直交検波して２値整形して平滑化し、平滑化された
同相成分及び直交成分に対応する位相角と遅延位相角の
位相差分を積分放電し、その放電値で判定を行うことが
でき、変調指数の差が小さい場合でも、復調精度を向上
できる。

【００３１】上記従来例の問題点を解決するための請求
項５記載の発明は、請求項１又は請求項２記載の多値Ｆ
ＳＫ復調回路において、位相差分回路は、テーブルから
入力される位相角から遅延回路から入力される遅延位相
角を減算する第１の加算器と、前記第１の加算器出力に
３πを加算する第２の加算器と、前記第２の加算器出力
を２πで割り算を行ってその余りを求めるモジュロ２π
演算回路と、前記モジュロ２π演算回路出力からπを減
算して位相差分を出力する第３の加算器とを有すること
を特徴としており、入力キャリア信号を直交検波して２
値整形して平滑化し、平滑化された同相成分及び直交成
分に対応する位相角と遅延位相角の位相差分を積分放電
し、その放電値で判定を行うことができ、変調指数の差
が小さい場合でも、復調精度を向上できる。

【００３２】上記従来例の問題点を解決するための請求
項６記載の発明は、請求項２記載の多値ＦＳＫ復調回路
において、積分放電回路は、加算器とレジスタとを備
え、前記加算器が、位相差分回路からの位相差分を一方
に、前記レジスタからの出力を他方に入力して加算結果
を出力する加算器であり、前記レジスタが、クロック発
生回路から供給されるクロックで前記加算器から入力さ
れる値をサンプリングして出力し、ディジタルＰＬＬか
ら入力されるタイミングでリセットされるレジスタであ
ることを特徴としており、入力キャリア信号を直交検波
して２値整形して平滑化し、平滑化された同相成分及び
直交成分に対応する位相角と遅延位相角の位相差分を積
分放電し、その放電値で判定を行うことができ、変調指
数の差が小さい場合でも、復調精度を向上できる。

【００３３】上記従来例の問題点を解決するための請求
項７記載の発明は、請求項２記載の多値ＦＳＫ復調回路
において、判定回路は、予めしきい値を記憶しており、
ディジタルＰＬＬから供給されるタイミングで積分放電
回路からの位相差分の積分放電出力と前記しきい値とを
比較し、前記積分放電出力の値域を判定することによっ
て多値ＦＳＫのシンボル判定を行うことを特徴としてお
り、入力キャリア信号を直交検波して２値整形して平滑
化し、平滑化された同相成分及び直交成分に対応する位
相角と遅延位相角の位相差分を積分放電し、その放電値
で判定を行うことができ、変調指数の差が小さい場合で
も、復調精度を向上できる。

【００３４】

【発明の実施の形態】請求項に係る発明について、その
実施の形態を図面を参照しながら説明する。本発明に係
る多値ＦＳＫ復調回路は、入力キャリア信号ＩＮを直交
検波して２値整形した同相成分及び直交成分を移動平均
回路で平滑化し、平滑化された同相成分及び直交成分に
対応する位相角と位相角を遅延した遅延位相角との位相
差分を積分放電し、積分放電出力についてその大小を判
定することにより、多値ＦＳＫの検波を行うものなの
で、変調指数の差が小さい場合でも、復調精度を向上で
きるものである。

【００３５】まず、本発明に係る多値ＦＳＫ復調回路の
構成について図１を使って説明する。図１は、本発明に
係る多値ＦＳＫ復調回路の構成ブロック図である。尚、
図１２と同様の構成をとる部分については同一の符号を
付して説明する。

【００３６】本発明の多値ＦＳＫ復調回路（本回路）
は、従来の２値ＦＳＫ復調回路と同様の部分として、零
ＩＦ検波回路１と、２つのコンパレータ２とから構成さ
れ、更に本発明の特徴部分として、クロック発生回路３
と、２つの移動平均回路４と、テーブルＲＯＭ５と、遅
延回路６と、位相差分回路７と、ＤＰＬＬ８と、積分放
電回路９と、判定回路１０とが設けられている。

【００３７】次に、本回路の各部について具体的に説明
する。零ＩＦ検波回路１は、従来と同様に、ＦＳＫ変調
されている入力キャリア信号ＩＮを入力して、該入力と
同一の周波数を有する局部発振信号を用いて直交検波
し、同相成分Ｉと直交成分Ｑとを出力するものである。

【００３８】ここで、零ＩＦ検波回路１の詳細について
図２を使って説明する。図２は、本発明の零ＩＦ検波回
路１の内部構成の一例を示す構成ブロック図である。本
発明の零ＩＦ検波回路１の一構成例は、ＬＯＣＡＬ発振
回路１１と、９０゜分配回路１２と、２つのミキサー回
路１３-1，１３-2と、２つのＬＰＦ１４-1，１４-2とか
ら構成されている。

【００３９】ＬＯＣＡＬ発振回路１１は、多値ＦＳＫ変
調され伝送された受信データである入力キャリア信号Ｉ
Ｎと同一の周波数の信号を発振する発振回路である。９
０゜分配回路１２は、ＬＯＣＡＬ発振回路１１からの信
号を同相（０゜）と、９０゜位相シフトした直交（９０
゜）の２信号に分配してそれぞれ出力する分配回路であ
る。

【００４０】ミキサー回路１３は、２つの入力信号を乗
算して周波数混合する乗算回路で、ミキサー回路１３-1
は、入力キャリア信号ＩＮと９０゜分配回路１２からの
同相（０°）信号とを乗算し、ミキサー回路１３-2は、
入力キャリア信号ＩＮと９０゜分配回路１２からの直交
（９０°）信号とを乗算するものである。

【００４１】ＬＰＦ１４は、高周波成分を除去する低域
ろ波器（Low Pass Filter:ＬＰＦ）であり、ＬＰＦ１４
-1は、ミキサー回路１３-1からの信号の高周波成分を除
去して入力キャリア信号ＩＮの同相成分Ｉを出力し、Ｌ
ＰＦ１４-2は、ミキサー回路１３-2からの信号の高周波
成分を除去して入力キャリア信号ＩＮの直交成分Ｑを出
力するものである。

【００４２】本発明の零ＩＦ検波回路１の動作は、ＬＯ
ＣＡＬ発振回路１１から出力される入力キャリア信号Ｉ
Ｎと同一周波数の信号を９０゜分配回路１２が同相（０
゜）と直交（９０゜）の２信号に分配して出力する。そ
して、入力キャリア信号ＩＮが入力されると、ミキサー
回路１３-1が入力キャリア信号ＩＮに９０゜分配回路１
２からの同相信号を乗算し、ＬＰＦ１４-1が高周波成分
を除去して同相成分Ｉを出力する。一方、ミキサー回路
１３-2が入力キャリア信号ＩＮに９０゜分配回路１２か
らの直交信号を乗算し、ＬＰＦ１４-2が高周波成分を除
去して直交成分Ｑを出力するようになっている。

【００４３】コンパレータ２は、従来と同様で［数８］
に示した２値整形関数ｓｇｎ（ｘ）を用いて、零ＩＦ検
波回路１から出力された直交検波出力を２値整形するも
ので、コンパレータ２-1は、同相成分Ｉを２値整形して
２値整形信号ｓｇｎ（Ｉ）を出力し、コンパレータ２-2
は、直交成分Ｑを２値整形して２値整形信号ｓｇｎ
（Ｑ）を出力するようになっている。

【００４４】クロック発生回路３は、ＦＳＫ復調回路全
体のディジタル動作クロックＣＬＫを発生し、移動平均
回路４と遅延回路６と積分放電回路９とに供給するもの
である。

【００４５】移動平均回路４は、コンパレータ２からの
２値整形出力を入力し、クロック発生回路３から供給さ
れるクロックＣＬＫのタイミングで、特定時間区間のデ
ィジタル移動平均値を算出する移動平均化を行うもので
ある。尚、ここで特定時間区間とは、多値ＦＳＫ変調信
号の１シンボル長以内の任意の時間区間である。そし
て、移動平均回路４-1は、コンパレータ２-1からの２値
整形信号ｓｇｎ（Ｉ）のディジタル移動平均値〈Ｉ〉を
出力し、移動平均回路４-2は、コンパレータ２-2からの
２値整形信号ｓｇｎ（Ｑ）のディジタル移動平均値
〈Ｑ〉を出力するようになっている。

【００４６】ここで、移動平均回路４の詳細について、
図３を使って説明する。図３は、本発明の移動平均回路
４の内部構成の一例を示す構成ブロック図である。本発
明の移動平均回路４の一構成例は、Ｍビットシフトレジ
スタ４１と、アップダウンカウンタ４２とから構成され
ている。ここで、Ｍビットシフトレジスタ４１は、クロ
ック発生回路３から供給されるクロックＣＬＫに従って
動作するＭビットのシフトレジスタで、その結果、コン
パレータ２-1の出力ｓｇｎ（Ｉ）又はコンパレータ２-2
の出力ｓｇｎ（Ｑ）を入力データとして入力し、（Ｍ＋
１）クロック分遅延して出力するようになっている。

【００４７】アップダウンカウンタ４２は、クロック発
生回路３から供給されるクロックＣＬＫに従って動作す
るカウント回路であり、アップカウント端子（ＵＰ端
子）に入力される信号の値が１である毎にカウント値を
プラス１し、ダウンカウント端子（ＤＯＷＮ端子）に入
力される信号の値が１である毎にカウント値をマイナス
１してカウント値を出力するものである。

【００４８】そして、本発明においてはアップダウンカ
ウンタ４２のＵＰ端子にコンパレータ２-1の出力ｓｇｎ
（Ｉ）（又はコンパレータ２-2の出力ｓｇｎ（Ｑ））が
入力されて、信号の値が１である毎にカウント値がプラ
ス１され、一方、ＤＯＷＮ端子には、ｓｇｎ（Ｉ）（又
はｓｇｎ（Ｑ））がＭビットシフトレジスタ４１によっ
て（Ｍ＋１）クロック分遅延された信号が入力されて、
信号の値が１である毎にカウント値がマイナス１される
ようになっている。

【００４９】従って、ＤＯＷＮ端子に入力される信号の
値が１である時には、必然的にそれよりも（Ｍ＋１）ク
ロックだけ前（過去）にＵＰ端子に入力された信号の値
が１であったことになり、ＵＰ端子によってプラス１さ
れたカウント値が（Ｍ＋１）クロック後にＤＯＷＮ端子
によってマイナス１されて相殺される。結局、このアッ
プダウンカウンタ４２は、常に、コンパレータ２からの
信号ｓｇｎ（Ｉ）（又はｓｇｎ（Ｑ））に対して過去Ｍ
回のサンプリングにおいてサンプル値が１であった頻度
（回数）をディジタル移動平均値〈Ｉ〉（又は〈Ｑ〉）
として出力するようになっている。

【００５０】テーブルＲＯＭ５は、２つの値（同相成分
及び直交成分）に対応する位相角θを予め記憶している
テーブル形式の記憶部で、移動平均回路４-1からのディ
ジタル移動平均値〈Ｉ〉と、移動平均回路４-2からのデ
ィジタル移動平均値〈Ｑ〉をＲＯＭのアドレスとして入
力し、［数１］に示す２つのアドレスに対応する位相角
θ（ラジアン，−π≦θ≦π）を出力するものである。

【００５１】

【数１】

【００５２】遅延回路６は、クロック発生回路３から供
給されるクロックＣＬＫに従って動作し、テーブルＲＯ
Ｍ５から出力される位相角θを入力し、ｎサンプル（ｎ
＝１，２，…自然数）だけ遅延した遅延位相角θ′を出
力するものである。

【００５３】位相差分回路７は、テーブルＲＯＭ５から
の位相角θと遅延回路６からの遅延位相角θ′とを入力
し、それらの位相差分Δθを［数２］に従って求め出力
するものである。

【００５４】

【数２】

【００５５】ここで、本発明の位相差分回路７の詳細に
ついて、図４を使って説明する。図４は、本発明の位相
差分回路７の内部構成の一例を示す構成ブロック図であ
る。本発明の位相差分回路７は、図４に示すように、３
つの加算器７１と、モジュロ２π演算回路（図中では
「モジュロ２π」と記載）７２とから構成されている。

【００５６】つまり、テーブルＲＯＭ５からの位相角θ
と、遅延回路６からの遅延位相角θ′とを入力し、加算
器７１-1で位相角θから遅延位相角θ′を減算し、加算
器７１-2で３πを加算し、モジュロ２π演算回路７２で
ｍｏｄ２πの演算を行い、最後に加算器７１-3でπを減
算することにより、［数２］に示した位相差分Δθを出
力することになる。

【００５７】尚、位相角を２進数で表現する場合、２π
ラジアンを２のｎ乗（ｎは自然数）に対応させれば、加
算器７１-2の出力のオーバーフロー（２のｎ乗）を無視
することがモジュロ２π演算と等価となるので、モジュ
ロ２π演算回路７２は事実上不要となる。

【００５８】ＤＰＬＬ８は、位相差分回路７から出力さ
れる位相差分Δθを入力し、位相差分Δθが０の値を交
差するタイミングに位相同期した受信シンボルタイミン
グＲＴを出力するディジタルＰＬＬ（Digital Phase-Lo
cked Loop:ＤＰＬＬ）であり、出力された受信シンボル
タイミングＲＴは積分放電回路９及び判定回路１０に供
給されるようになっている。

【００５９】積分放電回路９は、クロック発生回路３か
ら供給されるクロックＣＬＫに従って動作し、位相差分
回路７から出力される位相差分Δθを入力して、ＤＰＬ
Ｌ８から供給される受信シンボルタイミングＲＴによっ
て得られる１シンボルの時間周期以内で位相差分Δθを
積分放電するものである。

【００６０】ここで、本発明の積分放電回路９の詳細に
ついて、図５を使って説明する。図５は、本発明の積分
放電回路９の内部構成の一例を示す構成ブロック図であ
る。本発明の積分放電回路９は、図５に示すように、加
算器９１と、レジスタ９２とから構成され、位相差分回
路７からの出力Δθが加算器９１の一方に入力され、ク
ロック発生回路３からのクロックＣＬＫと、ＤＰＬＬ８
からの受信シンボルタイミングＲＴとがレジスタ９２に
供給され、レジスタ９２からの出力が加算器９１のもう
一方の入力となるように接続されている。

【００６１】ここで、レジスタ９２は、クロック発生回
路３から供給されるクロックＣＬＫのタイミングで動作
し、加算器９１からの出力をサンプリングすると共に、
クロック発生回路３から供給される受信シンボルタイミ
ングＲＴの１周期毎に記憶している内容を零にリセット
するリセット機能付きのレジスタである。

【００６２】その結果、積分放電回路９では、クロック
ＣＬＫのタイミングで位相差分回路７からの位相差分Δ
θとレジスタ９２からの出力とが加算器９１で加算され
て再びレジスタ９２に蓄積され、この動作をＤＰＬＬ８
から受信シンボルタイミングＲＴが与えられるまで繰り
返され、受信シンボルタイミングＲＴで零クリアされる
ので、リセット機能付きのアキュムレータ、即ち積分放
電回路が実現されるようになっている。

【００６３】図６に、積分放電回路９における積分放電
動作の計算機シミュレーション結果を示す。図６に示す
ように、１シンボル区間での積分放電によって、４値パ
ターンが形成されていることが分かる。

【００６４】判定回路１０は、予め記憶しているしきい
値を用いて多値ＦＳＫのシンボル判定を行う判定回路
で、具体的には、ＤＰＬＬ８から供給される受信シンボ
ルタイミングＲＴのタイミングで、積分放電回路９から
の位相差分Δθの積分放電出力としきい値とを比較し
て、積分放電出力の値域を判定することによって多値Ｆ
ＳＫのシンボル判定を行うようになっている。

【００６５】尚、判定回路１０は、ディジタルコンパレ
ータやデコーダ回路等で容易に実現でき、その内部構成
について、図７を使って説明する。図７は、本発明の判
定回路１０の内部構成の一例を示す構成ブロック図であ
る。本発明の判定回路１０は、図７に示すように、３つ
のディジタルコンパレータ６１，６２，６３と、デコー
ダ６４から構成されている。

【００６６】ここで、ディジタルコンパレータ６１は、
外部から設定されたしきい値ＴＨＨと、積分放電回路９
からの放電出力とを入力し、２つの入力のレベル比較を
行って比較結果を出力するものであり、同様にディジタ
ルコンパレータ６２は、しきい値ＴＨＭと積分放電回路
９からの放電出力とのレベル比較を出力し、ディジタル
コンパレータ６３は、しきい値ＴＨＬと積分放電回路９
からの放電出力とのレベル比較を出力するものである。

【００６７】また、デコーダ６４は、ディジタルコンパ
レータ６１，６２，６３からのレベル比較結果を入力
し、その組み合わせから４値をデコードして２ビットの
値を出力するものである。

【００６８】つまり、判定値１０の動作は、図６に示し
た積分放電値の４値パターンを判定するためのしきい値
ＴＨＨ，ＴＨＭ，ＴＨＬを用いて、各ディジタルコンパ
レータ６１，６２，６３で積分放電回路９からの放電出
力としきい値ＴＨＨ，ＴＨＭ，ＴＨＬとのレベル比較を
行い、デコーダ６４がその比較結果から放電出力がしき
い値ＴＨＨ，ＴＨＭ，ＴＨＬで区切られる４個の領域の
いずれに存在するかをデコードして、２ビットの判定値
を出力するようになっている。

【００６９】次に、本発明の多値ＦＳＫ復調回路の動作
について、図１、図８、図９を使って具体的に説明す
る。図８は、本発明の多値ＦＳＫ復調回路における移動
平均回路４で移動平均化した信号の例を示す説明図であ
り、図９は、本発明の多値ＦＳＫ復調回路における
〈Ｉ〉〈Ｑ〉平面上の信号点の動きを示す説明図であ
る。

【００７０】本発明の多値ＦＳＫ復調回路では、多値Ｆ
ＳＫ変調された入力キャリア信号ＩＮが入力され、零Ｉ
Ｆ検波回路１で直交検波されて同相成分Ｉ及び直交成分
Ｑが出力される。そして、同相成分Ｉは、コンパレータ
２-1で２値整形されてｓｇｎ（Ｉ）が出力され、移動平
均回路４-1で移動平均化されてディジタル移動平均値
〈Ｉ〉が出力される。一方、直交成分Ｑは、コンパレー
タ２-2で２値整形されてｓｇｎ（Ｑ）が出力され、移動
平均回路４-2で移動平均化されてディジタル移動平均値
〈Ｑ〉が出力される。

【００７１】ここで、移動平均回路４で行われる移動平
均化について、具体例で説明すると、移動平均回路４-1
及び移動平均回路４-2に入力されるｓｇｎ（Ｉ）及びｓ
ｇｎ（Ｑ）が図１４と同様であるとすると、移動平均化
されたディジタル移動平均値〈Ｉ〉及び〈Ｑ〉は、図８
に破線で示すように、ｓｇｎ（Ｉ）及びｓｇｎ（Ｑ）の
矩形波が平滑化され滑らかな曲線になる。

【００７２】そして、ディジタル移動平均値〈Ｉ〉及び
〈Ｑ〉の２軸で表現される信号平面上の〈Ｉ〉及び
〈Ｑ〉の組み合わせに対応する信号点の軌跡は、図９の
破線で示すように、ｓｇｎ（Ｉ）及びｓｇｎ（Ｑ）の組
み合わせに対応する信号点の軌跡に比べて動きが平滑化
されるので、コンパレータ２による２値量子化で失われ
る信号点の微妙な動きを基本的に回復することができ
る。尚、図９には、図１５と同様にｓｇｎ（Ｉ）及びｓ
ｇｎ（Ｑ）の組み合わせに対応する信号点の位置を参考
までに●印で示してある。

【００７３】次に、移動平均回路４-1からのディジタル
移動平均値〈Ｉ〉と、移動平均回路４-2からのディジタ
ル移動平均値〈Ｑ〉とがアドレスとしてテーブルＲＯＭ
５に入力されて対応する位相角θが出力され、その位相
角θと、位相角θが遅延回路６によって遅延された遅延
位相角θ′とが位相差分回路７に入力されて、位相差分
Δθが出力される。

【００７４】ここで、入力キャリア信号ＩＮの瞬時位相
をφ（ｔ）、ＦＳＫによる瞬時周波数変位をｆm （ｔ）
（ｔは時間）とおくと、零ＩＦ検波の場合［数３］が成
立する。

【００７５】

【数３】

【００７６】そして、テーブルＲＯＭ５から出力される
位相角θは、−π〜＋πの範囲でφ（ｔ）の動きを反映
しており、位相差分回路７による位相差分Δθは、θに
現れる見かけ上の±２πラジアンの位相ジャンプを［数
２］によって消去するので、Δθは、［数４］に示すよ
うにφ（ｔ）のｎサンプル区間（ｎは遅延回路６の遅延
サンプル数）の真の差分値となる。

【００７７】

【数４】

【００７８】更に、［数３］及び［数４］により、Δθ
は、［数５］に示す近似式で表現される。

【００７９】

【数５】

【００８０】従って、Δθは時系列番号ｋにおける瞬時
周波数変位ｆm （ｋ・ΔＴ）に比例する量であることが
わかる。換言すると、Δθは、時間軸上で離散化された
周波数検波出力となっている。

【００８１】次に、位相差分回路７から出力された位相
差分Δθは、積分放電回路９によってＤＰＬＬ８からの
受信シンボルタイミングＲＴによって得られる１シンボ
ルの時間周期以内で積分放電されて積分放電出力が為さ
れる。

【００８２】ここで、積分放電回路９は、［数５］に示
した位相差分Δθを時系列番号ｋの刻みで１シンボル周
期以内の時間長Ｔ（積分時間）の間蓄積することにな
り、その出力は［数６］に示す式になる。

【００８３】

【数６】

【００８４】［数６］において、矩形波によるＦＭ変調
と等価であるＦＳＫ変調の場合、時系列番号ｋにおける
瞬時周波数変位ｆm （ｋ・ΔＴ）は、任意の１シンボル
周期内ではその当該のシンボルに割り当てられた周波数
偏移ΔＦ（ｉ）（ｉはシンボル系列番号）となり、一定
となるので［数６］は［数７］のように変形できる。

【００８５】

【数７】

【００８６】その結果、積分放電回路９の積分放電出力
からＦＳＫの周波数偏移ΔＦ（ｉ）に比例した積分値を
得ることができる。そして、積分放電回路９からの積分
放電出力が判定回路１０でしきい値と比較され、周波数
偏移ΔＦ（ｉ）の値域が判定されて、多値ＦＳＫ復調が
為されるようになっている。

【００８７】

【実施例】次に、図１に示した本発明の多値ＦＳＫ復調
回路を多値ＦＳＫの一種である４値ＦＳＫに適応した実
施例の効果について、図１０、図１１を使って説明す
る。まず図１０は、本発明の多値ＦＳＫ復調回路を用い
た場合のＩ，Ｑレベルに対するＢＥＲ（Bit Error Rat
e）の測定結果を示す説明図である。ここで、実測に用
いた回路のパラメータとしては、伝送速度６．４Ｋｂｐ
ｓ（変調速度：Ｒ＝３．２Ｋｂａｕｄ）、周波数偏移Δ
Ｆmax ＝４．８，１．６ＫＨｚ（ｍ＝３．０，１．
０）、遅延サンプル数ｎ＝１、積分時間Ｔ＝１シンボル
長、積分サンプル数Ｔ／ΔＴ＝６４としている。また、
移動平均回路４-1，４-2のサンプル数Ｍ＝１６とし、こ
れらの出力語長は、４ビットである。

【００８８】図１０では、本発明の多値ＦＳＫ復調回路
におけるＩ，Ｑレベルに対するＢＥＲ（Bit Error Rat
e）の測定結果を○印で示しているが、但し、ＢＥＲ＜
１０^-7の場合には全て１０^-7に記載している。また、比
較のために、図１の構成においてコンパレータ２-1，２
-2と移動平均回路４-1，４-2とを１個のＡ／Ｄ変換器に
置き換えて線形受信を行った場合のＢＥＲ特性を、図１
０に×印で示した。

【００８９】図１０に×印で示したように、比較のため
の構成では、Ａ／Ｄ変換器の飽和レベルが１Ｖp-p であ
ったので、Ｉ，Ｑレベル＞１．０Ｖで１０^-4のオーダー
のエラーフロアが現れている。これは、Ａ／Ｄ変換器の
飽和により、従来技術の説明で述べた量子化現象が現
れ、４値の周波数偏移の判定にタイミングジッター等に
よるあいまいさに基づく誤りが発生しているためであ
る。

【００９０】一方、本発明の多値ＦＳＫ復調回路の構成
では、コンパレータ２-1，２-2により当初から２値整形
しているので、Ｉ，Ｑのレベルに特性が依存することな
く、エラーフリー（図１０では全て１０^-7のラインにプ
ロットされている）であり、良好な特性が得られること
がわかる。

【００９１】次に、図１１は、本発明の多値ＦＳＫ復調
回路を用いた場合の伝送ビット１ビット当たりのエネル
ギーＥｂと雑音電力密度Ｎｏとの比（対数値ｄＢ）に対
するＢＥＲ特性の計算機シミュレーション結果を示す説
明図である。尚、シミュレーション条件は、図１０の実
施例と同一とし、タイミングジッターとして１シンボル
の１／１６だけずれた固定長を与えている。

【００９２】計算機シミュレーション結果は、図１１に
示したように、本発明の構成ではタイミングジッターの
有無でＢＥＲ特性の差異はなく、いずれも理論値に近接
した結果が得られている。一方、本発明の構成において
移動平均を行わない場合のシミュレーション結果を、参
考として図１１に×印で示しているが、この場合Ｅｂ／
Ｎｏが大きくなるにつれて劣化が大きくなっており、移
動平均回路４の効果が大きいことが分かる。

【００９３】本発明の多値ＦＳＫ復調回路によれば、入
力キャリア信号ＩＮを直交検波した同相成分Ｉ及び直交
成分Ｑをそれぞれコンパレータ２で２値整形し、以降は
クロック発生回路３から供給されるクロックに従って、
ディジタル信号処理による周波数検波機能を用いてＦＳ
Ｋ復調を行うので、面倒な調整を行わずに多値ＦＳＫに
容易に適用でき、変調指数の大小に係わらず復調精度を
向上できる効果がある。

【００９４】また、本発明の多値ＦＳＫ復調回路によれ
ば、コンパレータ２で２値整形した同相成分ｓｇｎ
（Ｉ）及び直交成分ｓｇｎ（Ｑ）から移動平均回路４で
ディジタル移動平均値を取って平滑化した信号につい
て、信号点の回転速度及び回転方向を判定するので、２
値整形（量子化）で失われる信号点の微妙な動きを回復
することができ、検波特性の劣化を防ぎ、良好な検波特
性が得られ、復調精度を向上できる効果がある。

【００９５】更に、本発明の多値ＦＳＫ復調回路によれ
ば、移動平均回路４の語長を４ビット程度で実現できる
ので、回路の小型化、低消費電力化に有効であり、本回
路のＩＣ化に適するという効果がある。

【００９６】

【発明の効果】本発明によれば、入力キャリア信号を直
交検波して２値整形した同相成分及び直交成分を第１，
２の移動平均回路で平滑化し、平滑化された同相成分及
び直交成分に対応する位相角をテーブルで求め、その位
相角を遅延させた遅延位相角を遅延回路で求め、位相角
と遅延位相角との位相差分を位相差分回路で求め、その
位相差分を積分放電回路で積分放電し、積分放電出力に
ついてその大小を判定回路で判定する多値ＦＳＫ復調回
路としているので、変調指数の差が小さい場合でも、復
調精度を向上できる効果がある。

【図面の簡単な説明】

【図１】本発明に係る多値ＦＳＫ復調回路の構成ブロッ
ク図である。

【図２】本発明の零ＩＦ検波回路の内部構成の一例を示
す構成ブロック図である。

【図３】本発明の移動平均回路の内部構成の一例を示す
構成ブロック図である。

【図４】本発明の位相差分回路の内部構成の一例を示す
構成ブロック図である。

【図５】本発明の積分放電回路の内部構成の一例を示す
構成ブロック図である。

【図６】本発明の積分放電回路における積分放電動作の
計算機シミュレーション結果を示す説明図である。

【図７】本発明の判定回路の内部構成の一例を示す構成
ブロック図である。

【図８】本発明の多値ＦＳＫ復調回路における移動平均
回路で移動平均化した信号の例を示す説明図である。

【図９】本発明の多値ＦＳＫ復調回路における〈Ｉ〉
〈Ｑ〉平面上の信号点の動きを示す説明図である。

【図１０】発明の多値ＦＳＫ復調回路を用いた場合のＢ
ＥＲ（Bit Error Rate）の測定結果を示す説明図であ
る。

【図１１】本発明の多値ＦＳＫ復調回路を用いた場合の
伝送ビット１ビット当たりのエネルギーＥｂと雑音電力
密度Ｎｏとの比（対数値ｄＢ）に対するＢＥＲ特性の計
算機シミュレーション結果を示す説明図である。

【図１２】従来の２値ＦＳＫ復調回路の構成ブロック図
である。

【図１３】従来の多値ＦＳＫ復調方法におけるＩＱ平面
上の信号点の動きを示す説明図である。

【図１４】従来の多値ＦＳＫ復調方法における直交検波
信号と２値整形された信号の例を示す説明図である。

【図１５】従来の多値ＦＳＫ復調方法における２値整形
された信号のＩＱ平面上の信号点の動きを示す説明図で
ある。

【符号の説明】

１…零ＩＦ検波回路、２…コンパレータ、３…クロ
ック発生回路、４…移動平均回路、５…テーブルＲ
ＯＭ、６…遅延回路、７…位相差分回路、８…ＤＰ
ＬＬ、９…積分放電回路、１０…判定回路、１１
…ＬＯＣＡＬ発振回路、１２…９０゜分配回路、１
３…ミキサー回路、１４…ＬＰＦ、２０…位相比較回
路、４１…Ｍビットシフトレジスタ、４２…アップ
ダウンカウンタ、６１，６２，６３…ディジタルコン
パレータ、６４…デコーダ、７１…加算器、７２…モ
ジュロ２π演算回路、９１…加算器、９２…レジス
タ

───────────────────────────────────────────────────── フロントページの続き (72)発明者田辺素尉東京都中野区東中野三丁目14番20号国際電気株式会社内 (72)発明者山口英人東京都中野区東中野三丁目14番20号国際電気株式会社内

Claims

【特許請求の範囲】

【請求項１】入力キャリア信号を直交検波する零ＩＦ
検波回路と、前記直交検波した同相成分を２値整形する
第１のコンパレータと、前記直交検波した直交成分を２
値整形する第２のコンパレータと、前記２値整形した同
相成分を平滑化する第１の移動平均回路と、前記２値整
形した直交成分を平滑化する第２の移動平均回路と、前
記平滑化された同相成分と前記平滑化された直交成分に
対応する位相角を出力するテーブルと、前記位相角を遅
延させた遅延位相角を出力する遅延回路と、前記位相角
と前記遅延位相角から位相差分を出力する位相差分回路
と、前記位相差分を特定期間内で積分放電する積分放電
回路と、前記積分放電出力を特定のしきい値と比較して
多値ＦＳＫのシンボル判定を行う判定回路とを有するこ
とを特徴とする多値ＦＳＫ復調回路。
【請求項２】第１の移動平均回路、第２の移動平均回
路、遅延回路及び積分放電回路にクロックを供給するク
ロック発生回路と、位相差分回路から出力される位相差
分により位相同期したタイミング信号を前記積分放電回
路及び判定回路に供給するディジタルＰＬＬとを設けた
ことを特徴とする請求項１記載の多値ＦＳＫ復調回路。
【請求項３】第１の移動平均回路は、第１のコンパレ
ータから入力される２値整形信号ｓｇｎ（Ｉ）をクロッ
ク発生回路から供給されるクロックで特定ビットシフト
する第１のシフトレジスタと、前記２値整形信号ｓｇｎ
（Ｉ）が入力されるアップカウント端子と前記第１のシ
フトレジスタからの特定ビットシフトされた値が入力さ
れるダウンカウント端子とを備え、前記クロックに従っ
て前記アップカウント端子に入力される信号の値が１で
ある毎にカウント値をプラス１し、前記ダウンカウント
端子に入力される信号の値が１である毎にカウント値を
マイナス１してカウント値を出力する第１のアップダウ
ンカウンタとを有する移動平均回路であり、第２の移動
平均回路は、第２のコンパレータから入力される２値整
形信号ｓｇｎ（Ｑ）を前記クロック発生回路から供給さ
れるクロックで特定ビットシフトする第２のシフトレジ
スタと、前記２値整形信号ｓｇｎ（Ｑ）が入力されるア
ップカウント端子と前記第２のシフトレジスタからの特
定ビットシフトされた値が入力されるダウンカウント端
子とを備え、前記クロックに従って前記アップカウント
端子に入力される信号の値が１である毎にカウント値を
プラス１し、前記ダウンカウント端子に入力される信号
の値が１である毎にカウント値をマイナス１してカウン
ト値を出力する第２のアップダウンカウンタとを有する
移動平均回路であることを特徴とする請求項２記載の多
値ＦＳＫ復調回路。
【請求項４】テーブルは、同相成分及び直交成分に対
応する位相角を予め記憶しているテーブル形式の記憶部
であり、第１の移動平均回路からの平滑化された同相成
分の値と、第２の移動平均回路からの平滑化された直交
成分の値を前記記憶部のアドレスとして入力し、入力さ
れた２つのアドレスに対応する位相角を出力するもので
あることを特徴とする請求項１又は請求項２記載の多値
ＦＳＫ復調回路。
【請求項５】位相差分回路は、テーブルから入力され
る位相角から遅延回路から入力される遅延位相角を減算
する第１の加算器と、前記第１の加算器出力に３πを加
算する第２の加算器と、前記第２の加算器出力を２πで
割り算を行ってその余りを求めるモジュロ２π演算回路
と、前記モジュロ２π演算回路出力からπを減算して位
相差分を出力する第３の加算器とを有することを特徴と
する請求項１又は請求項２記載の多値ＦＳＫ復調回路。
【請求項６】積分放電回路は、加算器とレジスタとを
備え、前記加算器が、位相差分回路からの位相差分を一
方に、前記レジスタからの出力を他方に入力して加算結
果を出力する加算器であり、前記レジスタが、クロック
発生回路から供給されるクロックで前記加算器から入力
される値をサンプリングして出力し、ディジタルＰＬＬ
から入力されるタイミングでリセットされるレジスタで
あることを特徴とする請求項２記載の多値ＦＳＫ復調回
路。
【請求項７】判定回路は、予めしきい値を記憶してお
り、ディジタルＰＬＬから供給されるタイミングで積分
放電回路からの位相差分の積分放電出力と前記しきい値
とを比較し、前記積分放電出力の値域を判定することに
よって多値ＦＳＫのシンボル判定を行うことを特徴とす
る請求項２記載の多値ＦＳＫ復調回路。