JPH09115704A - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JPH09115704A JPH09115704A JP7270832A JP27083295A JPH09115704A JP H09115704 A JPH09115704 A JP H09115704A JP 7270832 A JP7270832 A JP 7270832A JP 27083295 A JP27083295 A JP 27083295A JP H09115704 A JPH09115704 A JP H09115704A
- Authority
- JP
- Japan
- Prior art keywords
- binder
- green chip
- paste
- external electrode
- baking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、電極に含有されるバインダを除去
し、還元雰囲気中での多量焼成においても寸法や電気特
性の精度に優れた電子部品を提供することを目的とす
る。 【解決手段】 Ｎｉ外部電極ペーストを塗布（９）した
グリーンチップを熱処理することにより、脱バイ・仮焼
（１０）し、その後還元焼成（１１）するものである。
し、還元雰囲気中での多量焼成においても寸法や電気特
性の精度に優れた電子部品を提供することを目的とす
る。 【解決手段】 Ｎｉ外部電極ペーストを塗布（９）した
グリーンチップを熱処理することにより、脱バイ・仮焼
（１０）し、その後還元焼成（１１）するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、還元雰囲気中で焼
成を行う電子部品の製造方法に関するものである。
成を行う電子部品の製造方法に関するものである。
【０００２】
【従来の技術】積層バリスタを例に従来の技術を説明す
る。
る。
【０００３】従来積層バリスタはセラミックシートと内
部電極とを交互に積層して積層体を形成し、端面に外部
電極ペーストを塗布した後還元焼成を行っていた。
部電極とを交互に積層して積層体を形成し、端面に外部
電極ペーストを塗布した後還元焼成を行っていた。
【０００４】
【発明が解決しようとする課題】この様に、外部電極の
バインダ除去を行わず、還元焼成する場合、外部電極に
含有されるバインダ（カーボン）の影響で焼成雰囲気の
制御が困難となり、結果として寸法や電気特性のバラツ
キが大きくなる。特に、多量に焼成する場合、その影響
が明確となる問題点を有している。
バインダ除去を行わず、還元焼成する場合、外部電極に
含有されるバインダ（カーボン）の影響で焼成雰囲気の
制御が困難となり、結果として寸法や電気特性のバラツ
キが大きくなる。特に、多量に焼成する場合、その影響
が明確となる問題点を有している。
【０００５】そこで、本発明は、電極ペースト中に含ま
れるバインダを除去してから還元焼成することにより、
多量焼成においても寸法精度や電気特性に優れた電子部
品を提供することを目的とするものである。
れるバインダを除去してから還元焼成することにより、
多量焼成においても寸法精度や電気特性に優れた電子部
品を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明は、セラミック成形体表面に金属粉末とバイン
ダとを用いた電極ペーストを塗布し、次に前記バインダ
を除去し次いで還元焼成を実施するものであり、これに
より寸法精度と電気特性を高めるものである。
に本発明は、セラミック成形体表面に金属粉末とバイン
ダとを用いた電極ペーストを塗布し、次に前記バインダ
を除去し次いで還元焼成を実施するものであり、これに
より寸法精度と電気特性を高めるものである。
【０００７】
【発明の実施の形態】本発明の請求項１に記載の発明に
よれば、還元焼成前に電極中のバインダが完全に除去さ
れているため多量に処理しても、雰囲気が乱れることが
ない。結果として作製された電子部品の寸法や電気特性
の精度が一段と向上する。
よれば、還元焼成前に電極中のバインダが完全に除去さ
れているため多量に処理しても、雰囲気が乱れることが
ない。結果として作製された電子部品の寸法や電気特性
の精度が一段と向上する。
【０００８】（実施形態１）以下、本発明の第１の実施
形態について、図面を用いて説明する。
形態について、図面を用いて説明する。
【０００９】図２において、１はバリスタ素子で、その
内部には複数の内部電極２がセラミックシート１ａを挟
んで互いに相対向するように設けられ、その両端には外
部電極３が設けられている。バリスタ素子１は、ＳｒＴ
ｉＯ3を主成分とし、副成分としてＮｂ2Ｏ5，Ｔａ
2Ｏ5，ＭｎＯ2，ＳｉＯ2などを添加して形成したもので
ある。また、内部電極２はＮｉを主成分とし、副成分と
してＬｉ2ＣＯ3を添加して形成したものである。さら
に、外部電極３は、下層３ａをＮｉを主成分とし、副成
分としてＬｉ2ＣＯ3を添加して形成し、上層３ｂをＡ
ｇ，Ａｇ−Ｐｄなどで形成したものである。
内部には複数の内部電極２がセラミックシート１ａを挟
んで互いに相対向するように設けられ、その両端には外
部電極３が設けられている。バリスタ素子１は、ＳｒＴ
ｉＯ3を主成分とし、副成分としてＮｂ2Ｏ5，Ｔａ
2Ｏ5，ＭｎＯ2，ＳｉＯ2などを添加して形成したもので
ある。また、内部電極２はＮｉを主成分とし、副成分と
してＬｉ2ＣＯ3を添加して形成したものである。さら
に、外部電極３は、下層３ａをＮｉを主成分とし、副成
分としてＬｉ2ＣＯ3を添加して形成し、上層３ｂをＡ
ｇ，Ａｇ−Ｐｄなどで形成したものである。
【００１０】図１は、製造工程を示し、（４）に示すご
とく、原料の混合、仮焼、粉砕、スラリー化、シート成
形により、セラミックシート１ａを作製した。
とく、原料の混合、仮焼、粉砕、スラリー化、シート成
形により、セラミックシート１ａを作製した。
【００１１】次に、セラミックシート１ａと、内部電極
２とを積層（５）し、それを切断（６）しグリーンチッ
プとした。その後、グリーンチップを１７０〜２００℃
の温度範囲で熱処理（７）し硬化させ、バレル研磨機な
どを用いて面とり（８）した。
２とを積層（５）し、それを切断（６）しグリーンチッ
プとした。その後、グリーンチップを１７０〜２００℃
の温度範囲で熱処理（７）し硬化させ、バレル研磨機な
どを用いて面とり（８）した。
【００１２】次に、グリーンチップの内部電極２の露出
した端面のみに、下層３ａとなるＮｉ外部電極ペースト
を塗布（９）し、バインダ除去・仮焼（１０）し、グリ
ーンチップと外部電極３ａのバインダ除去を同時に実施
した。
した端面のみに、下層３ａとなるＮｉ外部電極ペースト
を塗布（９）し、バインダ除去・仮焼（１０）し、グリ
ーンチップと外部電極３ａのバインダ除去を同時に実施
した。
【００１３】Ｎｉ外部電極ペーストはＮｉ粉末にエチル
セルロース、ブチラール等のバインダとを混合して作製
した。
セルロース、ブチラール等のバインダとを混合して作製
した。
【００１４】ここで、Ｎｉ外部電極ペーストを塗布する
際、焼成による剥離を防ぐためにも４０μｍ以下の厚み
になるようにすることが望ましい。
際、焼成による剥離を防ぐためにも４０μｍ以下の厚み
になるようにすることが望ましい。
【００１５】また、バインダ除去・仮焼（１０）は２５
〜５０℃／ｈで昇温し、３５０℃で２時間保持した後ま
た昇温し、５５０℃で１０時間保持してバインダを熱燃
させ、その後１０００〜１１００℃で仮焼した。
〜５０℃／ｈで昇温し、３５０℃で２時間保持した後ま
た昇温し、５５０℃で１０時間保持してバインダを熱燃
させ、その後１０００〜１１００℃で仮焼した。
【００１６】その後、１２００〜１３００℃の温度範囲
で還元焼成（１１）し、さらに、下層３ａの上に、上層
３ｂとなるＡｇ外部電極ペーストを塗布（１２）し、空
気中で、Ａｇ焼付けと同時にバリスタ素子１の再酸化の
ため７００〜８５０℃の温度範囲で加熱（１３）し、バ
リスタ素子１を作製した。
で還元焼成（１１）し、さらに、下層３ａの上に、上層
３ｂとなるＡｇ外部電極ペーストを塗布（１２）し、空
気中で、Ａｇ焼付けと同時にバリスタ素子１の再酸化の
ため７００〜８５０℃の温度範囲で加熱（１３）し、バ
リスタ素子１を作製した。
【００１７】なお、本実施例では、Ｗ×Ｌ×Ｔが１．２
５×２．０×１．０mmの形状で、還元焼成の処理量を１
０万ヶ／バッチとした。
５×２．０×１．０mmの形状で、還元焼成の処理量を１
０万ヶ／バッチとした。
【００１８】（実施形態２）次に、本発明の第２の実施
形態について説明する。
形態について説明する。
【００１９】実施形態１と同様に（１）〜（９）により
得られた端面に外部電極３ａが塗布されたグリーンチッ
プを通気孔のあるカプセルに投入し、回転可能な管状炉
で実施形態１と同様にしてバインダ除去・仮焼（１０）
し、グリーンチップと外部電極３ａのバインダ除去を同
時に実施した。
得られた端面に外部電極３ａが塗布されたグリーンチッ
プを通気孔のあるカプセルに投入し、回転可能な管状炉
で実施形態１と同様にしてバインダ除去・仮焼（１０）
し、グリーンチップと外部電極３ａのバインダ除去を同
時に実施した。
【００２０】その後、また、通気孔のあるカプセルに投
入し、回転可能な管状炉で還元焼成（１１）し、以下実
施形態１と同様の（１２），（１３）を実施することに
よりバリスタ素子１を作製した。
入し、回転可能な管状炉で還元焼成（１１）し、以下実
施形態１と同様の（１２），（１３）を実施することに
よりバリスタ素子１を作製した。
【００２１】実施形態１，２より得られたバリスタ素子
１は、寸法や電気特性のバラツキが非常に小さかった。
また、サージ耐量やエネルギー耐量も向上した。
１は、寸法や電気特性のバラツキが非常に小さかった。
また、サージ耐量やエネルギー耐量も向上した。
【００２２】この理由は、還元焼成（１１）前に外部電
極３ａに含有されるバインダ成分を予め除去しているた
め、焼成時に雰囲気（酸素分圧）が乱れることなく安定
していると考えられる。
極３ａに含有されるバインダ成分を予め除去しているた
め、焼成時に雰囲気（酸素分圧）が乱れることなく安定
していると考えられる。
【００２３】従って、従来の方法である外部電極３ａの
バインダ除去を実施していない場合では、処理量が増え
るに従い、バラツキが大きくなり管理限界を越えたが、
実施形態１，２の方法によれば、例え処理量が約５万ヶ
／バッチに増加してもバラツキが小さく管理限界内にあ
った。
バインダ除去を実施していない場合では、処理量が増え
るに従い、バラツキが大きくなり管理限界を越えたが、
実施形態１，２の方法によれば、例え処理量が約５万ヶ
／バッチに増加してもバラツキが小さく管理限界内にあ
った。
【００２４】また、実施形態２で示した様に、バインダ
除去（１０）、還元焼成（１１）を回転状態の炉内で実
施した場合では、（i）均一な熱履歴になること、（i
i）バインダ除去や雰囲気の置換がスムーズに行えるこ
となどにより、一層安定した特性のバリスタ素子１を得
ることが可能となった。
除去（１０）、還元焼成（１１）を回転状態の炉内で実
施した場合では、（i）均一な熱履歴になること、（i
i）バインダ除去や雰囲気の置換がスムーズに行えるこ
となどにより、一層安定した特性のバリスタ素子１を得
ることが可能となった。
【００２５】さらに、外部電極３ａのメタル化率を分析
した所、従来の方法に比べ５〜２０％向上した。
した所、従来の方法に比べ５〜２０％向上した。
【００２６】さらに、従来の方法では、外部電極３ａに
剥離やクラックなどの欠陥が発生する場合があったが、
実施形態１，２では観察されなかった。
剥離やクラックなどの欠陥が発生する場合があったが、
実施形態１，２では観察されなかった。
【００２７】次に、実施形態１，２で製造上重要だと考
えられる事項について記載すると、 （I）．グリーンチップの面とり（８）を実施する場
合、グリーンチップ中の溶剤及び可塑剤がある程度蒸発
するように予め１７０〜２００℃で熱処理（７）して除
去した方が、面とりの工程に耐えうる機械的強度を有す
る。
えられる事項について記載すると、 （I）．グリーンチップの面とり（８）を実施する場
合、グリーンチップ中の溶剤及び可塑剤がある程度蒸発
するように予め１７０〜２００℃で熱処理（７）して除
去した方が、面とりの工程に耐えうる機械的強度を有す
る。
【００２８】（II）．面とり（８）後、遠心分離器やエ
アー吹付けなどにより充分に水分を切り乾燥すること、
水分を切らないと素子同志のくっつきが発生しやすくな
る。また、乾燥温度はデラミネーションを防ぐために
も、急激に溶剤が蒸発しない温度（１２０〜１５０℃程
度）である。
アー吹付けなどにより充分に水分を切り乾燥すること、
水分を切らないと素子同志のくっつきが発生しやすくな
る。また、乾燥温度はデラミネーションを防ぐために
も、急激に溶剤が蒸発しない温度（１２０〜１５０℃程
度）である。
【００２９】（III）．バインダ除去・仮焼（１０）を
回転炉で実施する場合、バインダ除去された素子は機械
的強度が極端に脆くなるため、またＮｉが剥離して素子
表面に付着するのを防ぐため回転数を０．５〜２．０ｒ
ｐｍの範囲にするか、高温域１０００℃以上から回転を
開始する必要がある。また、この時、空気や水蒸気など
を流入するとより一層バインダ除去の効果が向上する。
回転炉で実施する場合、バインダ除去された素子は機械
的強度が極端に脆くなるため、またＮｉが剥離して素子
表面に付着するのを防ぐため回転数を０．５〜２．０ｒ
ｐｍの範囲にするか、高温域１０００℃以上から回転を
開始する必要がある。また、この時、空気や水蒸気など
を流入するとより一層バインダ除去の効果が向上する。
【００３０】（IV）．還元焼成（１１）を実施する場
合、最初から還元ガス（Ｈ2ガス）を投入すると、外部
電極３ａ、内部電極２のメタル化が急激に起こり、外部
電極３ａの剥離やデラミネーションの原因となるため、
約１０００℃未満まではＮ2，ＣＯ2ガスの単体または混
合ガスとし、１０００℃に達した時点でＨ2ガスを３〜
１０％程度混合した方が、上記欠陥が発生しなかった。
合、最初から還元ガス（Ｈ2ガス）を投入すると、外部
電極３ａ、内部電極２のメタル化が急激に起こり、外部
電極３ａの剥離やデラミネーションの原因となるため、
約１０００℃未満まではＮ2，ＣＯ2ガスの単体または混
合ガスとし、１０００℃に達した時点でＨ2ガスを３〜
１０％程度混合した方が、上記欠陥が発生しなかった。
【００３１】なお、実施形態１，２において積層バリス
タを例にあげたが、本発明は、ディスク型、円筒型など
何にでも適用できるものであり、また、コンデンサなど
還元焼成を行う電子部品に応用できるものである。
タを例にあげたが、本発明は、ディスク型、円筒型など
何にでも適用できるものであり、また、コンデンサなど
還元焼成を行う電子部品に応用できるものである。
【００３２】また、外部電極３ｂとして、Ａｇのみを取
上げたが、他のＰｄ，Ｐｔなどや、これらの合金を用い
ても同様の効果が得られることを確認した。
上げたが、他のＰｄ，Ｐｔなどや、これらの合金を用い
ても同様の効果が得られることを確認した。
【００３３】
【発明の効果】以上のごとく本発明は、電極のバインダ
除去を還元焼成前に行うものである。
除去を還元焼成前に行うものである。
【００３４】そして、この方法によれば、還元焼成前に
電極のバインダが除去されているため、多量に処理して
も雰囲気が乱れることなく、また、バインダ除去、還元
焼成を回転状態の炉内で実施するため均一な熱履歴をと
り、結果として、寸法や電気特性のバラツキの小さい積
層バリスタを作製することが出来る。
電極のバインダが除去されているため、多量に処理して
も雰囲気が乱れることなく、また、バインダ除去、還元
焼成を回転状態の炉内で実施するため均一な熱履歴をと
り、結果として、寸法や電気特性のバラツキの小さい積
層バリスタを作製することが出来る。
【図１】本発明の一実施形態における積層バリスタの製
造方法を示す工程図
造方法を示す工程図
【図２】本発明の一実施形態における積層バリスタの断
面図
面図
１ バリスタ素子 ２ 内部電極 ３ 外部電極
Claims (4)
- 【請求項１】 セラミック成形体表面に金属粉末とバイ
ンダとを用いた電極ペーストを塗布し、次に、前記バイ
ンダを除去し、次いで還元焼成する電子部品の製造方
法。 - 【請求項２】 バインダの除去を回転状態の炉内で実施
する請求項１記載の電子部品の製造方法。 - 【請求項３】 還元焼成を回転状態の炉内で実施する請
求項１記載の電子部品の製造方法。 - 【請求項４】 セラミック成形体と電極のバインダ除去
を同時に実施する請求項１記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7270832A JPH09115704A (ja) | 1995-10-19 | 1995-10-19 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7270832A JPH09115704A (ja) | 1995-10-19 | 1995-10-19 | 電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09115704A true JPH09115704A (ja) | 1997-05-02 |
Family
ID=17491640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7270832A Pending JPH09115704A (ja) | 1995-10-19 | 1995-10-19 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09115704A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012056922A1 (ja) * | 2010-10-26 | 2012-05-03 | 株式会社村田製作所 | セラミック電子部品の製造方法及びその製造装置 |
-
1995
- 1995-10-19 JP JP7270832A patent/JPH09115704A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012056922A1 (ja) * | 2010-10-26 | 2012-05-03 | 株式会社村田製作所 | セラミック電子部品の製造方法及びその製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4200765B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JP3067698B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP4748291B2 (ja) | 積層体変位素子 | |
| JP2005174974A (ja) | 積層圧電体部品の製造方法 | |
| JPH09115704A (ja) | 電子部品の製造方法 | |
| JP2002216540A (ja) | 電極ペースト及びそれを用いた電子部品の製造方法 | |
| JP4144274B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2002043105A (ja) | 酸化亜鉛型バリスタ及びその製造方法 | |
| JP2019067827A (ja) | 積層電子部品 | |
| JPH1025164A (ja) | 積層セラミック電子部品の焼成方法 | |
| JPH11340074A (ja) | 粒界絶縁型積層半導体コンデンサの製造方法 | |
| JP3780798B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP3956695B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH05275273A (ja) | 積層型セラミック電子部品の製造方法 | |
| JP3523399B2 (ja) | セラミック電子部品の製造方法 | |
| JP4048634B2 (ja) | 非直線抵抗体の製造方法 | |
| JPH10135008A (ja) | セラミック素子の製造方法 | |
| JP2005051052A (ja) | バリスタおよびその製造方法 | |
| JP3322027B2 (ja) | 積層セラミックス電子部品の製造方法 | |
| JPH02199023A (ja) | 酸化物超電導厚膜の製造方法 | |
| JPH0982504A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH02260510A (ja) | 表面再酸化型半導体磁器コンデンサの製造方法 | |
| CN115274319A (zh) | 一种多层陶瓷电容器的制备方法 | |
| JPH05251264A (ja) | 積層磁器電子部品の製造方法 | |
| JP2000302558A (ja) | 積層セラミック電子部品の製造方法 |