JPH09115578A - 零オームチップ抵抗器 - Google Patents
零オームチップ抵抗器Info
- Publication number
- JPH09115578A JPH09115578A JP26657895A JP26657895A JPH09115578A JP H09115578 A JPH09115578 A JP H09115578A JP 26657895 A JP26657895 A JP 26657895A JP 26657895 A JP26657895 A JP 26657895A JP H09115578 A JPH09115578 A JP H09115578A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- jumper
- chip resistor
- zero ohm
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 接続対象となる配線パターン間の間隔が高密
度化により狭くなっても対応可能な零オームチップ抵抗
器を提供する。 【解決手段】 １つの零オームチップ抵抗器１自体に、
互いに絶縁させて分離形成した複数のジャンパーパター
ン３ａ〜３ｄを一体に有する構成として複数分の回路対
応とすることで、交差する配線パターンの直線化を可能
としてその最短距離化を確保しつつ、接続対象となる部
分が高密度化されても高密度化パターン技術を用いてジ
ャンパーパターン３ａ〜３ｄを形成することで対処でき
るようにした。
度化により狭くなっても対応可能な零オームチップ抵抗
器を提供する。 【解決手段】 １つの零オームチップ抵抗器１自体に、
互いに絶縁させて分離形成した複数のジャンパーパター
ン３ａ〜３ｄを一体に有する構成として複数分の回路対
応とすることで、交差する配線パターンの直線化を可能
としてその最短距離化を確保しつつ、接続対象となる部
分が高密度化されても高密度化パターン技術を用いてジ
ャンパーパターン３ａ〜３ｄを形成することで対処でき
るようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板上に
実装される回路部品間の回路上での接続部品の一つであ
る零オームチップ抵抗器に関する。
実装される回路部品間の回路上での接続部品の一つであ
る零オームチップ抵抗器に関する。
【０００２】
【従来の技術】一般に、ＩＣが搭載されるプリント基板
より発生するノイズは配線パターンの長さに大きく左右
されることが知られている。特に、データバスやアドレ
スバスを有するＣＰＵ ＩＣやＣＰＵ回りのメモリＩ
Ｃ、Ｉ／Ｏ用ＩＣ、その他クロック発生回路や分周回路
内蔵のＡＳＩＣ ＩＣ等のＱＦＰタイプのＩＣの入出力
ピンと他の信号パターンとが交差する場合には、信号パ
ターンの引き回しでノイズ発生に大きな影響がある。従
って、交差する信号パターンを長く迂回させることな
く、如何に最短距離でパターン設計するかが重要であ
る。
より発生するノイズは配線パターンの長さに大きく左右
されることが知られている。特に、データバスやアドレ
スバスを有するＣＰＵ ＩＣやＣＰＵ回りのメモリＩ
Ｃ、Ｉ／Ｏ用ＩＣ、その他クロック発生回路や分周回路
内蔵のＡＳＩＣ ＩＣ等のＱＦＰタイプのＩＣの入出力
ピンと他の信号パターンとが交差する場合には、信号パ
ターンの引き回しでノイズ発生に大きな影響がある。従
って、交差する信号パターンを長く迂回させることな
く、如何に最短距離でパターン設計するかが重要であ
る。
【０００３】このような最短距離でパターン設計するた
めの手法の一つに、スルーホールを用いる方法がある。
しかし、昨今のようなＩＣの高密度実装パターンを考え
た場合は、スルーホールを容易に設けることができない
ものも多くなっており、このようなケースでは配線パタ
ーン長を長く迂回させる結果となっている。
めの手法の一つに、スルーホールを用いる方法がある。
しかし、昨今のようなＩＣの高密度実装パターンを考え
た場合は、スルーホールを容易に設けることができない
ものも多くなっており、このようなケースでは配線パタ
ーン長を長く迂回させる結果となっている。
【０００４】一方、最短距離でパターン設計するための
他の手法として、零オームチップ抵抗器を用いる方法が
ある。この零オームチップ抵抗器１１は抵抗値が零の抵
抗であり、図７に示すようにチップ抵抗と同じ形状・寸
法のもので回路（配線パターン）の１ヶ所をジャンパー
するために用いられる接続部品の一種である。この零オ
ームチップ抵抗器１１は、端子部１１ａと抵抗零の導体
部１１ｂとよりなるが、零オームチップ抵抗器１１とし
ての長さＬ、幅Ｗ、厚さｔ、端子寸法ｃ，ｄ等は定格電
力に応じて異なる値に設定されている。例えば、幅Ｗだ
けを考えた場合でも、 といった種類のものがある。
他の手法として、零オームチップ抵抗器を用いる方法が
ある。この零オームチップ抵抗器１１は抵抗値が零の抵
抗であり、図７に示すようにチップ抵抗と同じ形状・寸
法のもので回路（配線パターン）の１ヶ所をジャンパー
するために用いられる接続部品の一種である。この零オ
ームチップ抵抗器１１は、端子部１１ａと抵抗零の導体
部１１ｂとよりなるが、零オームチップ抵抗器１１とし
ての長さＬ、幅Ｗ、厚さｔ、端子寸法ｃ，ｄ等は定格電
力に応じて異なる値に設定されている。例えば、幅Ｗだ
けを考えた場合でも、 といった種類のものがある。
【０００５】
【発明が解決しようとする課題】前述したようなＩＣの
パッケージで代表されるＱＦＰタイプのＩＣの場合、１
００ピン又はそれ以上のピンを有するものがある。従っ
て、ＩＣパッケージの外形寸法の制約上、ピン数が増え
るほど、ピン間隔は当然短くなる。ところが、図７に示
したような零オームチップ抵抗器１１の場合、その最小
幅Ｗは０．５mmとされており、隣接する配線パターン間
の絶縁を確保するとなるとＩＣのピン間隔としては０．
８mm以上は必要となる。この結果、図８に示すような１
００ピンでピン間隔ｐ＝０．５mmのＩＣ１２の場合に
は、零オームチップ抵抗器１１を一列に並べて使用する
ことが物理的に不可能となる。今後は、ＩＣの高密度化
設計の進展に伴い、ＩＣのピン間隔が０．４mm，０．３
５mm，〜と進むことが予想されるので、零オームチップ
抵抗器１１の使用がますます困難となる。
パッケージで代表されるＱＦＰタイプのＩＣの場合、１
００ピン又はそれ以上のピンを有するものがある。従っ
て、ＩＣパッケージの外形寸法の制約上、ピン数が増え
るほど、ピン間隔は当然短くなる。ところが、図７に示
したような零オームチップ抵抗器１１の場合、その最小
幅Ｗは０．５mmとされており、隣接する配線パターン間
の絶縁を確保するとなるとＩＣのピン間隔としては０．
８mm以上は必要となる。この結果、図８に示すような１
００ピンでピン間隔ｐ＝０．５mmのＩＣ１２の場合に
は、零オームチップ抵抗器１１を一列に並べて使用する
ことが物理的に不可能となる。今後は、ＩＣの高密度化
設計の進展に伴い、ＩＣのピン間隔が０．４mm，０．３
５mm，〜と進むことが予想されるので、零オームチップ
抵抗器１１の使用がますます困難となる。
【０００６】もっとも、ピン間隔ｐ＝０．５mmのＱＦＰ
タイプのＩＣ１２において、最小幅Ｗ＝０．５mmの零オ
ームチップ抵抗器１１でジャンパーしようとする場合、
図９に示すように複数の零オームチップ抵抗器１１を千
鳥状配置させれば、隣接する配線パターン間の絶縁間隔
を確保しつつ実施できる。しかし、これらの零オームチ
ップ抵抗器１１によってジャンパーされる信号線１３
（仮想線で示す）は千鳥状配置に対応して蛇行させるし
かない。従って、信号線１３の長さが長くなってしま
い、大きなレベルのノイズの発生源となり得るものであ
り、零オームチップ抵抗器を用いるメリットがない状態
となってしまう。最小幅Ｗ＝０．５mmの零オームチップ
抵抗器１１でさえ、このような状況にあるので、さらに
広めの幅Ｗを必要とする中電力用（駆動用）や大電力用
（電源用）の零オームチップ抵抗器が混在する場合に
は、千鳥状配置さえ困難となる。
タイプのＩＣ１２において、最小幅Ｗ＝０．５mmの零オ
ームチップ抵抗器１１でジャンパーしようとする場合、
図９に示すように複数の零オームチップ抵抗器１１を千
鳥状配置させれば、隣接する配線パターン間の絶縁間隔
を確保しつつ実施できる。しかし、これらの零オームチ
ップ抵抗器１１によってジャンパーされる信号線１３
（仮想線で示す）は千鳥状配置に対応して蛇行させるし
かない。従って、信号線１３の長さが長くなってしま
い、大きなレベルのノイズの発生源となり得るものであ
り、零オームチップ抵抗器を用いるメリットがない状態
となってしまう。最小幅Ｗ＝０．５mmの零オームチップ
抵抗器１１でさえ、このような状況にあるので、さらに
広めの幅Ｗを必要とする中電力用（駆動用）や大電力用
（電源用）の零オームチップ抵抗器が混在する場合に
は、千鳥状配置さえ困難となる。
【０００７】
【課題を解決するための手段】請求項１記載の零オーム
チップ抵抗器は、互いに絶縁させて分離形成した複数の
ジャンパーパターンを一体に有する。従って、１つの零
オームチップ抵抗器自体で複数の配線パターンに対応で
きるため、接続対象となる配線パターン間が高密度化さ
れても高密度パターン技術により適用可能となり、交差
する配線パターンの最短距離化を図ることができる。
チップ抵抗器は、互いに絶縁させて分離形成した複数の
ジャンパーパターンを一体に有する。従って、１つの零
オームチップ抵抗器自体で複数の配線パターンに対応で
きるため、接続対象となる配線パターン間が高密度化さ
れても高密度パターン技術により適用可能となり、交差
する配線パターンの最短距離化を図ることができる。
【０００８】ここに、請求項２記載の発明では、請求項
１記載の零オームチップ抵抗器において、複数のジャン
パーパターンが、低電力用ジャンパーパターンと中電力
用ジャンパーパターンと大電力用ジャンパーパターンと
の内、同種又は異種のジャンパーパターンの組合せから
なる。従って、信号用の低電力用ジャンパーパターンと
駆動用の中電力用ジャンパーパターンと電源用の大電力
用ジャンパーパターンとで各々のジャンパーパターンに
要求される最小幅が異なるが、これらのジャンパーパタ
ーンを適宜組合せてなるので、接続対象となる配線パタ
ーン側の状況に応じて対応できる。例えば、請求項３記
載の発明のように低電力用ジャンパーパターンと中電力
用ジャンパーパターンとの対を含み、又は、請求項４記
載の発明のように、低電力用ジャンパーパターンと大電
力用ジャンパーパターンとの対を含み、又は、請求項５
記載の発明のように、中電力用ジャンパーパターンと大
電力用ジャンパーパターンとの対を含む構成とすること
により、接続対象となる配線パターン側の状況に応じた
回路配線を容易に行うことができる。
１記載の零オームチップ抵抗器において、複数のジャン
パーパターンが、低電力用ジャンパーパターンと中電力
用ジャンパーパターンと大電力用ジャンパーパターンと
の内、同種又は異種のジャンパーパターンの組合せから
なる。従って、信号用の低電力用ジャンパーパターンと
駆動用の中電力用ジャンパーパターンと電源用の大電力
用ジャンパーパターンとで各々のジャンパーパターンに
要求される最小幅が異なるが、これらのジャンパーパタ
ーンを適宜組合せてなるので、接続対象となる配線パタ
ーン側の状況に応じて対応できる。例えば、請求項３記
載の発明のように低電力用ジャンパーパターンと中電力
用ジャンパーパターンとの対を含み、又は、請求項４記
載の発明のように、低電力用ジャンパーパターンと大電
力用ジャンパーパターンとの対を含み、又は、請求項５
記載の発明のように、中電力用ジャンパーパターンと大
電力用ジャンパーパターンとの対を含む構成とすること
により、接続対象となる配線パターン側の状況に応じた
回路配線を容易に行うことができる。
【０００９】
【発明の実施の形態】本発明の実施の一形態を図１ない
し図６に基づいて説明する。
し図６に基づいて説明する。
【００１０】＜基本的構成例＞本実施の形態では、図１
に示すように、１つの零オームチップ抵抗器１自体が、
複数回路分、例えば、４回路分をカバーし得るように構
成されている。即ち、零オームチップ抵抗器１は１枚の
絶縁基板２上に４本のジャンパーパターン３ａ，３ｂ，
３ｃ，３ｄが互いに絶縁させて平行に分離形成されてい
る。これらのジャンパーパターン３ａ〜３ｄは、抵抗値
零の導体パターン部４と両端の端子パターン部５とをパ
ターン形成したものである。
に示すように、１つの零オームチップ抵抗器１自体が、
複数回路分、例えば、４回路分をカバーし得るように構
成されている。即ち、零オームチップ抵抗器１は１枚の
絶縁基板２上に４本のジャンパーパターン３ａ，３ｂ，
３ｃ，３ｄが互いに絶縁させて平行に分離形成されてい
る。これらのジャンパーパターン３ａ〜３ｄは、抵抗値
零の導体パターン部４と両端の端子パターン部５とをパ
ターン形成したものである。
【００１１】このような零オームチップ抵抗器１は、例
えば、ＩＣ実装プリント基板上において、ＱＦＴタイプ
のＩＣ６のピン７に対する４つの配線パターンに対して
配線パターン８が交差する箇所に実装される。つまり、
１つの零オームチップ抵抗器１自体にパターン技術によ
り形成された４回路分のジャンパーパターン３ａ〜３ｄ
が組み込まれているので、ＩＣ６側のピン７が高密度化
されていても実装可能となり、零オームチップ抵抗器１
に交差してジャンパーされる配線パターン８も図２に示
すように直線で通すことができる。よって、配線パター
ン８の長さを最短距離に短くすることができ、発生する
ノイズを小さいレベルに抑えることができる。
えば、ＩＣ実装プリント基板上において、ＱＦＴタイプ
のＩＣ６のピン７に対する４つの配線パターンに対して
配線パターン８が交差する箇所に実装される。つまり、
１つの零オームチップ抵抗器１自体にパターン技術によ
り形成された４回路分のジャンパーパターン３ａ〜３ｄ
が組み込まれているので、ＩＣ６側のピン７が高密度化
されていても実装可能となり、零オームチップ抵抗器１
に交差してジャンパーされる配線パターン８も図２に示
すように直線で通すことができる。よって、配線パター
ン８の長さを最短距離に短くすることができ、発生する
ノイズを小さいレベルに抑えることができる。
【００１２】ここに、零オームチップ抵抗器１について
さらに説明する。まず、端子パターン部５間のピッチ間
隔Ｔは、接続対象となるＩＣ６側のピン７の間隔が、
０．８mm，０．６５mm，０．５mm，０．４mm，０．３５
mm，〜といった具合に高密度化設計が進むと、それに応
じた寸法とされるため、種類が増えていくが、Ｔ＝０．
３５mmのような狭い間隔となっても高密度パターン技術
によって容易に対応できる。また、このピッチ間隔Ｔに
よっては、零オームチップ抵抗器１（絶縁基板２）の外
形寸法上の制約もあることから、ジャンパーパターン３
ａ〜３ｄ全てを大電力用の許容電流値（パターン幅が広
くなる）を持つように割り当てることには無理を生ずる
こともあり得る。このようなケースでは、例えばジャン
パーパターン３ａ〜３ｃを低電力用ジャンパーパターン
に割り当てるとともに、ジャンパーパターン３ｄを大電
力用ジャンパーパターンに割り当てるように、異種のジ
ャンパーパターンを混在させるようにすれば、外形寸法
上の制約を受けながらも種々のケースに対応できる。
さらに説明する。まず、端子パターン部５間のピッチ間
隔Ｔは、接続対象となるＩＣ６側のピン７の間隔が、
０．８mm，０．６５mm，０．５mm，０．４mm，０．３５
mm，〜といった具合に高密度化設計が進むと、それに応
じた寸法とされるため、種類が増えていくが、Ｔ＝０．
３５mmのような狭い間隔となっても高密度パターン技術
によって容易に対応できる。また、このピッチ間隔Ｔに
よっては、零オームチップ抵抗器１（絶縁基板２）の外
形寸法上の制約もあることから、ジャンパーパターン３
ａ〜３ｄ全てを大電力用の許容電流値（パターン幅が広
くなる）を持つように割り当てることには無理を生ずる
こともあり得る。このようなケースでは、例えばジャン
パーパターン３ａ〜３ｃを低電力用ジャンパーパターン
に割り当てるとともに、ジャンパーパターン３ｄを大電
力用ジャンパーパターンに割り当てるように、異種のジ
ャンパーパターンを混在させるようにすれば、外形寸法
上の制約を受けながらも種々のケースに対応できる。
【００１３】＜具体的構成例＞ ａ．図３は典型例を示し、ジャンパーパターン３ａ，３
ｂが信号ピン対応の低電力用ジャンパーパターン、ジャ
ンパーパターン３ｃが駆動ピン対応の中電力用ジャンパ
ーパターン、ジャンパーパターン３ｄが電源ピン対応の
大電力用ジャンパーパターンに各々割り当てられてい
る。即ち、３種類のジャンパーパターンが混在してい
る。
ｂが信号ピン対応の低電力用ジャンパーパターン、ジャ
ンパーパターン３ｃが駆動ピン対応の中電力用ジャンパ
ーパターン、ジャンパーパターン３ｄが電源ピン対応の
大電力用ジャンパーパターンに各々割り当てられてい
る。即ち、３種類のジャンパーパターンが混在してい
る。
【００１４】ｂ．図４は信号ピン対応の低電力ジャンパ
ーパターンと駆動ピン対応の中電力用ジャンパーパター
ンとを対で有する２回路用の２個の零オームチップ抵抗
器１ａ，１ｂを用いた例を示す。
ーパターンと駆動ピン対応の中電力用ジャンパーパター
ンとを対で有する２回路用の２個の零オームチップ抵抗
器１ａ，１ｂを用いた例を示す。
【００１５】ｃ．図５はジャンパーパターン３ａ，３ｃ
が信号ピン対応の低電力用ジャンパーパターン、ジャン
パーパターン３ｂ，３ｄが電源ピン対応の大電力用ジャ
ンパーパターンに各々割り当てられている。即ち、この
零オームチップ抵抗器１は低電力用ジャンパーパターン
と大電力用ジャンパーパターンとの対を２組有するパタ
ーン構成とされている。
が信号ピン対応の低電力用ジャンパーパターン、ジャン
パーパターン３ｂ，３ｄが電源ピン対応の大電力用ジャ
ンパーパターンに各々割り当てられている。即ち、この
零オームチップ抵抗器１は低電力用ジャンパーパターン
と大電力用ジャンパーパターンとの対を２組有するパタ
ーン構成とされている。
【００１６】ｄ．図６は駆動ピン対応の中電力ジャンパ
ーパターンと電源ピン対応の大電力用ジャンパーパター
ンとを対で有する２回路用の１個の零オームチップ抵抗
器１ｃを用いた例を示す。
ーパターンと電源ピン対応の大電力用ジャンパーパター
ンとを対で有する２回路用の１個の零オームチップ抵抗
器１ｃを用いた例を示す。
【００１７】これらの具体的構成例ａ〜ｄに示す構成に
よれば、各々接続対象となるＩＣ６側のピン７構成に応
じた零オームチップ抵抗器構成であるので、回路配線が
容易となることが判る。
よれば、各々接続対象となるＩＣ６側のピン７構成に応
じた零オームチップ抵抗器構成であるので、回路配線が
容易となることが判る。
【００１８】なお、本実施の形態では、接続対象をＩＣ
６とする例で説明したが、ＩＣ６に限らず、例えば、モ
ータやソレノイドに対する駆動用ジャンパーパターンや
電源供給用ジャンパーパターンを信号用ジャンパーパタ
ーンと組み合わせた零オームチップ抵抗器としてプリン
ト基板上に実装するようにしてもよい。
６とする例で説明したが、ＩＣ６に限らず、例えば、モ
ータやソレノイドに対する駆動用ジャンパーパターンや
電源供給用ジャンパーパターンを信号用ジャンパーパタ
ーンと組み合わせた零オームチップ抵抗器としてプリン
ト基板上に実装するようにしてもよい。
【００１９】
【発明の効果】請求項１記載の発明によれば、互いに絶
縁させて分離形成した複数のジャンパーパターンを一体
に有するので、１つの零オームチップ抵抗器自体で複数
の配線パターンに対応できるため、接続対象となる配線
パターン間が高密度化されても高密度パターン技術によ
り適用可能となり、交差する配線パターンの最短距離化
を図ることができる。
縁させて分離形成した複数のジャンパーパターンを一体
に有するので、１つの零オームチップ抵抗器自体で複数
の配線パターンに対応できるため、接続対象となる配線
パターン間が高密度化されても高密度パターン技術によ
り適用可能となり、交差する配線パターンの最短距離化
を図ることができる。
【００２０】特に、請求項２記載の発明によれば、複数
のジャンパーパターンが、低電力用ジャンパーパターン
と中電力用ジャンパーパターンと大電力用ジャンパーパ
ターンとの内、同種又は異種のジャンパーパターンの組
合せからなり、例えば、請求項３記載の発明のように低
電力用ジャンパーパターンと中電力用ジャンパーパター
ンとの対を含み、又は、請求項４記載の発明のように、
低電力用ジャンパーパターンと大電力用ジャンパーパタ
ーンとの対を含み、又は、請求項５記載の発明のよう
に、中電力用ジャンパーパターンと大電力用ジャンパー
パターンとの対を含む構成としたので、信号用の低電力
用ジャンパーパターンと駆動用の中電力用ジャンパーパ
ターンと電源用の大電力用ジャンパーパターンとで各々
のジャンパーパターンに要求される最小幅が異なるが、
接続対象となる配線パターン側の状況に応じて回路配線
を容易に行うことができる。
のジャンパーパターンが、低電力用ジャンパーパターン
と中電力用ジャンパーパターンと大電力用ジャンパーパ
ターンとの内、同種又は異種のジャンパーパターンの組
合せからなり、例えば、請求項３記載の発明のように低
電力用ジャンパーパターンと中電力用ジャンパーパター
ンとの対を含み、又は、請求項４記載の発明のように、
低電力用ジャンパーパターンと大電力用ジャンパーパタ
ーンとの対を含み、又は、請求項５記載の発明のよう
に、中電力用ジャンパーパターンと大電力用ジャンパー
パターンとの対を含む構成としたので、信号用の低電力
用ジャンパーパターンと駆動用の中電力用ジャンパーパ
ターンと電源用の大電力用ジャンパーパターンとで各々
のジャンパーパターンに要求される最小幅が異なるが、
接続対象となる配線パターン側の状況に応じて回路配線
を容易に行うことができる。
【図１】本発明の一実施の形態に関する基本的構成を示
す概略平面図である。
す概略平面図である。
【図２】実装例を示す概略平面図である。
【図３】具体的構成例ａを示す概略平面図である。
【図４】具体的構成例ｂを示す概略平面図である。
【図５】具体的構成例ｃを示す概略平面図である。
【図６】具体的構成例ｄを示す概略平面図である。
【図７】従来例を示し、（ａ）は平面図、（ｂ）は側面
図である。
図である。
【図８】ＱＦＰタイプのＩＣ例を示す平面図である。
【図９】実装例を示す概略平面図である。
１ 零オームチップ抵抗器 ３ ジャンパーパターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 色川 重信 宮城県柴田郡柴田町大字中名生字神明堂３ 番地の１ 東北リコー株式会社内
Claims (5)
- 【請求項１】 互いに絶縁させて分離形成した複数のジ
ャンパーパターンを一体に有することを特徴とする零オ
ームチップ抵抗器。 - 【請求項２】 複数のジャンパーパターンが、低電力用
ジャンパーパターンと中電力用ジャンパーパターンと大
電力用ジャンパーパターンとの内、同種又は異種のジャ
ンパーパターンの組合せからなることを特徴とする請求
項１記載の零オームチップ抵抗器。 - 【請求項３】 低電力用ジャンパーパターンと中電力用
ジャンパーパターンとの対を含むことを特徴とする請求
項２記載の零オームチップ抵抗器。 - 【請求項４】 低電力用ジャンパーパターンと大電力用
ジャンパーパターンとの対を含むことを特徴とする請求
項２記載の零オームチップ抵抗器。 - 【請求項５】 中電力用ジャンパーパターンと大電力用
ジャンパーパターンとの対を含むことを特徴とする請求
項２記載の零オームチップ抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26657895A JPH09115578A (ja) | 1995-10-16 | 1995-10-16 | 零オームチップ抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26657895A JPH09115578A (ja) | 1995-10-16 | 1995-10-16 | 零オームチップ抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09115578A true JPH09115578A (ja) | 1997-05-02 |
Family
ID=17432762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26657895A Pending JPH09115578A (ja) | 1995-10-16 | 1995-10-16 | 零オームチップ抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09115578A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1047291A1 (de) * | 1999-04-24 | 2000-10-25 | Diehl AKO Stiftung & Co. KG | Lötbrücke |
| US9763333B2 (en) | 2015-03-09 | 2017-09-12 | Cooper Technologies Company | Shared resistor pad bypass |
-
1995
- 1995-10-16 JP JP26657895A patent/JPH09115578A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1047291A1 (de) * | 1999-04-24 | 2000-10-25 | Diehl AKO Stiftung & Co. KG | Lötbrücke |
| US9763333B2 (en) | 2015-03-09 | 2017-09-12 | Cooper Technologies Company | Shared resistor pad bypass |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0197393B1 (en) | A method of reducing cross talk noise sensitivity in a printed circuit | |
| JPH1167970A (ja) | Ｌｓｉパッケージの配線構造 | |
| EP0526992A2 (en) | Multilayer carrier for mounting an integrated circuit and method of making the same | |
| JP3800937B2 (ja) | ブリッジボード | |
| JPH09115578A (ja) | 零オームチップ抵抗器 | |
| JP2005101082A (ja) | ランドパターン構造 | |
| CN113747658B (zh) | 使用两个布线层的集成电路的印刷电路板连接 | |
| JP2008078156A (ja) | モジュラコネクタ | |
| JPH01260884A (ja) | 補助パターンを有するプリント配線板 | |
| JPH1174644A (ja) | 多層プリント配線基板及びその自動配線方法 | |
| JP3530663B2 (ja) | プリントインダクタ | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JP2007059645A (ja) | 複合配線基板 | |
| JP2007278828A (ja) | 半導体チップ評価用基板 | |
| JP2000133895A (ja) | 基板上のパターン配線構造及びその設計方法 | |
| US6218865B1 (en) | Semiconductor device having function blocks with obliquely arranged signal terminals connected through two-dimensionally extensible signal lines | |
| JPS6298698A (ja) | 多層配線板 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH0427195Y2 (ja) | ||
| JP2629642B2 (ja) | 改造用印刷配線基板 | |
| JPH09274953A (ja) | ジャンパチップ | |
| JPH08125304A (ja) | モジュールの実装構造 | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPS61253894A (ja) | 多層プリント配線板 | |
| JP2001175698A (ja) | 束配線交換器とそれを用いる基板配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060117 |