JPH0897691A - 位相比較器 - Google Patents
位相比較器Info
- Publication number
- JPH0897691A JPH0897691A JP6233463A JP23346394A JPH0897691A JP H0897691 A JPH0897691 A JP H0897691A JP 6233463 A JP6233463 A JP 6233463A JP 23346394 A JP23346394 A JP 23346394A JP H0897691 A JPH0897691 A JP H0897691A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- output
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 フリップフロップを使用したデジタル型の位
相比較器に関するもので、特に確実に入力信号のエッジ
検出を行い位相比較を行う位相比較器に関する。 【構成】 第１入力端子からの第１入力信号が一方の入
力端子に印加されそれに応じて反転する第１ＦＦ（フリ
ップフロップ）（１２）と、前記第１入力信号と前記第
１ＦＦの出力信号とが印加される第１ナンドゲート（１
５）と、第２入力端子からの第２入力信号が一方の入力
端子に印加されそれに応じて反転する第２ＦＦ（１６）
と、前記第２入力信号と前記第２ＦＦの出力信号とが印
加される第２ナンドゲート（１９）と、前記第１及び第
２ナンドゲートの出力信号に応じて反転し、一方の出力
を前記第１ＦＦの他方の入力端子に印加し他方の出力を
前記第２ＦＦの他方の入力端子に印加する第３ＦＦ（２
０）とを備える。
相比較器に関するもので、特に確実に入力信号のエッジ
検出を行い位相比較を行う位相比較器に関する。 【構成】 第１入力端子からの第１入力信号が一方の入
力端子に印加されそれに応じて反転する第１ＦＦ（フリ
ップフロップ）（１２）と、前記第１入力信号と前記第
１ＦＦの出力信号とが印加される第１ナンドゲート（１
５）と、第２入力端子からの第２入力信号が一方の入力
端子に印加されそれに応じて反転する第２ＦＦ（１６）
と、前記第２入力信号と前記第２ＦＦの出力信号とが印
加される第２ナンドゲート（１９）と、前記第１及び第
２ナンドゲートの出力信号に応じて反転し、一方の出力
を前記第１ＦＦの他方の入力端子に印加し他方の出力を
前記第２ＦＦの他方の入力端子に印加する第３ＦＦ（２
０）とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、フリップフロップを使
用したデジタル型の位相比較器に関するもので、特に確
実に入力信号のエッジ検出を行い位相比較を行う位相比
較器に関する。
用したデジタル型の位相比較器に関するもので、特に確
実に入力信号のエッジ検出を行い位相比較を行う位相比
較器に関する。
【０００２】
【従来の技術】アナログのＰＬＬ回路などで利用される
位相比較器として、デジタル型の位相比較器が知られて
いる。デジタル型の位相比較器の１つとして、入力信号
のエッジ検出を行い、その後フリップフロップにより位
相差を行うものが知られている。
位相比較器として、デジタル型の位相比較器が知られて
いる。デジタル型の位相比較器の１つとして、入力信号
のエッジ検出を行い、その後フリップフロップにより位
相差を行うものが知られている。
【０００３】図２は、そのようなフリップフロップを使
用したデジタル型の位相比較器を示すもので、入力端子
（１）からの入力信号（図３Ａ）は、インバータ
（２）、コンデンサ（３）、アンドゲート（４）から成
るエッジ検出回路（５）で、エッジ検出され、図３
（ａ）のようになる。同様に、入力端子（６）からの入
力信号（図３Ｂ）は、インバータ（７）、コンデンサ
（８）、アンドゲート（９）から成るエッジ検出回路
（１０）で、エッジ検出され、図３（ｂ）のようにな
る。
用したデジタル型の位相比較器を示すもので、入力端子
（１）からの入力信号（図３Ａ）は、インバータ
（２）、コンデンサ（３）、アンドゲート（４）から成
るエッジ検出回路（５）で、エッジ検出され、図３
（ａ）のようになる。同様に、入力端子（６）からの入
力信号（図３Ｂ）は、インバータ（７）、コンデンサ
（８）、アンドゲート（９）から成るエッジ検出回路
（１０）で、エッジ検出され、図３（ｂ）のようにな
る。
【０００４】図３（ａ）のエッジ信号は、図２のフリッ
プフロップ（１１）に印加され、フリップフロップ（１
１）をセットし、また図３（ｂ）のエッジ信号は、図２
のフリップフロップ（１１）に印加され、フリップフロ
ップ（１１）をリセットする。すると、フリップフロッ
プ（１１）の出力信号Ｑは、図３（ｃ）の如く成り、フ
リップフロップ（１１）の出力信号＊Ｑは、図３（ｄ）
の如く成る。
プフロップ（１１）に印加され、フリップフロップ（１
１）をセットし、また図３（ｂ）のエッジ信号は、図２
のフリップフロップ（１１）に印加され、フリップフロ
ップ（１１）をリセットする。すると、フリップフロッ
プ（１１）の出力信号Ｑは、図３（ｃ）の如く成り、フ
リップフロップ（１１）の出力信号＊Ｑは、図３（ｄ）
の如く成る。
【０００５】図３の（ｃ）及び（ｄ）は、図３（Ａ）及
び（Ｂ）の信号の位相差を示しており、図２の回路によ
れば、位相比較ができることが明らかである。
び（Ｂ）の信号の位相差を示しており、図２の回路によ
れば、位相比較ができることが明らかである。
【０００６】
【発明が解決しようとする課題】図２の回路では、フリ
ップフロップ（１１）に印加される信号のエッジを検出
するエッジ検出回路（５）及び（１０）を必要とする
が、エッジ検出回路（５）及び（１０）から後段のフリ
ップフロップ（１１）を安定に動作させる信号を発生さ
せるためには、入力信号周波数に応じて、エッジ検出回
路（５）及び（１０）の定数を変える必要があった。こ
のため、安定にエッジ検出ができるエッジ検出回路を備
えた位相比較器が希求されていた。
ップフロップ（１１）に印加される信号のエッジを検出
するエッジ検出回路（５）及び（１０）を必要とする
が、エッジ検出回路（５）及び（１０）から後段のフリ
ップフロップ（１１）を安定に動作させる信号を発生さ
せるためには、入力信号周波数に応じて、エッジ検出回
路（５）及び（１０）の定数を変える必要があった。こ
のため、安定にエッジ検出ができるエッジ検出回路を備
えた位相比較器が希求されていた。
【０００７】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、第１入力端子からの第１入力信号が
一方の入力端子に印加されそれに応じて反転する第１フ
リップフロップと、前記第１入力信号と前記第１フリッ
プフロップの出力信号とが印加される第１ナンドゲート
と、第２入力端子からの第２入力信号が一方の入力端子
に印加されそれに応じて反転する第２フリップフロップ
と、前記第２入力信号と前記第２フリップフロップの出
力信号とが印加される第２ナンドゲートと、前記第１及
び第２ナンドゲートの出力信号に応じて反転し、一方の
出力を前記第１フリップフロップの他方の入力端子に印
加し他方の出力を前記第２フリップフロップの他方の入
力端子に印加する第３フリップフロップとを備え、前記
第３フリップフロップの出力端より前記第１及び第２入
力信号の位相差信号を得るようにしたことを特徴とす
る。
みなされたもので、第１入力端子からの第１入力信号が
一方の入力端子に印加されそれに応じて反転する第１フ
リップフロップと、前記第１入力信号と前記第１フリッ
プフロップの出力信号とが印加される第１ナンドゲート
と、第２入力端子からの第２入力信号が一方の入力端子
に印加されそれに応じて反転する第２フリップフロップ
と、前記第２入力信号と前記第２フリップフロップの出
力信号とが印加される第２ナンドゲートと、前記第１及
び第２ナンドゲートの出力信号に応じて反転し、一方の
出力を前記第１フリップフロップの他方の入力端子に印
加し他方の出力を前記第２フリップフロップの他方の入
力端子に印加する第３フリップフロップとを備え、前記
第３フリップフロップの出力端より前記第１及び第２入
力信号の位相差信号を得るようにしたことを特徴とす
る。
【０００８】
【作用】本発明によれば、第１及び第２フリップフロッ
プの出力信号に応じて、反転する第３フリップフロップ
の出力信号を第１及び第２フリップフロップの入力端に
帰還させている。そのため、第１及び第２フリップフロ
ップの出力信号は、第３フリップフロップが動作し、最
終的な出力が発生したことを確認してから状態復帰する
ので、かならず後段の回路を駆動できるエッジ検出が行
える。
プの出力信号に応じて、反転する第３フリップフロップ
の出力信号を第１及び第２フリップフロップの入力端に
帰還させている。そのため、第１及び第２フリップフロ
ップの出力信号は、第３フリップフロップが動作し、最
終的な出力が発生したことを確認してから状態復帰する
ので、かならず後段の回路を駆動できるエッジ検出が行
える。
【０００９】
【実施例】図１は、本発明の位相比較器を示すもので、
（１２）は第１入力端子（１３）からの第１入力信号が
一方の入力端子（１４）に印加されそれに応じて反転す
る第１フリップフロップ、（１５）は前記第１入力信号
と前記第１フリップフロップ（１２）の出力信号とが印
加される第１ナンドゲート、（１６）は第２入力端子
（１７）からの第２入力信号が一方の入力端子（１８）
に印加されそれに応じて反転する第２フリップフロッ
プ、（１９）は前記第２入力信号と前記第２フリップフ
ロップ（１６）の出力信号とが印加される第２ナンドゲ
ート、（２０）は前記第１及び第２ナンドゲート（１
５）及び（１９）の出力信号に応じて反転し、＊Ｑ出力
を前記第１フリップフロップ（１２）の他方の入力端子
（２１）に印加しＱ出力を前記第２フリップフロップ
（１６）の他方の入力端子（２２）に印加する第３フリ
ップフロップである。
（１２）は第１入力端子（１３）からの第１入力信号が
一方の入力端子（１４）に印加されそれに応じて反転す
る第１フリップフロップ、（１５）は前記第１入力信号
と前記第１フリップフロップ（１２）の出力信号とが印
加される第１ナンドゲート、（１６）は第２入力端子
（１７）からの第２入力信号が一方の入力端子（１８）
に印加されそれに応じて反転する第２フリップフロッ
プ、（１９）は前記第２入力信号と前記第２フリップフ
ロップ（１６）の出力信号とが印加される第２ナンドゲ
ート、（２０）は前記第１及び第２ナンドゲート（１
５）及び（１９）の出力信号に応じて反転し、＊Ｑ出力
を前記第１フリップフロップ（１２）の他方の入力端子
（２１）に印加しＱ出力を前記第２フリップフロップ
（１６）の他方の入力端子（２２）に印加する第３フリ
ップフロップである。
【００１０】図１の第１入力端子（１３）から図４
（Ａ）に示す第１入力信号が一方の入力端子（１４）に
印加され、第１フリップフロップ（１２）の出力信号
が、図４のＳ１に示すように「Ｌ」であると第１ナンド
ゲート（１５）の出力Ｓ２は、図４のＳ２のように
「Ｌ」となる。Ｓ２が「Ｌ」となると、第３フリップフ
ロップ（２０）のＱ出力は、「Ｈ」となり、＊Ｑ出力
は、「Ｌ」となる。
（Ａ）に示す第１入力信号が一方の入力端子（１４）に
印加され、第１フリップフロップ（１２）の出力信号
が、図４のＳ１に示すように「Ｌ」であると第１ナンド
ゲート（１５）の出力Ｓ２は、図４のＳ２のように
「Ｌ」となる。Ｓ２が「Ｌ」となると、第３フリップフ
ロップ（２０）のＱ出力は、「Ｈ」となり、＊Ｑ出力
は、「Ｌ」となる。
【００１１】第３フリップフロップ（２０）の＊Ｑ出力
が、「Ｌ」となると、第１フリップフロップ（１２）の
出力信号Ｓ１は、「Ｈ」となり、第１ナンドゲート（１
５）の出力Ｓ２は、図４のＳ２のように「Ｌ」からただ
ちに「Ｈ」となる。この際、第１ナンドゲート（１５）
の出力Ｓ２は、第１入力端子（１３）からの図４（Ａ）
に示す第１入力信号に関係なく動作する。図４のＳ２の
信号は、図４Ａの信号の立ち上がりエッジを検出したも
のと等価となる。この時、第１フリップフロップ（１
２）の出力信号Ｓ１が、「Ｌ」にならない限り、図４
（Ａ）に示す第１入力信号は、第３フリップフロップ
（２０）の入力端まで伝達されない。その為、第２入力
端子（１７）からの第２入力信号Ｂの立ち上がり待機状
態となる。
が、「Ｌ」となると、第１フリップフロップ（１２）の
出力信号Ｓ１は、「Ｈ」となり、第１ナンドゲート（１
５）の出力Ｓ２は、図４のＳ２のように「Ｌ」からただ
ちに「Ｈ」となる。この際、第１ナンドゲート（１５）
の出力Ｓ２は、第１入力端子（１３）からの図４（Ａ）
に示す第１入力信号に関係なく動作する。図４のＳ２の
信号は、図４Ａの信号の立ち上がりエッジを検出したも
のと等価となる。この時、第１フリップフロップ（１
２）の出力信号Ｓ１が、「Ｌ」にならない限り、図４
（Ａ）に示す第１入力信号は、第３フリップフロップ
（２０）の入力端まで伝達されない。その為、第２入力
端子（１７）からの第２入力信号Ｂの立ち上がり待機状
態となる。
【００１２】第２フリップフロップ（１６）は、第３フ
リップフロップ（２０）のＱ出力が「Ｈ」で、第２入力
端子（１７）からの第２入力信号Ｂが「Ｌ」の時に
「Ｌ」となる。そして、図４（Ｂ）に示す第２入力信号
Ｂの立ち上がりが起こると、上述と同様のエッジ検出動
作が行われ、第２ナンドゲート（１９）の出力は、図４
（Ｒ２）に示すとおりとなる。同時に、第３フリップフ
ロップ（２０）は、反転して、Ｑ出力は、「Ｌ」とな
り、＊Ｑ出力は、「Ｈ」となる。
リップフロップ（２０）のＱ出力が「Ｈ」で、第２入力
端子（１７）からの第２入力信号Ｂが「Ｌ」の時に
「Ｌ」となる。そして、図４（Ｂ）に示す第２入力信号
Ｂの立ち上がりが起こると、上述と同様のエッジ検出動
作が行われ、第２ナンドゲート（１９）の出力は、図４
（Ｒ２）に示すとおりとなる。同時に、第３フリップフ
ロップ（２０）は、反転して、Ｑ出力は、「Ｌ」とな
り、＊Ｑ出力は、「Ｈ」となる。
【００１３】その結果、図４（Ａ）の第１入力信号と、
図４（Ｂ）の第２入力信号との位相差信号である図４
（Ｑ）及び（＊Ｑ）が得られる。このように結果の信号
である第３フリップフロップ（２０）のＱ及び＊Ｑ出力
を入力として利用しているので、入力信号から確実にエ
ッジ検出を行うことができ、安定な位相比較を行うこと
ができる。
図４（Ｂ）の第２入力信号との位相差信号である図４
（Ｑ）及び（＊Ｑ）が得られる。このように結果の信号
である第３フリップフロップ（２０）のＱ及び＊Ｑ出力
を入力として利用しているので、入力信号から確実にエ
ッジ検出を行うことができ、安定な位相比較を行うこと
ができる。
【００１４】
【発明の効果】以上述べた如く、本発明によれば、第１
及び第２フリップフロップの出力信号に応じて、反転す
る第３フリップフロップの出力信号を第１及び第２フリ
ップフロップの入力端に帰還させているので、第１及び
第２フリップフロップの出力信号は、第３フリップフロ
ップが動作し、最終的な出力が発生したことを確認して
から状態復帰する。この為、かならず後段の回路を駆動
できるエッジ検出が行え、安定な位相比較を行うことが
できる。
及び第２フリップフロップの出力信号に応じて、反転す
る第３フリップフロップの出力信号を第１及び第２フリ
ップフロップの入力端に帰還させているので、第１及び
第２フリップフロップの出力信号は、第３フリップフロ
ップが動作し、最終的な出力が発生したことを確認して
から状態復帰する。この為、かならず後段の回路を駆動
できるエッジ検出が行え、安定な位相比較を行うことが
できる。
【図１】本発明の位相比較器を示す回路図である。
【図２】従来の位相比較器を示す回路図である。
【図３】従来の位相比較器の説明に供するための波形図
である。
である。
【図４】本発明の位相比較器の説明に供するための波形
図である。
図である。
（１２） 第１フリップフロップ （１５） 第１ナンドゲート （１６） 第２フリップフロップ （１９） 第２ナンドゲート （２０） 第３フリップフロップ
Claims (2)
- 【請求項１】 第１入力端子からの第１入力信号が一方
の入力端子に印加されそれに応じて反転する第１フリッ
プフロップと、 前記第１入力信号と前記第１フリップフロップの出力信
号とが印加される第１ナンドゲートと、 第２入力端子からの第２入力信号が一方の入力端子に印
加されそれに応じて反転する第２フリップフロップと、 前記第２入力信号と前記第２フリップフロップの出力信
号とが印加される第２ナンドゲートと、 前記第１及び第２ナンドゲートの出力信号に応じて反転
し、一方の出力を前記第１フリップフロップの他方の入
力端子に印加し他方の出力を前記第２フリップフロップ
の他方の入力端子に印加する第３フリップフロップと、
を備え、前記第３フリップフロップの出力端より前記第
１及び第２入力信号の位相差信号を得るようにしたこと
を特徴とする位相比較器。 - 【請求項２】 前記第１及び第２フリップフロップの出
力信号は反転されて第１及び第２ナンドゲートに印加さ
れることを特徴とする請求項１記載の位相比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6233463A JPH0897691A (ja) | 1994-09-28 | 1994-09-28 | 位相比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6233463A JPH0897691A (ja) | 1994-09-28 | 1994-09-28 | 位相比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897691A true JPH0897691A (ja) | 1996-04-12 |
Family
ID=16955432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6233463A Pending JPH0897691A (ja) | 1994-09-28 | 1994-09-28 | 位相比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897691A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047089A1 (fr) * | 1996-06-06 | 1997-12-11 | Sony Cinema Products Corporation | Circuit en boucle a verrouillage de phase |
-
1994
- 1994-09-28 JP JP6233463A patent/JPH0897691A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047089A1 (fr) * | 1996-06-06 | 1997-12-11 | Sony Cinema Products Corporation | Circuit en boucle a verrouillage de phase |
| US6097255A (en) * | 1996-06-06 | 2000-08-01 | Sony Cinema Products Corporation | Phase locked loop circuit for eliminating impulses in output data which tend to produce malfunctions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6348007A (ja) | フリツプフロツプ | |
| JP3467975B2 (ja) | 位相検出回路 | |
| JP3114215B2 (ja) | クロック周波２逓倍器 | |
| JPH0897691A (ja) | 位相比較器 | |
| EP0773627A1 (en) | Flip-flop circuit | |
| JP2606665Y2 (ja) | 電子回路 | |
| JPH01162441A (ja) | デジタルクロツク再生装置のための補正信号の発生方法及び位相センサ | |
| JP2692394B2 (ja) | 位相周波数比較器 | |
| JPH079445B2 (ja) | 電圧判定回路 | |
| SU1336267A2 (ru) | Демодул тор сигналов относительной фазовой манипул ции | |
| JP2705174B2 (ja) | 発振回路 | |
| JPH06132790A (ja) | エッジ検出回路 | |
| JPH0918307A (ja) | 位相比較器 | |
| JPS6123741B2 (ja) | ||
| JPS6387816A (ja) | 位相比較回路 | |
| JPH04207216A (ja) | 非重複２相クロック発生回路 | |
| JPH03255714A (ja) | リセット機能付きラッチ回路 | |
| JPH03257650A (ja) | 並列ディジタル信号のラッチ装置 | |
| JP2000101427A (ja) | 周波数比較器及びこれを用いたクロック抽出回路 | |
| JPH02306715A (ja) | 入力信号スイッチング回路 | |
| JPH05129913A (ja) | 位相比較回路 | |
| JPH10104281A (ja) | ウインドコンパレータ回路 | |
| JP2002171160A (ja) | 位相比較回路 | |
| JPH0738391A (ja) | ディジタル周波数逓倍回路 | |
| JPS63141425A (ja) | 同期信号発生装置 |