JPH0895571A - 波形データ発生装置 - Google Patents

Abstract

(57)【要約】 【目的】 波形データ発生装置において、複数の発音チ
ャネルを使用し同一のピッチを指定して波形データを再
生する場合に、そのピッチが時間的に変化させられた場
合でも、各発音チャネルを使用して生成される波形デー
タのピッチの変化にずれを生じさせないようにすること
を目的とする。 【構成】 ＣＨＲ３０２にマスター発音チャネルが、Ｃ
ＨＲ３０３にスレーブ発音チャネルが指定される。ＣＯ
ＵＮＴＥＲ３０４がスレーブ発音チャネルの発音番号の
値を出力する場合に、ＣＭＰ３０５がアクティブとなり
制御信号ＰＥＮがアクティブとなるタイミングでＡＮＤ
３０６がアクティブとなって、ＳＥＬ３０７がＣＨＲ３
０２の発音番号の値を指定する。この結果、スレーブ発
音チャネルの処理タイミングにおいて、マスター発音チ
ャネルのピッチデータが使用され、その他の発音制御デ
ータはスレーブ発音チャネルのものが使用される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子楽器の楽音発生装
置等の波形データ発生装置におけるピッチ情報の処理技
術に関する。

【０００２】

【従来の技術】電子楽器等の楽音発生装置において、複
数の発音チャネルのそれぞれに設定された楽音波形情報
に従って、複数の波形データを生成することにより、複
数の楽音を並列して発音させることができるものが多
い。

【０００３】そして、例えば、波形データが波形メモリ
から読み出されることにより楽音波形データが生成され
る、いわゆる波形読出し方式に基づいて動作する楽音発
生装置においては、波形メモリから波形データが読み出
されるときのアドレス歩進速度が可変させられることに
より、異なるピッチ（音高）を有する波形データを生成
することができる。

【０００４】ここで、このような楽音発生装置が電子ピ
アノ等の電子楽器に適用される場合に、波形メモリ中の
１つのみの波形データからピアノ等の全ての音域にわた
るピッチの波形データを生成するのでは、音域毎及びベ
ロシティ毎（打鍵の強さ毎）に音色が異なるアコーステ
ィックピアノの楽音を忠実に再生すること等ができな
い。そこで、全体の音域又はベロシティ領域を複数の音
域又はベロシティ領域に分割して、音域又はベロシティ
領域毎に異なる波形データを波形メモリに記憶させ、任
意のピッチ又はベロシティが指定された場合に、そのピ
ッチ又はベロシティが含まれる音域又はベロシティ領域
の波形データを読み出すようにすることが行われてい
る。

【０００５】しかし、このような技術においては、順次
指定されるピッチ又はベロシティが２つの音域又はベロ
シティ領域にまたがる場合、各ピッチ又はベロシティに
対応して順次読み出される波形データの特性が急に変化
し、再生される楽音の音色が不連続になってしまうおそ
れがある。

【０００６】そこで、従来、そのようなピッチ又はベロ
シティの楽音の発音が指定された場合には、対応する２
つの音域又はベロシティ領域の波形データを２つ（一般
的には複数）の発音チャネルを使用し同じピッチを指定
して波形メモリからそれぞれ時分割処理によって読み出
し、それら２つの波形データを指定されたピッチ又はベ
ロシティの値に応じた比率で混合（クロスフェード）さ
せることにより１つの楽音波形データを生成するように
した技術が知られている。このような従来技術では、２
つの発音チャネルに対して同一のピッチが指定されるこ
とになる。

【０００７】

【発明が解決しようとする課題】ここで、楽音波形デー
タに対してピッチベンダーやモジュレーションなどの音
響効果を付加される場合には、１回の発音動作に対応し
て生成される楽音波形データのピッチが時間経過と共に
変動することになる。そして、上述のようにして２つの
発音チャネルにおいて読み出された２つの波形データか
ら生成される１つの楽音波形データに対して上述の音響
効果が付加される場合には、２つの発音チャネルに指定
されるピッチの値を、ソフトウエア処理によって同じタ
イミングで変化させる必要がある。

【０００８】しかし、このようなピッチ設定処理は、一
般にはＣＰＵが実行するループ処理によって発音チャネ
ル毎に実行されており、そのループ処理においては負荷
が高く時間がかかる処理も含まれる可能性がある。この
ため、２つの発音チャネルに対して順次指定されるピッ
チの値にずれが生じてしまう可能性がある。このような
場合、２つの音域又はベロシティ領域間でクロスフェー
ドされる２つの波形データのピッチが異なる結果とな
り、そのような２つの波形データから１つの楽音波形デ
ータが生成された場合、純粋な１つの楽音に聞こえなく
なってしまうという問題点がある。

【０００９】本発明の課題は、複数の発音チャネルを使
用し同一のピッチを指定して波形データを再生する場合
に、そのピッチが時間的に変化させられた場合でも、各
発音チャネルを使用して生成される波形データのピッチ
の変化にずれを生じさせないようにすることにある。

【００１０】

【課題を解決するための手段】本発明は、複数の発音チ
ャネルのそれぞれに対応する記憶装置内の発音チャネル
領域に音高情報を含む発音制御情報を設定し、各発音チ
ャネル領域に設定された発音制御情報に基づいて各発音
チャネルに対応する波形データを発生する発音処理を例
えば時分割処理によって並列に実行する波形データ発生
装置を前提とする。

【００１１】そして、まず、１つのマスター発音チャネ
ルを指定するマスター発音チャネル指定手段（マスター
チャネルレジスタ３０２）を有する。次に、少なくとも
１つのスレーブ発音チャネルを指定するスレーブ発音チ
ャネル指定手段（スレーブチャネルレジスタ３０３）を
有する。

【００１２】そして、スレーブ発音チャネル指定手段に
より指定されるスレーブ発音チャネル以外の発音チャネ
ルの発音処理は、その発音処理される発音チャネルに設
定されているその発音チャネルの音高情報を含む発音制
御情報に基づいて実行し、スレーブ発音チャネル指定手
段により指定されるスレーブ発音チャネルの発音処理
は、マスター発音チャネルに設定されている音高情報と
そのスレーブ発音チャネルに設定されているそのスレー
ブ発音チャネルの音高情報以外の発音制御情報に基づき
実行する発音制御手段（タイミングジェネレータ３０
１、チャネルカウンタ３０４、比較器３０５、アンドゲ
ート３０６、セレクタ３０７）を有する。

【００１３】

【作用】クロスフェード処理等を行うために、複数の発
音チャネルを使用し同一の音高情報（ピッチ）を指定し
て波形データを再生する場合に、基準となるマスター発
音チャネルが指定される。また、同一の音高情報が指定
される他の発音チャネルはスレーブ発音チャネルとして
指定される。

【００１４】そして、スレーブ発音チャネルの発音処理
が実行される場合には、音高情報のみがマスター発音チ
ャネルのものを使用して発音処理が実行される。従っ
て、マスター発音チャネルに設定されている音高情報の
値が、ピッチべンダー又はモジュレーションホイールな
どの音響効果によって時間経過と共に順次更新されるこ
とにより、マスター発音チャネルを使用して生成される
出力波形データの音高が変化した場合でも、スレーブ発
音チャネルを使用して生成される出力波形データの音高
も全く同じタイミングで変化させることができる。

【００１５】

【実施例】以下、図面を参照しながら本発明の実施例に
つき詳細に説明する。図１は、本発明の全体的なブロッ
ク図である。

【００１６】バス１０８には、ＣＰＵ１０１、音源部１
０２、及び鍵盤１０４が接続されている。ＣＰＵ１０１
は、特には図示しないループ処理によって、鍵盤１０４
における押鍵操作によって指定されるノート及びベロシ
ティを検出する。そして、ＣＰＵ１０１は、音源部１０
２内のＲＡＭ（図２参照）内の空き発音チャネル領域
（未使用の発音チャネル領域）に、検出したノート及び
ベロシティに対応するピッチデータ及び音量データと、
発音に使用する波形データの波形メモリ１０３上の読出
し開始アドレスをセットする。

【００１７】音源部１０２は、それが内蔵するＲＡＭ内
の各発音チャネル領域に対応する各発音チャネル毎に、
時分割処理によって、各発音チャネルに記憶された上記
各発音制御データに基づいて波形メモリ１０３から対応
する波形データを読み出し、それら混合した後にＤ／Ａ
変換器（ＤＡＣ）１０５に出力する。

【００１８】Ｄ／Ａ変換器１０５は、音源部１０２から
出力されるデジタルの波形データをアナログの波形信号
に変換する。このアナログの波形信号はアンプ１０６で
増幅された後、スピーカ１０７に出力される。この結
果、スピーカ１０７から楽音が放音される。

【００１９】図２は、音源部１０２の回路ブロック図で
ある。ＲＡＭ２０２には、図４に示されるように、Ｎ
（Ｎ≧２）チャネル分の発音チャネル領域が確保され、
未使用でない第ｉ（１≦ｉ≦Ｎ）番目の発音チャネル領
域（以下、発音チャネルｉと呼ぶ）には、波形データ読
出しアドレスＡＤｉ、ピッチデータＰＴｉ、及び音量デ
ータＶＲｉが記憶される。

【００２０】アドレスジェネレータ（ＡＤＧ）２０３
は、ＲＡＭ２０２に対して、発音チャネル領域を示すア
ドレスＡＤＲＡＭを指定する。図３は、アドレスジェネ
レータ２０３の回路ブロック図である。

【００２１】まず、タイミングジェネレータ（ＴＭＧ）
３０１は、内部で図５(a) 又は図７(a) に示されるクロ
ックＣＬＫを生成しており、それを２分周することによ
り図７(c) に示される、各発音チャネルの時分割処理タ
イミングに同期したクロックＣＣＫを、チャネルカウン
タ（ＣＯＵＮＴＥＲ）３０４に供給する。

【００２２】チャネルカウンタ３０４は、発音チャネル
の数Ｎに対応するカウント値をカウントし、クロックＣ
ＣＫの立ち上がりに同期して発音チャネル０〜Ｎに対応
するカウント出力を順次出力する。

【００２３】一方、アンドゲート（ＡＮＤ）３０６の出
力は通常はインアクティブになっており、その場合に、
セレクタ（ＳＥＬ）３０７は、カウンタ３０４のカウン
ト出力を選択し、それをアドレスＡＤＲＡＭとして図２
のＲＡＭ２０２に出力している。

【００２４】この結果、ＲＡＭ２０２は、通常は、図５
(b) のように変化するアドレスＡＤＲＡＭに対応して、
各発音チャネル領域に記憶されているピッチデータＰ
Ｔ、波形データ読出しアドレスＡＤ、及び音量データＶ
Ｒを順次出力する。

【００２５】次に、各発音チャネル毎の処理を、発音チ
ャネル０の場合を例にとって説明する。まず、１つの発
音チャネルの処理期間は、図５(a) 又は図７(a) に示さ
れるように、タイミングジェネレータ３０１の内部で生
成されるクロックＣＬＫの４周期分（ｔ0 〜ｔ3 ）に同
期している。

【００２６】また、例えば発音チャネル０の処理期間に
おいては、図２のアドレスジェネレータ２０３は、アド
レスＡＤＲＡＭの値として０を出力している。そして、
図５(c) に示されるように、発音チャネル０の第１クロ
ック期間ｔ₀において、ＲＡＭ２０２は、発音チャネル
０に対応する記憶領域（図４参照）から、ピッチデータ
ＰＴ０を出力する。このピッチデータＰＴ０は、図５
(d) に示されるように、発音チャネル０の第２クロック
期間ｔ₁ の立ち上がりタイミングで、ピッチレジスタ
（ＰＲ）２０４に書き込まれる。ピッチデータＰＴ０
は、波形データの読出し開始時（対応する楽音の発音開
始時）に、ＣＰＵ１０１からスイッチ２０１を介してプ
リセットされた後、演奏者による特には図示しないピッ
チベンダー又はモジュレーションホイールの操作に従っ
て時間経過と共に、ＣＰＵ１０１からスイッチ２０１を
介して順次更新される。

【００２７】上述の発音チャネル０の第２クロック期間
ｔ₁ においては、図５(c) に示されるように、ＲＡＭ２
０２は、発音チャネル０に対応する記憶領域から、波形
データ読出しアドレスＡＤ０を出力する。この波形デー
タ読出しアドレスＡＤ０（一般的にはＡＤｉ）は、波形
データの読出し開始時（対応する楽音の発音開始時）
に、ＣＰＵ１０１からスイッチ２０１を介して、その波
形データの波形メモリ１０３上の記憶アドレスの先頭ア
ドレスＡＤにプリセットされ、波形データの読出しに従
って後述する加算器２０７によって順次歩進される。こ
の波形データ読出しアドレスＡＤ０は、図５(e) に示さ
れるように、発音チャネル０の第３クロック期間ｔ₂ の
立ち上がりタイミングにおいて、アドレスレジスタ２０
５（ＡＲ）２０５に書き込まれる。

【００２８】上述の発音チャネル０の第３クロック期間
ｔ₂ においては、図５(c) に示されるように、ＲＡＭ２
０２は、発音チャネル０に対応する記憶領域から、音量
データＶＲ０を出力する。この音量データＶＲ０は、図
５(j) に示されるように、発音チャネル０の第４クロッ
ク期間ｔ₃ の立ち上がりタイミングにおいて、音量レジ
スタ（ＶＲ）２０６に書き込まれる。音量データＶＲ０
は、波形データの読出し開始時（対応する楽音の発音開
始時）に、ＣＰＵ１０１からスイッチ２０１を介してプ
リセットされる。

【００２９】上述の発音チャネル０の第４クロック期間
ｔ₃ においては、図５(f) に示されるように、出力アド
レスレジスタ（ＡＤＲ）２０８は、加算器２０７が出力
しているピッチレジスタ２０４内のピッチデータＰＴ０
とアドレスレジスタ２０５内の波形データ読出しアドレ
スＡＤ０の加算結果を出力する。また、発音チャネル０
の第４クロック期間ｔ₃ においては、スイッチ２１０は
値０を選択して出力する。従って、クロック期間ｔ₃ に
おいては、加算器２０９は、出力アドレスレジスタ２０
８の出力ＰＴ０＋ＡＤ０の値の整数部を、そのまま出力
波形データ読出しアドレスＷＡＤ（ｎ）（ｎは、歩進位
置を示す）として、図１の波形メモリ１０３に出力す
る。同時に、出力アドレスレジスタ２０８の出力ＰＴ０
＋ＡＤ０の値の小数部は、小数部アドレス .ＷＡＤ
（ｎ）として乗算器２１４に出力される。また同時に、
出力アドレスレジスタ２０８の出力ＰＴ０＋ＡＤ０は、
スイッチ２０１を介してＲＡＭ２０２の発音チャネル０
の記憶領域に書き戻される。クロック期間ｔ₃ において
出力波形データ読出しアドレスＷＡＤが波形メモリ１０
３に出力されるのに対応して、波形メモリ１０３からは
対応する波形データサンプル値ＷＤＴ（ｎ）が出力さ
れ、そのデータは、図５の(h) に示されるように、次の
発音チャネル１の第１クロック期間ｔ₀ において、＃１
の波形レジスタ２１１に書き込まれる。

【００３０】上述の次の発音チャネル１の第１クロック
期間ｔ₀ においては、スイッチ２１０は値１を選択して
出力する。従って、このクロック期間ｔ₁ においては、
加算器２０９は、出力アドレスレジスタ２０８の出力の
値に＋１した値ＰＴ０＋ＡＤ０＋１の整数部を、出力波
形データ読出しアドレスＷＡＤ（ｎ＋１）として、図１
の波形メモリ１０３に出力する。同時に、乗算器２１４
には、発音チャネル０の第４クロック期間ｔ₃ の場合と
同様にして、出力アドレスレジスタ２０８の出力ＰＴ０
＋ＡＤ０の値の小数部が小数部アドレス .ＷＡＤ（ｎ）
として出力される。クロック期間ｔ₀ において出力波形
データ読出しアドレスＷＡＤの値が波形メモリ１０３に
出力されるのに対応して、波形メモリ１０３からは対応
する波形データサンプル値ＷＤＴ（ｎ＋１）が出力さ
れ、そのデータは、図５の(i) に示されるように、次の
発音チャネル１の第２クロック期間ｔ₁ において、＃２
の波形レジスタ２１２に書き込まれる。

【００３１】このクロック期間ｔ₁ 以降、減算器２１
３、乗算器２１４、及び加算器２１５からなる部分が、
２つの波形レジスタ２１１、２１２に保持された連続す
る２つの波形データサンプル値ＷＤ（ｎ）、ＷＤ（ｎ＋
１）と、出力アドレスレジスタ２０８から出力される小
数部アドレス .ＷＡＤ（ｎ）に基づいて、次式及び図６
に示される直線補間演算を実行することにより、出力ア
ドレスレジスタ２０８に保持されている実数アドレス値
に対応する出力波形データする。そして、この出力波形
データに対して、更に乗算器２１６で、音量レジスタ２
０６に保持されている音量データＶＲ０が乗算された
後、出力波形データＷＯ（ｎ）として、図１のＤ／Ａ変
換器１０５に出力される。 ＷＯ（ｎ）＝［ＷＤＴ（ｎ＋１）−ＷＤＴ（ｎ）］× .
ＷＡＤ（ｎ） 以上の発音チャネル０に関する基本的な処理動作は、他
の発音チャネルにおいても、ＲＡＭ２０２内の各発音チ
ャネル領域のピッチデータＰＴ、波形データ読出しアド
レスＡＤ、及び音量データＶＲを用いて、同様に実行さ
れる。

【００３２】次に、クロスフェード処理によって、２つ
の発音チャネルを使用し同一のピッチを指定して波形デ
ータが生成される場合の処理について説明する。まず、
ＣＰＵ１０１からスイッチ２０１を介してＲＡＭ２０２
の２つの空き発音チャネル領域に、クロスフェードされ
るべき２組の発音制御データがセットされる。２つの発
音チャネルのうち、基準となる発音チャネルｍをマスタ
ーチャネルと呼ぶこととし、そのマスターチャネルにセ
ットされる発音制御データを、ピッチデータＰＴｍ、波
形データ読出しアドレスＡＤｍ、及び音量データＶＲｍ
とする。また、もう一方の発音チャネルｉをスレーブチ
ャネルと呼ぶこととし、そのスレーブチャネルにセット
される発音制御データを、ピッチデータＰＴｉ、波形デ
ータ読出しアドレスＡＤｉ、及び音量データＶＲｉとす
る。なお、２つの発音チャネルを使用して生成される波
形データのクロスフェード比（混合比）は、２つの発音
チャネルにセットされる２つの音量データＶＲｍ、ＶＲ
ｉとして設定されることになる。

【００３３】続いて、アドレスジェネレータ２０３内の
マスターチャネルレジスタ（ＣＨＲ（＃０））３０２に
は、ＣＰＵ１０１から、マスターチャネルのチャネル番
号ｍがセットされる。また、スレーブチャネルレジスタ
（ＣＨＲ（＃１））３０３には、ＣＰＵ１０１から、ス
レーブチャネルのチャネル番号ｉがセットされる。

【００３４】これ以後、音源部１０２は、以下に示され
る動作を実行する。まず、チャネルカウンタ３０４の出
力がスレーブチャネルレジスタ３０３にセットされてい
るスレーブチャネルのチャネル番号ｉと一致しない場合
には、比較器（ＣＭＰ）３０５の出力はインアクティブ
であり、その結果、アンドゲート３０６の出力もインア
クティブである。従って、この場合には、前述した通常
の発音チャネル処理が実行される。

【００３５】一方、チャネルカウンタ３０４の出力がス
レーブチャネルレジスタ３０３にセットされているスレ
ーブチャネルのチャネル番号ｉと一致した場合、即ち、
スレーブチャネルｉの処理タイミングが到来した場合に
は、比較器（ＣＭＰ）３０５の出力はアクティブとな
る。一方、タイミングジェネレータ３０１は、図７(d)
に示されるように、各発音チャネル処理期間内の第１ク
ロック期間ｔ₀ においてのみアクティブとする制御信号
ＰＥＮを出力している。この結果、アンドゲート３０６
の出力は、スレーブチャネルｉの処理期間内の第１クロ
ック期間ｔ₀ においてのみアクティブとなる。従って、
この期間において、セレクタ３０７は、マスターチャネ
ルレジスタ３０２にセットされているマスターチャネル
のチャネル番号ｍを、アドレスＡＤＲＡＭとして、ＲＡ
Ｍ２０２へ出力する。これにより、スレーブチャネルｉ
の処理期間内の第１クロック期間ｔ₀ においては、ＲＡ
Ｍ２０２からピッチレジスタ２０４へは、スレーブチャ
ネルｉのピッチデータＰＴｉではなく、マスターチャネ
ルｍのピッチデータＰＴｍが出力される。従って、スレ
ーブチャネルｉで使用されるピッチデータがマスターチ
ャネルｍで使用されるピッチデータＰＴｍに完全に一致
することになる。

【００３６】スレーブチャネルｉの処理期間内の第２〜
第３クロック期間ｔ₁ 〜ｔ₃ においては、タイミングジ
ェネレータ３０１が出力する制御信号ＰＥＮは、図７
(d) に示されるように、インアクティブとなる。従っ
て、アドレスレジスタ２０５及び音量レジスタ２０６に
それぞれセットされる波形データ読出しアドレス及び音
量データは、スレーブチャネルｉの波形データ読出しア
ドレスＡＤｉ及び音量データＶＲｉとなる。従って、波
形データ自体は、スレーブチャネルｉのものが使用され
ることになる。

【００３７】この結果、マスターチャネルｍに設定され
ているピッチデータＰＴｍの値が、ピッチべンダー又は
モジュレーションホイールなどの音響効果によって時間
経過と共に順次更新されることにより、マスターチャネ
ルｍを使用して生成される出力波形データのピッチが変
化した場合、スレーブチャネルｉを使用して生成される
出力波形データのピッチも全く同じタイミングで変化す
ることになる。

【００３８】以上説明した実施例では、１つのマスター
チャネルにセットされるピッチデータが他の１つのスレ
ーブチャネルにおいても使用されているが、本発明はこ
れに限られるものではなく、１つの基準となる発音チャ
ネルにセットされるピッチデータが他の複数の発音チャ
ネルにおいて使用されるように構成してもよい。

【００３９】

【発明の効果】本発明によれば、マスター発音チャネル
に設定されている音高情報の値が、ピッチべンダー又は
モジュレーションホイールなどの音響効果によって時間
経過と共に順次更新されることにより、マスター発音チ
ャネルを使用して生成される出力波形データの音高が変
化した場合でも、スレーブ発音チャネルを使用して生成
される出力波形データの音高も全く同じタイミングで変
化させることが可能となる。

【図面の簡単な説明】

【図１】本発明のブロック図である。

【図２】音源部の回路ブロック図である。

【図３】ＡＤＧの回路ブロック図である。

【図４】ＲＡＭのアドレスマップを示した図である。

【図５】発音チャネルの基本処理タイミングを示した図
である。

【図６】ピッチ補間原理を示した図である。

【図７】発音チャネルｎが発音チャネルｍのピッチデー
タを使用する場合の動作タイミングチャートである。

【符号の説明】

１０１ ＣＰＵ １０２ 音源部 １０３ 波形メモリ １０４ 鍵盤 １０５ Ｄ／Ａ変換器（ＤＡＣ） １０６ アンプ １０７ スピーカ ２０１、２１０ スイッチ ２０２ ＲＡＭ ２０３ アドレスジェネレータ（ＡＤＧ） ２０４ ピッチレジスタ（ＰＲ） ２０５ アドレスレジスタ（ＡＲ） ２０６ 音量レジスタ（ＶＲ） ２０７、２０９、２１５ 加算器 ２０８ 出力アドレスレジスタ（ＡＤＲ） ２１１ 波形レジスタ（ＷＲ（＃０）） ２１２ 波形レジスタ（ＷＲ（＃１）） ２１３ 減算器 ２１４、２１６ 乗算器 ３０１ タイミングジェネレータ（ＴＭＧ） ３０２ マスターチャネルレジスタ（ＣＨＲ（＃
０）） ３０３ スレーブチャネルレジスタ（ＣＨＲ（＃
１）） ３０４ カウンタ（ＣＯＵＮＴＥＲ） ３０５ 比較器（ＣＭＰ） ３０６ アンドゲート（ＡＮＤ） ３０７ セレクタ（ＳＥＬ）

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の発音チャネルのそれぞれに対応す
   る記憶装置内の発音チャネル領域に音高情報を含む発音
   制御情報を設定し、該各発音チャネル領域に設定された
   発音制御情報に基づいて前記各発音チャネルに対応する
   波形データを発生する発音処理を実行する波形データ発
   生装置において、 １つのマスター発音チャネルを指定するマスター発音チ
   ャネル指定手段と、 少なくとも１つのスレーブ発音チャネルを指定するスレ
   ーブ発音チャネル指定手段と、 該スレーブ発音チャネル指定手段により指定されるスレ
   ーブ発音チャネル以外の発音チャネルの発音処理は、該
   発音処理される発音チャネルに設定されている該発音チ
   ャネルの音高情報を含む発音制御情報に基づいて実行
   し、前記スレーブ発音チャネル指定手段により指定され
   るスレーブ発音チャネルの発音処理は、前記マスター発
   音チャネルに設定されている音高情報と該スレーブ発音
   チャネルに設定されている該スレーブ発音チャネルの音
   高情報以外の発音制御情報に基づいて実行する発音制御
   手段と、 を有することを特徴とする波形データ発生装置。