JPH0888726A - 画像読み取り装置の駆動方法 - Google Patents
画像読み取り装置の駆動方法Info
- Publication number
- JPH0888726A JPH0888726A JP6223593A JP22359394A JPH0888726A JP H0888726 A JPH0888726 A JP H0888726A JP 6223593 A JP6223593 A JP 6223593A JP 22359394 A JP22359394 A JP 22359394A JP H0888726 A JPH0888726 A JP H0888726A
- Authority
- JP
- Japan
- Prior art keywords
- block
- drive voltage
- voltage
- sequentially
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】 （修正有）
【目的】マトリクス駆動によって駆動ゲート数を減少さ
せながら、極めて簡便な方法によってキャパシタンスキ
ックノイズを無くすことのできる画像読み取り装置の駆
動方法を提供すること。 【構成】２種類の駆動電圧の印加手段によってマトリッ
クスを構成し、一つのブロックを１単位として第１の駆
動電圧Ｄ１…Ｄｙを順次印加しながら所定個数の第２の
印加手段を介して第２の駆動電圧Ｅ１…Ｅｘを順次印加
するとともに、選択された第２の印加手段において第２
の駆動電圧が印加されている間に、第１の駆動電圧が印
加される対象ブロックＢ１…Ｂｎを切り換える一方、読
み取り動作の第１番目にかかるブロックＣ１において第
２の駆動電圧を順次印加する際には、当該ブロック内に
おける第２番目の第２の印加手段Ｅ２に最初に第２の駆
動電圧を印加した後、第１番目の第２の印加手段Ｅ１か
ら順次第２の駆動電圧Ｅ１…Ｅｘを印加することを特徴
的構成とする。
せながら、極めて簡便な方法によってキャパシタンスキ
ックノイズを無くすことのできる画像読み取り装置の駆
動方法を提供すること。 【構成】２種類の駆動電圧の印加手段によってマトリッ
クスを構成し、一つのブロックを１単位として第１の駆
動電圧Ｄ１…Ｄｙを順次印加しながら所定個数の第２の
印加手段を介して第２の駆動電圧Ｅ１…Ｅｘを順次印加
するとともに、選択された第２の印加手段において第２
の駆動電圧が印加されている間に、第１の駆動電圧が印
加される対象ブロックＢ１…Ｂｎを切り換える一方、読
み取り動作の第１番目にかかるブロックＣ１において第
２の駆動電圧を順次印加する際には、当該ブロック内に
おける第２番目の第２の印加手段Ｅ２に最初に第２の駆
動電圧を印加した後、第１番目の第２の印加手段Ｅ１か
ら順次第２の駆動電圧Ｅ１…Ｅｘを印加することを特徴
的構成とする。
Description
【０００１】
【産業上の利用分野】本発明は画像読み取り装置に関
し、さらに詳しくは、ファクシミリ、イメージスキャ
ナ、デジタル複写機、電子黒板などの原稿上の画像を時
系列的に読み取る装置に関する。
し、さらに詳しくは、ファクシミリ、イメージスキャ
ナ、デジタル複写機、電子黒板などの原稿上の画像を時
系列的に読み取る装置に関する。
【０００２】
【従来の技術】近年、ファクシミリなどの原稿読み取り
部には、電荷結合素子（charge coupled device;ＣＣ
Ｄ）を用いた縮小光学系の画像読み取り装置に代わっ
て、一般に密着型イメージセンサと呼ばれる画像読み取
り装置が使用されている。この画像読み取り装置は、ガ
ラス基板上にアモルファスシリコンa-Siなどの薄膜半導
体から成る光電変換素子が一次元状に複数形成されたも
ので、原稿上の画像を等倍で読み取ることができる。光
電変換素子には通常フォトダイオードが用いられるが、
フォトダイオードに生じる光電流は極めて微弱であるた
め、この光電流をフォトダイオードの接合容量に一端蓄
積させてから検出する電荷蓄積法が広く採用されてい
る。
部には、電荷結合素子（charge coupled device;ＣＣ
Ｄ）を用いた縮小光学系の画像読み取り装置に代わっ
て、一般に密着型イメージセンサと呼ばれる画像読み取
り装置が使用されている。この画像読み取り装置は、ガ
ラス基板上にアモルファスシリコンa-Siなどの薄膜半導
体から成る光電変換素子が一次元状に複数形成されたも
ので、原稿上の画像を等倍で読み取ることができる。光
電変換素子には通常フォトダイオードが用いられるが、
フォトダイオードに生じる光電流は極めて微弱であるた
め、この光電流をフォトダイオードの接合容量に一端蓄
積させてから検出する電荷蓄積法が広く採用されてい
る。
【０００３】そして、本発明者らは一次元の画像読み取
り装置において、光電変換素子を駆動する駆動ゲート数
を減少させ、効率の良い安価な画像読み取り装置を提供
することを目的として鋭意研究を重ねた結果、駆動側の
ゲート数を極めて少なく構成することのできる発明を想
到し、特願平５−２５７７９２号にそれを開示した。こ
の画像読み取り装置は駆動側をマトリクス構成としたも
のであり、全体回路図は図６に示すような構成となって
いる。本図においては、駆動側を第１の印加手段Ｄ1.Ｄ
2.…Ｄy と、第２の印加手段Ｅ1.Ｅ2.…Ｅx のマトリク
スとし、抵抗ＲｄとＲｅを介して第１の印加手段Ｄ1.Ｄ
2.…Ｄy からの第１の駆動電圧と、第２の印加手段Ｅ1.
Ｅ2.…Ｅx からの第２の駆動電圧が同時に印加された第
１ブロックＢ1.Ｂ2.…Ｂn 内のフォトダイオード７か
ら、信号が読み出されるようになっている。そしてフォ
トダイオード７には蓄積中の電荷を保持させるため、ブ
ロッキングダイオード９が逆極性で直列に接続されてい
る。
り装置において、光電変換素子を駆動する駆動ゲート数
を減少させ、効率の良い安価な画像読み取り装置を提供
することを目的として鋭意研究を重ねた結果、駆動側の
ゲート数を極めて少なく構成することのできる発明を想
到し、特願平５−２５７７９２号にそれを開示した。こ
の画像読み取り装置は駆動側をマトリクス構成としたも
のであり、全体回路図は図６に示すような構成となって
いる。本図においては、駆動側を第１の印加手段Ｄ1.Ｄ
2.…Ｄy と、第２の印加手段Ｅ1.Ｅ2.…Ｅx のマトリク
スとし、抵抗ＲｄとＲｅを介して第１の印加手段Ｄ1.Ｄ
2.…Ｄy からの第１の駆動電圧と、第２の印加手段Ｅ1.
Ｅ2.…Ｅx からの第２の駆動電圧が同時に印加された第
１ブロックＢ1.Ｂ2.…Ｂn 内のフォトダイオード７か
ら、信号が読み出されるようになっている。そしてフォ
トダイオード７には蓄積中の電荷を保持させるため、ブ
ロッキングダイオード９が逆極性で直列に接続されてい
る。
【０００４】一方、この画像読み取り装置の要部回路
は、図７に示すように、絶縁基板上において上記抵抗の
入力側に隣設して第２の印加手段Ｅ1.Ｅ2.…Ｅx からの
一方向に延びるｘ本の入力配線Ｅ(1-x) と、当該入力配
線Ｅ(1-x) に隣設して第１の印加手段Ｄ1.Ｄ2.…Ｄy か
らの一方向に延びるｙ本の入力配線Ｄ(1-y) をそれぞれ
設け、入力配線Ｄ(1-y) とＥ(1-x) の絶縁基板側に層間
絶縁膜を介して抵抗Ｒｄ、Ｒｅへの取り出し配線Ｌ
(1-x) ，Ｌ(1-y) を設けたものである。このような画像
読み取り装置にあっては、上述のように第１の駆動電圧
と第２の駆動電圧とが同時に抵抗Ｒｄ、Ｒｅに印加され
た時にのみ対応する光電変換素子が駆動させられること
になる。
は、図７に示すように、絶縁基板上において上記抵抗の
入力側に隣設して第２の印加手段Ｅ1.Ｅ2.…Ｅx からの
一方向に延びるｘ本の入力配線Ｅ(1-x) と、当該入力配
線Ｅ(1-x) に隣設して第１の印加手段Ｄ1.Ｄ2.…Ｄy か
らの一方向に延びるｙ本の入力配線Ｄ(1-y) をそれぞれ
設け、入力配線Ｄ(1-y) とＥ(1-x) の絶縁基板側に層間
絶縁膜を介して抵抗Ｒｄ、Ｒｅへの取り出し配線Ｌ
(1-x) ，Ｌ(1-y) を設けたものである。このような画像
読み取り装置にあっては、上述のように第１の駆動電圧
と第２の駆動電圧とが同時に抵抗Ｒｄ、Ｒｅに印加され
た時にのみ対応する光電変換素子が駆動させられること
になる。
【０００５】そして、上述した特願平５−２５７７９２
号記載の画像読み取り装置は、続く図８のタイミングチ
ャートによって駆動される。図示するように、入力配線
Ｄ(1 -y) に第１の駆動電圧が供給されている間に、入力
配線Ｅ(1-x) から第２の駆動電圧を順番に印加し、２つ
の印加電圧が同時に印加されたフォトダイオード７から
信号が順次読み出される。しかしながらこの第１および
第２の印加電圧が立ち上がる時と立ち下がる時、ブロッ
キングダイオードの容量や配線間の寄生容量によるキャ
パシタンスキックノイズが、フォトダイオードからの電
気信号に重畳してしまい、暗出力ノイズが大きくなって
しまう。
号記載の画像読み取り装置は、続く図８のタイミングチ
ャートによって駆動される。図示するように、入力配線
Ｄ(1 -y) に第１の駆動電圧が供給されている間に、入力
配線Ｅ(1-x) から第２の駆動電圧を順番に印加し、２つ
の印加電圧が同時に印加されたフォトダイオード７から
信号が順次読み出される。しかしながらこの第１および
第２の印加電圧が立ち上がる時と立ち下がる時、ブロッ
キングダイオードの容量や配線間の寄生容量によるキャ
パシタンスキックノイズが、フォトダイオードからの電
気信号に重畳してしまい、暗出力ノイズが大きくなって
しまう。
【０００６】このキャパシタンスキックノイズは、印加
電圧が立ち上がる時と立ち下がる時で逆極性となるの
で、任意の入力配線Ｅ(1-x) とその次に第２の印加電圧
が印加される入力配線Ｅ(1-x) における上記寄生容量が
同じであれば、図８において示したように、印加電圧が
立ち上がる時と立ち下がる時のタイミングが同時になる
ように設定することで完全に相殺除去できることにな
る。
電圧が立ち上がる時と立ち下がる時で逆極性となるの
で、任意の入力配線Ｅ(1-x) とその次に第２の印加電圧
が印加される入力配線Ｅ(1-x) における上記寄生容量が
同じであれば、図８において示したように、印加電圧が
立ち上がる時と立ち下がる時のタイミングが同時になる
ように設定することで完全に相殺除去できることにな
る。
【０００７】
【発明が解決しようとする課題】一方、図７における入
力配線Ｅ(1-x) からの各取り出し配線Ｌ(1-x) は、当然
ながら接続の対象となる入力配線Ｅ(1-x) のところから
延びるので、その長さはそれぞれ異なり、隣設し合う取
り出し配線Ｌ(1-x) と入力配線Ｅ(1-x) との間の寄生容
量も各取り出し配線Ｌ(1-x) 間で異なることになるが、
同一の第１の印加手段Ｄ(y) 内において互いに隣設する
各取り出し配線Ｌ(1-x) の長さの差は、一方向に延びる
隣同士の入力配線Ｅ(1-x) 間の距離に相当し僅かである
ため、各取り出し配線Ｌ(1-x) に順番に第２の印加電圧
を印加していけば、この寄生容量に起因するキャパシタ
ンスキックノイズは殆ど相殺除去できることになる。な
お本図は、任意の第２ブロックＣ(y-1) に属する第１ブ
ロックＢ(x) と、その隣の第２ブロックＣ(y) に属する
第１ブロックＢ(1) の端部との隣設部近傍を中心に描い
たものである。ここで上記駆動方法においては、例えば
任意の第２ブロックＣ(y-1) に属する第ｘ番目の第１ブ
ロックＢ(x) まで順次第２の駆動電圧を印加し終わる
と、次にはその隣の第２ブロックＣ(y) に属する第１番
目の第１ブロックＢ(1) に第２の印加電圧が印加される
ことになる。この時には図示するように、第１番目の第
１ブロックへの取り出し配線Ｌ(1) と、第ｘ番目の第１
ブロックへの取り出し配線Ｌ(x) の長さは大きく異なっ
ているため、上記キャパシタンスキックノイズの相殺除
去が十分行われず、大きな相殺エラーノイズとなって現
れる。
力配線Ｅ(1-x) からの各取り出し配線Ｌ(1-x) は、当然
ながら接続の対象となる入力配線Ｅ(1-x) のところから
延びるので、その長さはそれぞれ異なり、隣設し合う取
り出し配線Ｌ(1-x) と入力配線Ｅ(1-x) との間の寄生容
量も各取り出し配線Ｌ(1-x) 間で異なることになるが、
同一の第１の印加手段Ｄ(y) 内において互いに隣設する
各取り出し配線Ｌ(1-x) の長さの差は、一方向に延びる
隣同士の入力配線Ｅ(1-x) 間の距離に相当し僅かである
ため、各取り出し配線Ｌ(1-x) に順番に第２の印加電圧
を印加していけば、この寄生容量に起因するキャパシタ
ンスキックノイズは殆ど相殺除去できることになる。な
お本図は、任意の第２ブロックＣ(y-1) に属する第１ブ
ロックＢ(x) と、その隣の第２ブロックＣ(y) に属する
第１ブロックＢ(1) の端部との隣設部近傍を中心に描い
たものである。ここで上記駆動方法においては、例えば
任意の第２ブロックＣ(y-1) に属する第ｘ番目の第１ブ
ロックＢ(x) まで順次第２の駆動電圧を印加し終わる
と、次にはその隣の第２ブロックＣ(y) に属する第１番
目の第１ブロックＢ(1) に第２の印加電圧が印加される
ことになる。この時には図示するように、第１番目の第
１ブロックへの取り出し配線Ｌ(1) と、第ｘ番目の第１
ブロックへの取り出し配線Ｌ(x) の長さは大きく異なっ
ているため、上記キャパシタンスキックノイズの相殺除
去が十分行われず、大きな相殺エラーノイズとなって現
れる。
【０００８】また、ブロッキングダイオードの容量に起
因するキャパシタンスキックノイズも存在するが、これ
についても上述のように、印加電圧が立ち上がる時と立
ち下がる時のタイミングが同時になるよう設定すること
で、完全に相殺除去できることになる。しかしながら例
えば、第１番目の第２ブロックＣ(1) における第１番目
の第１ブロックＢ(1) 、すなわち読み取り動作の一番始
めにおいては、その直前に読み取り動作が無いため、印
加電圧が立ち上がりと立ち下がりのタイミングの同期化
によってキャパシタンスキックノイズを相殺除去するこ
とは不可能であった。このように、本出願人によって提
案された画像読み取り装置は、駆動ゲートの数は大幅に
削減できるものの、キャパシタンスキックノイズがその
問題点として存在していた。そしてこのキャパシタンス
キックノイズが存在すると、暗出力が増大してしまう結
果、読み取りデータのエラーとなってしまうため、その
簡便な解決法が望まれていた。
因するキャパシタンスキックノイズも存在するが、これ
についても上述のように、印加電圧が立ち上がる時と立
ち下がる時のタイミングが同時になるよう設定すること
で、完全に相殺除去できることになる。しかしながら例
えば、第１番目の第２ブロックＣ(1) における第１番目
の第１ブロックＢ(1) 、すなわち読み取り動作の一番始
めにおいては、その直前に読み取り動作が無いため、印
加電圧が立ち上がりと立ち下がりのタイミングの同期化
によってキャパシタンスキックノイズを相殺除去するこ
とは不可能であった。このように、本出願人によって提
案された画像読み取り装置は、駆動ゲートの数は大幅に
削減できるものの、キャパシタンスキックノイズがその
問題点として存在していた。そしてこのキャパシタンス
キックノイズが存在すると、暗出力が増大してしまう結
果、読み取りデータのエラーとなってしまうため、その
簡便な解決法が望まれていた。
【０００９】
【課題を解決するための手段】本発明の目的は、マトリ
クス駆動によって駆動ゲート数を減少させながら、極め
て簡便な方法によってキャパシタンスキックノイズを無
くすことのできる画像読み取り装置の駆動方法を提供す
るところにある。このような本発明は、一次元に配列さ
れた複数の光電変換素子を所定個数毎に複数個のブロッ
クに分割し、一つのブロックを１単位として第１の駆動
電圧を印加する複数個の第１の印加手段と、ブロック内
の光電変換素子に対して順次第２の駆動電圧を印加する
所定個数の第２の印加手段とによってマトリックスを構
成し、一つのブロックを１単位として第１の駆動電圧を
順次印加しながら所定個数の第２の印加手段を介して第
２の駆動電圧を順次印加するとともに、選択された第２
の印加手段において第２の駆動電圧が印加されている間
に、第１の駆動電圧が印加される対象ブロックを切り換
える一方、読み取り動作の第１番目にかかるブロックに
おいて第２の駆動電圧を順次印加する際には、当該ブロ
ック内における第２番目の第２の印加手段に最初に第２
の駆動電圧を印加した後、第１番目の第２の印加手段か
ら順次第２の駆動電圧を印加することを特徴とする画像
読み取り装置の駆動方法である。そしてより具体的に、
前述の本出願人によって提案されている画像読み取り装
置の構成に対しては、一次元に配列された複数の光電変
換素子をｍ個毎にｎ個の第１ブロックに、さらに当該ｎ
個の第１ブロックをｘ個毎にｙ個の第２ブロックに分割
し、一つの第２ブロック内のｘ個の第１ブロックを１単
位として順次第１の駆動電圧を印加するｙ個の第１の印
加手段と、各第２ブロック間で一定の位置関係にある第
１ブロックを１単位として順次第２の駆動電圧を印加す
るｘ個の第２の印加手段とによってマトリックスを構成
し、第１の駆動電圧を第２ブロック単位毎に順次一定の
順番に切り換えて印加していくとともに、第２の駆動電
圧を選択された一つの第２ブロック内では第１ブロック
毎に順次一定の順番に切り換えて印加し、当該選択され
た一つの第２ブロックの次に選択される第２ブロック内
では第１ブロック毎に順次逆の順番に切り換えて印加し
ていく一方、読み取り動作の第１番目にかかる第２ブロ
ックにおいて第２の駆動電圧を順次印加する際には、当
該ブロック内における第２番目の第２の印加手段に最初
に第２の駆動電圧を印加した後、第１番目の第２の印加
手段から順次第２の駆動電圧を印加することを特徴とす
る画像読み取り装置の駆動方法である。
クス駆動によって駆動ゲート数を減少させながら、極め
て簡便な方法によってキャパシタンスキックノイズを無
くすことのできる画像読み取り装置の駆動方法を提供す
るところにある。このような本発明は、一次元に配列さ
れた複数の光電変換素子を所定個数毎に複数個のブロッ
クに分割し、一つのブロックを１単位として第１の駆動
電圧を印加する複数個の第１の印加手段と、ブロック内
の光電変換素子に対して順次第２の駆動電圧を印加する
所定個数の第２の印加手段とによってマトリックスを構
成し、一つのブロックを１単位として第１の駆動電圧を
順次印加しながら所定個数の第２の印加手段を介して第
２の駆動電圧を順次印加するとともに、選択された第２
の印加手段において第２の駆動電圧が印加されている間
に、第１の駆動電圧が印加される対象ブロックを切り換
える一方、読み取り動作の第１番目にかかるブロックに
おいて第２の駆動電圧を順次印加する際には、当該ブロ
ック内における第２番目の第２の印加手段に最初に第２
の駆動電圧を印加した後、第１番目の第２の印加手段か
ら順次第２の駆動電圧を印加することを特徴とする画像
読み取り装置の駆動方法である。そしてより具体的に、
前述の本出願人によって提案されている画像読み取り装
置の構成に対しては、一次元に配列された複数の光電変
換素子をｍ個毎にｎ個の第１ブロックに、さらに当該ｎ
個の第１ブロックをｘ個毎にｙ個の第２ブロックに分割
し、一つの第２ブロック内のｘ個の第１ブロックを１単
位として順次第１の駆動電圧を印加するｙ個の第１の印
加手段と、各第２ブロック間で一定の位置関係にある第
１ブロックを１単位として順次第２の駆動電圧を印加す
るｘ個の第２の印加手段とによってマトリックスを構成
し、第１の駆動電圧を第２ブロック単位毎に順次一定の
順番に切り換えて印加していくとともに、第２の駆動電
圧を選択された一つの第２ブロック内では第１ブロック
毎に順次一定の順番に切り換えて印加し、当該選択され
た一つの第２ブロックの次に選択される第２ブロック内
では第１ブロック毎に順次逆の順番に切り換えて印加し
ていく一方、読み取り動作の第１番目にかかる第２ブロ
ックにおいて第２の駆動電圧を順次印加する際には、当
該ブロック内における第２番目の第２の印加手段に最初
に第２の駆動電圧を印加した後、第１番目の第２の印加
手段から順次第２の駆動電圧を印加することを特徴とす
る画像読み取り装置の駆動方法である。
【００１０】
【作用】本発明にあっては、選択された第２の印加手段
において第２の駆動電圧が印加されている間に、第１の
駆動電圧が印加される対象ブロックを切り換えることに
より、第２の駆動電圧が、選択された一つの第２ブロッ
ク内では第１ブロック毎に順次一定の順番に印加され、
当該選択された一つの第２ブロックの次に選択される第
２ブロック内では、第１ブロック毎に順次先の順番とは
逆の順番に印加されることになる。従って、前述した任
意の第２ブロックにおける第ｘ番目の第１ブロックと、
これに隣設する次の第２ブロックにおける第１番目の第
１ブロックとの間における第２の駆動電圧の切り換えが
発生することが無くなる。
において第２の駆動電圧が印加されている間に、第１の
駆動電圧が印加される対象ブロックを切り換えることに
より、第２の駆動電圧が、選択された一つの第２ブロッ
ク内では第１ブロック毎に順次一定の順番に印加され、
当該選択された一つの第２ブロックの次に選択される第
２ブロック内では、第１ブロック毎に順次先の順番とは
逆の順番に印加されることになる。従って、前述した任
意の第２ブロックにおける第ｘ番目の第１ブロックと、
これに隣設する次の第２ブロックにおける第１番目の第
１ブロックとの間における第２の駆動電圧の切り換えが
発生することが無くなる。
【００１１】さらに読み取り動作の第１番目にかかるブ
ロックにおいて第２の駆動電圧を順次印加する際には、
当該ブロック内における第２番目の第２の印加手段に最
初に第２の駆動電圧を印加した後、第１番目の第２の印
加手段から順次第２の駆動電圧を印加すると、少なくと
も最初の第２の駆動電圧の印加によってブロッキングダ
イオードに起因するキャパシタンスキックノイズを発生
させ、その後は印加電圧が立ち上がりと立ち下がりのタ
イミングの同期化によってこのキャパシタンスキックノ
イズを相殺除去することになる。そして、少なくとも読
み取り動作の第１番目にかかるブロックにおける第２番
目の第２の印加手段からの信号はダミー信号として処理
し、画像データとしては採用しないようにする。このよ
うにすると、第２番目の第２の印加手段から第２の駆動
電圧を先ず印加した後、第１番目の第２の印加手段から
順次第２の駆動電圧を印加する際には、当該第２番目の
第２の印加手段に対応する光電変換素子からは、蓄積時
間が短いために画像信号は得られない。しかし、ファク
シミリ等においては画像読み取り装置の対象領域一杯ま
で文字等を書くことはまず無いので、読み取り動作の第
１番目にかかるブロックを、一次元の端部に位置するブ
ロックとして駆動させることにより、使用上の不都合が
生じることは無い。
ロックにおいて第２の駆動電圧を順次印加する際には、
当該ブロック内における第２番目の第２の印加手段に最
初に第２の駆動電圧を印加した後、第１番目の第２の印
加手段から順次第２の駆動電圧を印加すると、少なくと
も最初の第２の駆動電圧の印加によってブロッキングダ
イオードに起因するキャパシタンスキックノイズを発生
させ、その後は印加電圧が立ち上がりと立ち下がりのタ
イミングの同期化によってこのキャパシタンスキックノ
イズを相殺除去することになる。そして、少なくとも読
み取り動作の第１番目にかかるブロックにおける第２番
目の第２の印加手段からの信号はダミー信号として処理
し、画像データとしては採用しないようにする。このよ
うにすると、第２番目の第２の印加手段から第２の駆動
電圧を先ず印加した後、第１番目の第２の印加手段から
順次第２の駆動電圧を印加する際には、当該第２番目の
第２の印加手段に対応する光電変換素子からは、蓄積時
間が短いために画像信号は得られない。しかし、ファク
シミリ等においては画像読み取り装置の対象領域一杯ま
で文字等を書くことはまず無いので、読み取り動作の第
１番目にかかるブロックを、一次元の端部に位置するブ
ロックとして駆動させることにより、使用上の不都合が
生じることは無い。
【００１２】
【実施例】以下、本発明の詳細を具体的実施例に基づき
説明する。図１には、本発明の駆動方法が適用され得る
画像読み取り装置１の全体回路例の概略図を示してい
る。図例は、絶縁基板上で一次元に配列された複数の光
電変換素子３…に駆動電圧が印加されて当該光電変換素
子３…の電気信号が読み出される画像読み取り装置１で
あって、前記光電変換素子３…をｍ個毎にｎ個の第１ブ
ロックＢ1.Ｂ2.…Ｂnに区分し、さらに当該ｎ個の第１
ブロックＢ1.Ｂ2.…Ｂn をｘ個毎にｙ個の第２ブロック
Ｃ1.Ｃ2.…Ｃy に分割し、一つの第２ブロックＣ(y) 内
におけるｘ個の第１ブロックＢ1.Ｂ2.…Ｂx を１単位と
して順次第１の駆動電圧を印加するｙ個の第１の印加手
段Ｄ1.Ｄ2.…Ｄy と、各第２ブロックＣ1.Ｃ2.…Ｃy 間
で一定の位置関係にあるｘ個の第１ブロックＢ1.Ｂ2.…
Ｂx を１単位として順次第２の駆動電圧を印加するｘ個
の第２の印加手段Ｅ1.Ｅ2.…Ｅx とによってマトリック
スを構成したものである。すなわち、第１の駆動電圧と
第２の駆動電圧とが同時に第１ブロックＢ1.Ｂ2.…Ｂn
に印加された時、当該第１ブロックＢ1.Ｂ2.…Ｂn 内の
ｍ個の光電変換素子３…が単位に駆動されることにな
る。そして、第１の印加手段Ｄ1.Ｄ2.…Ｄyと、第２の
印加手段Ｅ1.Ｅ2.…Ｅx を入力とする一方、光電変換素
子３…の出力側極を出力とする論理積回路５を構成して
いる。ここでは論理積回路５として、抵抗Ｒｄ，Ｒｅに
よる加算回路に光電変換素子３を接続している。本例に
おけるこの光電変換素子３は、図示するようにフォトダ
イオード７とブロッキングダイオード９とを逆極性に直
列接続したものである。そしてフォトダイオード７の各
アノード端子は各第１ブロックＢ1.Ｂ2.…Ｂn 間で相対
的に同一位置にあるもの同士が、共通するマトリックス
配線１１に接続されている。なお、これらマトリックス
配線１１の出力端子には、通常、電流増幅回路、積分回
路、サンプルホールド回路、マルチプレクサ回路などが
接続され、各フォトダイオード７に流れる電流Ｉ1.Ｉ2.
…Ｉm を時間積分してシリアルに出力するようにされて
いる。
説明する。図１には、本発明の駆動方法が適用され得る
画像読み取り装置１の全体回路例の概略図を示してい
る。図例は、絶縁基板上で一次元に配列された複数の光
電変換素子３…に駆動電圧が印加されて当該光電変換素
子３…の電気信号が読み出される画像読み取り装置１で
あって、前記光電変換素子３…をｍ個毎にｎ個の第１ブ
ロックＢ1.Ｂ2.…Ｂnに区分し、さらに当該ｎ個の第１
ブロックＢ1.Ｂ2.…Ｂn をｘ個毎にｙ個の第２ブロック
Ｃ1.Ｃ2.…Ｃy に分割し、一つの第２ブロックＣ(y) 内
におけるｘ個の第１ブロックＢ1.Ｂ2.…Ｂx を１単位と
して順次第１の駆動電圧を印加するｙ個の第１の印加手
段Ｄ1.Ｄ2.…Ｄy と、各第２ブロックＣ1.Ｃ2.…Ｃy 間
で一定の位置関係にあるｘ個の第１ブロックＢ1.Ｂ2.…
Ｂx を１単位として順次第２の駆動電圧を印加するｘ個
の第２の印加手段Ｅ1.Ｅ2.…Ｅx とによってマトリック
スを構成したものである。すなわち、第１の駆動電圧と
第２の駆動電圧とが同時に第１ブロックＢ1.Ｂ2.…Ｂn
に印加された時、当該第１ブロックＢ1.Ｂ2.…Ｂn 内の
ｍ個の光電変換素子３…が単位に駆動されることにな
る。そして、第１の印加手段Ｄ1.Ｄ2.…Ｄyと、第２の
印加手段Ｅ1.Ｅ2.…Ｅx を入力とする一方、光電変換素
子３…の出力側極を出力とする論理積回路５を構成して
いる。ここでは論理積回路５として、抵抗Ｒｄ，Ｒｅに
よる加算回路に光電変換素子３を接続している。本例に
おけるこの光電変換素子３は、図示するようにフォトダ
イオード７とブロッキングダイオード９とを逆極性に直
列接続したものである。そしてフォトダイオード７の各
アノード端子は各第１ブロックＢ1.Ｂ2.…Ｂn 間で相対
的に同一位置にあるもの同士が、共通するマトリックス
配線１１に接続されている。なお、これらマトリックス
配線１１の出力端子には、通常、電流増幅回路、積分回
路、サンプルホールド回路、マルチプレクサ回路などが
接続され、各フォトダイオード７に流れる電流Ｉ1.Ｉ2.
…Ｉm を時間積分してシリアルに出力するようにされて
いる。
【００１３】ここで本発明の駆動方法では、第１の印加
手段Ｄ1.Ｄ2.…Ｄy と第２の印加手段Ｅ1.Ｅ2.…Ｅx か
ら共に駆動電圧が入力されたときのみフォトダイオード
７から信号が読み出される構成であるので、ここで言う
論理積回路５とは、第１の印加手段Ｄ1.Ｄ2.…Ｄy と第
２の印加手段Ｅ1.Ｅ2.…Ｅx が共に「ＯＮ」の時にのみ
フォトダイオード７が「ＯＮ」になるということを意味
するものである。従って、上述のように２つの抵抗Ｒ
ｄ，Ｒｅの電圧が加算、すなわち第１の印加手段Ｄ1.Ｄ
2.…Ｄy と第２の印加手段Ｅ1.Ｅ2.…Ｅx の両方に電圧
が印加された時にのみ閾値電圧に達し、結果フォトダイ
オード７が駆動される構成もこれに含むものである。す
なわち、フォトダイオード７には第１の印加手段Ｄ1.Ｄ
2.…Ｄy と第２の印加手段Ｅ1.Ｅ2.…Ｅx の両方の加算
電圧が印加されるので、加算回路として表現している。
これは図２（ａ）に示すように、任意の第１ブロックＢ
1.Ｂ2.…Ｂn における任意の一対のフォトダイオード７
とブロッキングダイオード９に対し、抵抗Ｒｄと抵抗Ｒ
ｅが接続されていて、加算回路を用いた論理積回路５が
構成され、（ｂ）に示すように、入力端子Ｄ(y) , Ｅ
(x) からそれぞれ第１の駆動電圧Ｄ＝５Ｖ，第２の駆動
電圧Ｅ＝５Ｖが入力された時、Ｂ点の電位Ｖｄは５Ｖと
なって読出し状態となる。また、第１の駆動電圧Ｄ＝０
Ｖ，第２の駆動電圧Ｅ＝０Ｖである時は、Ｂ点の電位Ｖ
ｄは０Ｖであり、またＤ＝０Ｖ，Ｅ＝５Ｖ、又はＤ＝５
Ｖ，Ｅ＝０Ｖが入力された時は、Ｂ点の電位Ｖｄは２．
５であり、いずれも蓄積状態となって読み出されること
はないのである。
手段Ｄ1.Ｄ2.…Ｄy と第２の印加手段Ｅ1.Ｅ2.…Ｅx か
ら共に駆動電圧が入力されたときのみフォトダイオード
７から信号が読み出される構成であるので、ここで言う
論理積回路５とは、第１の印加手段Ｄ1.Ｄ2.…Ｄy と第
２の印加手段Ｅ1.Ｅ2.…Ｅx が共に「ＯＮ」の時にのみ
フォトダイオード７が「ＯＮ」になるということを意味
するものである。従って、上述のように２つの抵抗Ｒ
ｄ，Ｒｅの電圧が加算、すなわち第１の印加手段Ｄ1.Ｄ
2.…Ｄy と第２の印加手段Ｅ1.Ｅ2.…Ｅx の両方に電圧
が印加された時にのみ閾値電圧に達し、結果フォトダイ
オード７が駆動される構成もこれに含むものである。す
なわち、フォトダイオード７には第１の印加手段Ｄ1.Ｄ
2.…Ｄy と第２の印加手段Ｅ1.Ｅ2.…Ｅx の両方の加算
電圧が印加されるので、加算回路として表現している。
これは図２（ａ）に示すように、任意の第１ブロックＢ
1.Ｂ2.…Ｂn における任意の一対のフォトダイオード７
とブロッキングダイオード９に対し、抵抗Ｒｄと抵抗Ｒ
ｅが接続されていて、加算回路を用いた論理積回路５が
構成され、（ｂ）に示すように、入力端子Ｄ(y) , Ｅ
(x) からそれぞれ第１の駆動電圧Ｄ＝５Ｖ，第２の駆動
電圧Ｅ＝５Ｖが入力された時、Ｂ点の電位Ｖｄは５Ｖと
なって読出し状態となる。また、第１の駆動電圧Ｄ＝０
Ｖ，第２の駆動電圧Ｅ＝０Ｖである時は、Ｂ点の電位Ｖ
ｄは０Ｖであり、またＤ＝０Ｖ，Ｅ＝５Ｖ、又はＤ＝５
Ｖ，Ｅ＝０Ｖが入力された時は、Ｂ点の電位Ｖｄは２．
５であり、いずれも蓄積状態となって読み出されること
はないのである。
【００１４】ここでこれらフォトダイオード７及びブロ
ッキングダイオード９は、アモルファスシリコンa-Siな
どの薄膜半導体がｐｉｎ構造などで積層されて形成され
たものであり、同一構造で構成されていても良く、ある
いは異なる構造で構成されていても良い。
ッキングダイオード９は、アモルファスシリコンa-Siな
どの薄膜半導体がｐｉｎ構造などで積層されて形成され
たものであり、同一構造で構成されていても良く、ある
いは異なる構造で構成されていても良い。
【００１５】そして、このような画像読み取り装置１に
おける本発明の駆動方法では、図３に示すように第１の
駆動電圧ＶD1. ＶD2. …ＶDyを第２ブロックＣ1.Ｃ2.…
Ｃy単位毎に順次一定の順番に切り換えて第１の印加手
段Ｄ1.Ｄ2.…Ｄy より印加していくとともに、第２の駆
動電圧ＶE1. ＶE2. …ＶExを選択された一つの第２ブロ
ックＣ(y) 内では第１ブロックＢ1.Ｂ2.…Ｂx 毎に順次
一定の順番に切り換えて第２の印加手段Ｅ1.Ｅ2.…Ｅx
より印加し、当該選択された一つの第２ブロックＣ(n)
の次に選択される第２ブロックＣ(n+1) 内では、第１ブ
ロックＢ1.Ｂ2.…Ｂx 毎に順次逆の順番に切り換えて印
加していく一方、読み取り動作の第１番目にかかる第２
ブロックＣ(1) において第２の駆動電圧ＶE1. ＶE2. …
ＶExを順次印加する際には、当該ブロックＣ(1) 内にお
ける第２番目の第２の印加手段Ｅ (2) に最初に第２の駆
動電圧ＶE2. を印加した後に、第１番目の第２の印加手
段Ｅ(1) から順次第２の駆動電圧ＶE1. ＶE2. …ＶExを
印加していく方法によって駆動される。
おける本発明の駆動方法では、図３に示すように第１の
駆動電圧ＶD1. ＶD2. …ＶDyを第２ブロックＣ1.Ｃ2.…
Ｃy単位毎に順次一定の順番に切り換えて第１の印加手
段Ｄ1.Ｄ2.…Ｄy より印加していくとともに、第２の駆
動電圧ＶE1. ＶE2. …ＶExを選択された一つの第２ブロ
ックＣ(y) 内では第１ブロックＢ1.Ｂ2.…Ｂx 毎に順次
一定の順番に切り換えて第２の印加手段Ｅ1.Ｅ2.…Ｅx
より印加し、当該選択された一つの第２ブロックＣ(n)
の次に選択される第２ブロックＣ(n+1) 内では、第１ブ
ロックＢ1.Ｂ2.…Ｂx 毎に順次逆の順番に切り換えて印
加していく一方、読み取り動作の第１番目にかかる第２
ブロックＣ(1) において第２の駆動電圧ＶE1. ＶE2. …
ＶExを順次印加する際には、当該ブロックＣ(1) 内にお
ける第２番目の第２の印加手段Ｅ (2) に最初に第２の駆
動電圧ＶE2. を印加した後に、第１番目の第２の印加手
段Ｅ(1) から順次第２の駆動電圧ＶE1. ＶE2. …ＶExを
印加していく方法によって駆動される。
【００１６】すなわち、選択された第２の印加手段Ｅ1.
Ｅ2.…Ｅx において第２の駆動電圧が印加されている間
に、第１の駆動電圧が印加される第２ブロックＣ(n) を
切り換えるものであり、第１の印加手段Ｄ1.Ｄ2.…Ｄy
から順番に入力される第１の駆動電圧ＶD1. ＶD2. …Ｖ
Dyが切り換わる時、第２の印加手段Ｅ1 またはＥx から
入力される第２の駆動電圧ＶE1またはＶExのパルス幅
は、他の駆動パルス幅の２回分に設定されている。例え
ば第１の駆動電圧ＶD1. ＶD2. …ＶDyがＶD1からＶD2に
切り換わる時、第２の印加手段Ｅx から入力される第２
の駆動電圧ＶExのパルス幅は、他のパルス幅の２回分に
設定されている。従って、他の２倍のパルス幅を有する
第２の駆動電圧ＶExが入力されている時に、第１の駆動
電圧がＶD1からＶD2に切り換えられ、第２ブロックＣ1
内の第１ブロックＢx から第２ブロックＣ2 内の第１ブ
ロックＢ1 に読み取り動作が移行することになる。
Ｅ2.…Ｅx において第２の駆動電圧が印加されている間
に、第１の駆動電圧が印加される第２ブロックＣ(n) を
切り換えるものであり、第１の印加手段Ｄ1.Ｄ2.…Ｄy
から順番に入力される第１の駆動電圧ＶD1. ＶD2. …Ｖ
Dyが切り換わる時、第２の印加手段Ｅ1 またはＥx から
入力される第２の駆動電圧ＶE1またはＶExのパルス幅
は、他の駆動パルス幅の２回分に設定されている。例え
ば第１の駆動電圧ＶD1. ＶD2. …ＶDyがＶD1からＶD2に
切り換わる時、第２の印加手段Ｅx から入力される第２
の駆動電圧ＶExのパルス幅は、他のパルス幅の２回分に
設定されている。従って、他の２倍のパルス幅を有する
第２の駆動電圧ＶExが入力されている時に、第１の駆動
電圧がＶD1からＶD2に切り換えられ、第２ブロックＣ1
内の第１ブロックＢx から第２ブロックＣ2 内の第１ブ
ロックＢ1 に読み取り動作が移行することになる。
【００１７】これに加えてさらに本発明では、主にブロ
ッキングダイオード９の接合容量に起因する先頭ノイズ
（キャパシタンスキックノイズ）を低減するため、読み
取り動作の第１番目にかかる第２ブロックＣ(n) におい
て第２の駆動電圧を順次印加する際には、当該第２ブロ
ックＣ(n) 内における第２番目の第２の印加手段Ｅ2に
最初に第２の駆動電圧を印加した後、第１番目の第２の
印加手段Ｅ1 から順次第２の駆動電圧を印加する方法が
採用される。すなわち、第２の駆動電圧を順次印加する
際に見られる前記ブロッキングダイオードの接合容量に
起因する先頭ノイズは、指数関数的に減衰しながら３番
目の第２駆動電圧に基づくフォトダイオード７の出力ま
でにわたって発生するので、第１番目に第１の駆動電圧
が印加される第２ブロックＣ1 において少なくとも第１
番目に第２の駆動電圧が印加される第１ブロックＢ1 の
出力、好ましくは第３番目に第２の駆動電圧が印加され
る第１ブロックＢ3 の出力までを画像信号として採用し
ないことが望まれる。ここで、第２ブロックＣ1 におい
て第１番目の第１ブロックＢ1 から順番に第２の駆動電
圧を印加する従来の方法で、第３番目に第２の駆動電圧
が印加される第１ブロックＢ3 の出力までをカットする
と、端部から３ブロック分の画像信号がカットされてし
まうので好ましくない。このため本発明では、図３に示
すように先頭の第２ブロックＣ1 内において、第２番目
の第１ブロックＢ2 →第１番目の第１ブロックＢ1 →第
１番目の第１ブロックＢ1 →第２番目の第１ブロックＢ
2 →第３番目の第１ブロックＢ3 →以降は順番に駆動、
すなわち、第２の印加手段Ｅ1.Ｅ2.…Ｅx からＥ2 →Ｅ
1 →Ｅ1 →Ｅ2 →Ｅ3 …の順に第２の駆動電圧を印加し
ていく。このようにすると、先頭から２ブロック（Ｅ1.
Ｅ2 ）の出力をカットするだけで先頭ノイズの削減が達
成されることになる。そしてこのようにすると、第２番
目の第２の印加手段Ｅ2 から第２の駆動電圧を先ず印加
した後、第１番目の第２の印加手段Ｅ1 から順番に第２
の駆動電圧を印加する際には、当該第１および第２番目
の第２の印加手段Ｅ1 とＥ2 に対応する光電変換素子か
らは、蓄積時間が短いために画像信号は得られないこと
になるが、これについては後述する。
ッキングダイオード９の接合容量に起因する先頭ノイズ
（キャパシタンスキックノイズ）を低減するため、読み
取り動作の第１番目にかかる第２ブロックＣ(n) におい
て第２の駆動電圧を順次印加する際には、当該第２ブロ
ックＣ(n) 内における第２番目の第２の印加手段Ｅ2に
最初に第２の駆動電圧を印加した後、第１番目の第２の
印加手段Ｅ1 から順次第２の駆動電圧を印加する方法が
採用される。すなわち、第２の駆動電圧を順次印加する
際に見られる前記ブロッキングダイオードの接合容量に
起因する先頭ノイズは、指数関数的に減衰しながら３番
目の第２駆動電圧に基づくフォトダイオード７の出力ま
でにわたって発生するので、第１番目に第１の駆動電圧
が印加される第２ブロックＣ1 において少なくとも第１
番目に第２の駆動電圧が印加される第１ブロックＢ1 の
出力、好ましくは第３番目に第２の駆動電圧が印加され
る第１ブロックＢ3 の出力までを画像信号として採用し
ないことが望まれる。ここで、第２ブロックＣ1 におい
て第１番目の第１ブロックＢ1 から順番に第２の駆動電
圧を印加する従来の方法で、第３番目に第２の駆動電圧
が印加される第１ブロックＢ3 の出力までをカットする
と、端部から３ブロック分の画像信号がカットされてし
まうので好ましくない。このため本発明では、図３に示
すように先頭の第２ブロックＣ1 内において、第２番目
の第１ブロックＢ2 →第１番目の第１ブロックＢ1 →第
１番目の第１ブロックＢ1 →第２番目の第１ブロックＢ
2 →第３番目の第１ブロックＢ3 →以降は順番に駆動、
すなわち、第２の印加手段Ｅ1.Ｅ2.…Ｅx からＥ2 →Ｅ
1 →Ｅ1 →Ｅ2 →Ｅ3 …の順に第２の駆動電圧を印加し
ていく。このようにすると、先頭から２ブロック（Ｅ1.
Ｅ2 ）の出力をカットするだけで先頭ノイズの削減が達
成されることになる。そしてこのようにすると、第２番
目の第２の印加手段Ｅ2 から第２の駆動電圧を先ず印加
した後、第１番目の第２の印加手段Ｅ1 から順番に第２
の駆動電圧を印加する際には、当該第１および第２番目
の第２の印加手段Ｅ1 とＥ2 に対応する光電変換素子か
らは、蓄積時間が短いために画像信号は得られないこと
になるが、これについては後述する。
【００１８】ここで、上記一つの第２ブロックＣ(n) に
おける先頭ノイズの測定結果を、続く図４として示して
おく。図は、先ず（ａ）として従来の第１番目の第１ブ
ロックＢ1 から順次第２の駆動電圧を印加した場合の暗
出力を、（ｂ）として本発明の上記方法で第２の駆動電
圧を印加した場合の暗出力の測定結果を表している。な
おノイズレベルは相対目盛りである。図から明らかなよ
うに、先頭から３ブロックにわたって、先頭ノイズの尾
引きが認められ、（ａ）の従来方法にあっては、第３番
目の第１ブロックＢ3 の出力までをカットしなければな
らないが、（ｂ）に示すように本発明の方法では、第２
番目の第１ブロックＢ2 までの出力をカットするだけで
目的は達成されることがわかる。この一つの第１ブロッ
クＢ(n) の出力を新たにカットするか否かは、図１に示
したファクシミリ用の画像読み取り装置において、例え
ば８ドット／ｍｍの密度で１７２８ドットを８ドット×
２１６ｃｈで構成する場合、原稿端部から２ｍｍ分のカ
ットに止まるか３ｍｍ分ものカット領域が発生してしま
うかの差であり、極めて大きいことが容易に理解でき
る。しかしながら一方では、画像読み取り領域の端部か
ら２ｍｍ程度の領域まで文字等を書き込むことは実用上
殆ど無いと見込まれるので、本発明の駆動方法は、使用
実態に則しかつ特別なコストアップを招くことなく先頭
ノイズを低減する方法として優れたものであることが判
る。さらには、第１および第２番目の第１ブロック
Ｂ1 、Ｂ2 のみ、１個の光電変換素子によって構成して
おくことも効果的である。
おける先頭ノイズの測定結果を、続く図４として示して
おく。図は、先ず（ａ）として従来の第１番目の第１ブ
ロックＢ1 から順次第２の駆動電圧を印加した場合の暗
出力を、（ｂ）として本発明の上記方法で第２の駆動電
圧を印加した場合の暗出力の測定結果を表している。な
おノイズレベルは相対目盛りである。図から明らかなよ
うに、先頭から３ブロックにわたって、先頭ノイズの尾
引きが認められ、（ａ）の従来方法にあっては、第３番
目の第１ブロックＢ3 の出力までをカットしなければな
らないが、（ｂ）に示すように本発明の方法では、第２
番目の第１ブロックＢ2 までの出力をカットするだけで
目的は達成されることがわかる。この一つの第１ブロッ
クＢ(n) の出力を新たにカットするか否かは、図１に示
したファクシミリ用の画像読み取り装置において、例え
ば８ドット／ｍｍの密度で１７２８ドットを８ドット×
２１６ｃｈで構成する場合、原稿端部から２ｍｍ分のカ
ットに止まるか３ｍｍ分ものカット領域が発生してしま
うかの差であり、極めて大きいことが容易に理解でき
る。しかしながら一方では、画像読み取り領域の端部か
ら２ｍｍ程度の領域まで文字等を書き込むことは実用上
殆ど無いと見込まれるので、本発明の駆動方法は、使用
実態に則しかつ特別なコストアップを招くことなく先頭
ノイズを低減する方法として優れたものであることが判
る。さらには、第１および第２番目の第１ブロック
Ｂ1 、Ｂ2 のみ、１個の光電変換素子によって構成して
おくことも効果的である。
【００１９】以上に説明した本発明の駆動方法による暗
出力を、１０個の光電変換素子を一つの第２ブロックと
したものを２つ（Ｃ1,Ｃ2 ）配置する一方、これに１０
本の第２の印加手段Ｅ1 〜Ｅ10をマトリクス状に設けた
試験回路を用い、従来の駆動方法と比較しつつ評価し
た。その結果を続く図５に示している。図中白丸は本発
明の駆動方法による暗出力を、黒丸は従来の駆動方法に
よる暗出力をそれぞれ表している。なお暗出力は増幅器
からの出力で表しているため単位はｍＶとなっている。
図から明らかなように、従来の駆動方法ではキャパシタ
ンスキックによる先頭ノイズＡ、および第２ブロックが
Ｃ1 からＣ2 に切り換わる時のノイズＢが大きく現れて
いるのに対し、本発明では試験に用いた全領域にわたっ
て暗出力ノイズが低減されていることが判る。
出力を、１０個の光電変換素子を一つの第２ブロックと
したものを２つ（Ｃ1,Ｃ2 ）配置する一方、これに１０
本の第２の印加手段Ｅ1 〜Ｅ10をマトリクス状に設けた
試験回路を用い、従来の駆動方法と比較しつつ評価し
た。その結果を続く図５に示している。図中白丸は本発
明の駆動方法による暗出力を、黒丸は従来の駆動方法に
よる暗出力をそれぞれ表している。なお暗出力は増幅器
からの出力で表しているため単位はｍＶとなっている。
図から明らかなように、従来の駆動方法ではキャパシタ
ンスキックによる先頭ノイズＡ、および第２ブロックが
Ｃ1 からＣ2 に切り換わる時のノイズＢが大きく現れて
いるのに対し、本発明では試験に用いた全領域にわたっ
て暗出力ノイズが低減されていることが判る。
【００２０】そして上述の駆動方法により、第３番目の
光電変換素子におけるキャパシタンスキック尾引きによ
る暗出力ノイズが無くなり、全体の暗出力バラツキ（最
大値−最小値）が、従来方法の４０ｍＶ（第３番目以降
の光電変換素子からのデータを対象）から２３ｍＶに低
減することを確認した。
光電変換素子におけるキャパシタンスキック尾引きによ
る暗出力ノイズが無くなり、全体の暗出力バラツキ（最
大値−最小値）が、従来方法の４０ｍＶ（第３番目以降
の光電変換素子からのデータを対象）から２３ｍＶに低
減することを確認した。
【００２１】
【発明の効果】本発明にあっては、選択された第２の印
加手段において第２の駆動電圧が印加されている間に、
第１の駆動電圧が印加される対象ブロックを切り換える
ことにより、第２の駆動電圧が、選択された一つのブロ
ック内では順次一定の順番に印加され、当該選択された
一つのブロックの次に選択されるブロック内では、順次
先の順番とは逆の順番に印加されるので、先のブロック
とそれに続く後のブロック間における第２の駆動電圧の
切り換えが発生することが無くなり、これに伴うキャパ
シタンスキックノイズが無くなり、安定かつ精度の高い
画像読み取りが可能となる。
加手段において第２の駆動電圧が印加されている間に、
第１の駆動電圧が印加される対象ブロックを切り換える
ことにより、第２の駆動電圧が、選択された一つのブロ
ック内では順次一定の順番に印加され、当該選択された
一つのブロックの次に選択されるブロック内では、順次
先の順番とは逆の順番に印加されるので、先のブロック
とそれに続く後のブロック間における第２の駆動電圧の
切り換えが発生することが無くなり、これに伴うキャパ
シタンスキックノイズが無くなり、安定かつ精度の高い
画像読み取りが可能となる。
【００２２】さらにこれに加え、読み取り動作の第１番
目にかかるブロックにおいて第２の駆動電圧を順次印加
する際には、当該ブロック内における第２番目の第２の
印加手段に最初に第２の駆動電圧を印加した後、第１番
目の第２の印加手段から順次第２の駆動電圧を印加する
と、少なくとも最初の第２の駆動電圧の印加によってブ
ロッキングダイオードに起因するキャパシタンスキック
ノイズを発生させ、その後は印加電圧が立ち上がりと立
ち下がりのタイミングの同期化によってこのキャパシタ
ンスキックノイズを相殺除去することになるので、少な
くとも読み取り動作の第１番目にかかるブロックにおけ
る第２番目の第２の印加手段からの信号をダミー信号と
して処理し、画像データとしては採用しないようにする
ことで、上記ブロックの切り換わり時のノイズに加え
て、先頭ノイズも無くすことができる。ここでこのよう
な方法では、第２番目の第２の印加手段から第２の駆動
電圧を先ず印加した後、第１番目の第２の印加手段から
順次第２の駆動電圧を印加する際には、当該第２番目の
第２の印加手段に対応する光電変換素子からは、蓄積時
間が短いために画像信号は得られなくなるものの、ファ
クシミリ等においては画像読み取り装置の対象領域一杯
まで文字等を書くことはまず無いので、読み取り動作の
第１番目にかかるブロックを、一次元の端部に位置する
ブロックとして駆動させることにより使用上の不都合が
生じることは無い。このように本発明の駆動方法は、使
用実態に則し、かつ特別なコストアップを招くことなく
先頭ノイズ、およびブロックの切り換わり時に発生する
ノイズを共に削減できる優れた方法であると言える。
目にかかるブロックにおいて第２の駆動電圧を順次印加
する際には、当該ブロック内における第２番目の第２の
印加手段に最初に第２の駆動電圧を印加した後、第１番
目の第２の印加手段から順次第２の駆動電圧を印加する
と、少なくとも最初の第２の駆動電圧の印加によってブ
ロッキングダイオードに起因するキャパシタンスキック
ノイズを発生させ、その後は印加電圧が立ち上がりと立
ち下がりのタイミングの同期化によってこのキャパシタ
ンスキックノイズを相殺除去することになるので、少な
くとも読み取り動作の第１番目にかかるブロックにおけ
る第２番目の第２の印加手段からの信号をダミー信号と
して処理し、画像データとしては採用しないようにする
ことで、上記ブロックの切り換わり時のノイズに加え
て、先頭ノイズも無くすことができる。ここでこのよう
な方法では、第２番目の第２の印加手段から第２の駆動
電圧を先ず印加した後、第１番目の第２の印加手段から
順次第２の駆動電圧を印加する際には、当該第２番目の
第２の印加手段に対応する光電変換素子からは、蓄積時
間が短いために画像信号は得られなくなるものの、ファ
クシミリ等においては画像読み取り装置の対象領域一杯
まで文字等を書くことはまず無いので、読み取り動作の
第１番目にかかるブロックを、一次元の端部に位置する
ブロックとして駆動させることにより使用上の不都合が
生じることは無い。このように本発明の駆動方法は、使
用実態に則し、かつ特別なコストアップを招くことなく
先頭ノイズ、およびブロックの切り換わり時に発生する
ノイズを共に削減できる優れた方法であると言える。
【図１】本発明の駆動方法が適用され得る画像読み取り
装置の全体回路例を表す概略説明図
装置の全体回路例を表す概略説明図
【図２】図１で示した画像読み取り装置における光電変
換素子の駆動態様の説明図で、（ａ）は論理積回路部
を、（ｂ）は駆動電圧と光電変換素子に印加される電圧
の関係をそれぞれ表す
換素子の駆動態様の説明図で、（ａ）は論理積回路部
を、（ｂ）は駆動電圧と光電変換素子に印加される電圧
の関係をそれぞれ表す
【図３】本発明の駆動方法を表す説明用タイミングチャ
ート
ート
【図４】先頭ノイズの測定結果を表す説明図で、（ａ）
が従来の駆動方法、（ｂ）が本発明の駆動方法をそれぞ
れ表す
が従来の駆動方法、（ｂ）が本発明の駆動方法をそれぞ
れ表す
【図５】本発明と従来の駆動方法による暗出力の測定結
果を表す説明図
果を表す説明図
【図６】すでに本発明者によって提案された画像読み取
り装置の全体回路を表す説明図
り装置の全体回路を表す説明図
【図７】図６の画像読み取り装置の要部回路を表す説明
図
図
【図８】従来の駆動方法を表す説明用タイミングチャー
ト
ト
１ 画像読み取り装置 ３ 光電変換素子 ５ 論理積回路 ７ フォトダイオード ９ ブロッキングダイオード １１ マトリックス配線 Ｂ1.Ｂ2.…Ｂn 第１ブロック Ｃ1.Ｃ2.…Ｃy 第２ブロック Ｄ1.Ｄ2.…Ｄy 第１の印加手段 Ｅ1.Ｅ2.…Ｅx 第２の印加手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/335 Ｅ
Claims (2)
- 【請求項１】一次元に配列された複数の光電変換素子を
所定個数毎に複数個のブロックに分割し、一つのブロッ
クを１単位として第１の駆動電圧を印加する複数個の第
１の印加手段と、ブロック内の光電変換素子に対して順
次第２の駆動電圧を印加する所定個数の第２の印加手段
とによってマトリックスを構成し、一つのブロックを１
単位として第１の駆動電圧を順次印加しながら所定個数
の第２の印加手段を介して第２の駆動電圧を順次印加す
るとともに、選択された第２の印加手段において第２の
駆動電圧が印加されている間に、第１の駆動電圧が印加
される対象ブロックを切り換える一方、読み取り動作の
第１番目にかかるブロックにおいて第２の駆動電圧を順
次印加する際には、当該ブロック内における第２番目の
第２の印加手段に最初に第２の駆動電圧を印加した後、
第１番目の第２の印加手段から順次第２の駆動電圧を印
加することを特徴とする画像読み取り装置の駆動方法。 - 【請求項２】一次元に配列された複数の光電変換素子を
ｍ個毎にｎ個の第１ブロックに、さらに当該ｎ個の第１
ブロックをｘ個毎にｙ個の第２ブロックに分割し、一つ
の第２ブロック内のｘ個の第１ブロックを１単位として
順次第１の駆動電圧を印加するｙ個の第１の印加手段
と、各第２ブロック間で一定の位置関係にある第１ブロ
ックを１単位として順次第２の駆動電圧を印加するｘ個
の第２の印加手段とによってマトリックスを構成し、第
１の駆動電圧を第２ブロック単位毎に順次一定の順番に
切り換えて印加していくとともに、第２の駆動電圧を選
択された一つの第２ブロック内では第１ブロック毎に順
次一定の順番に切り換えて印加し、当該選択された一つ
の第２ブロックの次に選択される第２ブロック内では第
１ブロック毎に順次逆の順番に切り換えて印加していく
一方、読み取り動作の第１番目にかかる第２ブロックに
おいて第２の駆動電圧を順次印加する際には、当該ブロ
ック内における第２番目の第２の印加手段に最初に第２
の駆動電圧を印加した後、第１番目の第２の印加手段か
ら順次第２の駆動電圧を印加することを特徴とする画像
読み取り装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6223593A JPH0888726A (ja) | 1994-09-19 | 1994-09-19 | 画像読み取り装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6223593A JPH0888726A (ja) | 1994-09-19 | 1994-09-19 | 画像読み取り装置の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888726A true JPH0888726A (ja) | 1996-04-02 |
Family
ID=16800606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6223593A Pending JPH0888726A (ja) | 1994-09-19 | 1994-09-19 | 画像読み取り装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0888726A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009272673A (ja) * | 2008-04-30 | 2009-11-19 | Canon Inc | 撮像装置、放射線撮像システム、その制御方法及びプログラム |
| JP2011091771A (ja) * | 2009-10-26 | 2011-05-06 | Canon Inc | 撮像装置及び撮像システム、それらの制御方法及びそのプログラム |
-
1994
- 1994-09-19 JP JP6223593A patent/JPH0888726A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009272673A (ja) * | 2008-04-30 | 2009-11-19 | Canon Inc | 撮像装置、放射線撮像システム、その制御方法及びプログラム |
| JP2011091771A (ja) * | 2009-10-26 | 2011-05-06 | Canon Inc | 撮像装置及び撮像システム、それらの制御方法及びそのプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5335094A (en) | Photoelectric converting device having matrix wiring and read-out of parallel signals as a serial signal | |
| EP0627847B1 (en) | Photoelectric conversion device | |
| JP2771221B2 (ja) | 感光ドットマトリクス | |
| US5382975A (en) | Image reading apparatus | |
| JPH0937159A (ja) | 画像検出器 | |
| TW492257B (en) | Control method of charge coupled device (CCD) detection module | |
| EP0258861A2 (en) | Contact-type linear image sensor | |
| US5856666A (en) | Multiplexer circuit | |
| JPH0888726A (ja) | 画像読み取り装置の駆動方法 | |
| JPH0588552B2 (ja) | ||
| US5140148A (en) | Method and apparatus for driving image sensor device | |
| JPH04313947A (ja) | イメ−ジセンサ及びその駆動方法 | |
| JPH0584971B2 (ja) | ||
| US5149989A (en) | Method for resetting a photo-electric converter | |
| JP3267386B2 (ja) | 光電変換装置 | |
| JPH0548842A (ja) | 原稿読み取り装置 | |
| JPH06152856A (ja) | 固体撮像装置 | |
| JP4173253B2 (ja) | 原稿読取装置およびその動作方法 | |
| JPH06105069A (ja) | 画像読取方法及びその装置 | |
| KR0176749B1 (ko) | 2차원 화상 감지회로 | |
| JPH084128B2 (ja) | 画像読取装置 | |
| JP2006186853A (ja) | 読取駆動回路及びその駆動制御方法並びに画像読取装置 | |
| JP3895689B2 (ja) | イメージセンサー | |
| JP3393688B2 (ja) | 画像読取装置 | |
| JP3453896B2 (ja) | ２値化回路、これを有する固体撮像装置及びこれを用いたバーコード読取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20071219 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20071219 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20081219 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20091219 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20101219 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20111219 |
|
| LAPS | Cancellation because of no payment of annual fees |