JP3267386B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP3267386B2 JP3267386B2 JP12708793A JP12708793A JP3267386B2 JP 3267386 B2 JP3267386 B2 JP 3267386B2 JP 12708793 A JP12708793 A JP 12708793A JP 12708793 A JP12708793 A JP 12708793A JP 3267386 B2 JP3267386 B2 JP 3267386B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- signal
- output
- peak
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、複写機、ファクシミ
リ、ビデオカメラレコーダー等のイメージセンサ或い
は、カメラのＡＥセンサ、ＡＦセンサに代表される光セ
ンサ、及び物体の位置を検出するセンサ等に用いられる
光電変換装置に関し、特に微小なスポット光等の光を検
出するに好適な光電変換装置に関する。
リ、ビデオカメラレコーダー等のイメージセンサ或い
は、カメラのＡＥセンサ、ＡＦセンサに代表される光セ
ンサ、及び物体の位置を検出するセンサ等に用いられる
光電変換装置に関し、特に微小なスポット光等の光を検
出するに好適な光電変換装置に関する。
【０００２】
【背景技術の説明】図１は従来の光電変換装置（セン
サ）の一例を示すものであり、図１中（ａ）は光電変換
要素としてのセンサセルが一行あたり４個、一列あたり
４個の計１６個並んだ２次元センサを示している。
サ）の一例を示すものであり、図１中（ａ）は光電変換
要素としてのセンサセルが一行あたり４個、一列あたり
４個の計１６個並んだ２次元センサを示している。
【０００３】このセンサでは垂直シフトレジスタＶＳＲ
により図中上から順に一行毎に順次選択し、水平シフト
レジスタＨＳＲにより一行あたり４つの個別信号を時系
列的に出力端子ｏｕｔに出力する。
により図中上から順に一行毎に順次選択し、水平シフト
レジスタＨＳＲにより一行あたり４つの個別信号を時系
列的に出力端子ｏｕｔに出力する。
【０００４】このように行走査、列走査の組みあわせに
より各セルの信号を順次出力する。
より各セルの信号を順次出力する。
【０００５】実際のセンサにおいてはこのセル数は１０
０個ないしは１０万個にも及び、１つのセルからの読み
出し時間や走査時間を短縮するにしても自ずと限界があ
る。
０個ないしは１０万個にも及び、１つのセルからの読み
出し時間や走査時間を短縮するにしても自ずと限界があ
る。
【０００６】一方、セルからの信号は可視映像であるこ
とが多いが、このような映像の場合暗やみ中のマッチの
火のように一つのフレームのうちごく小さな領域にのみ
明信号があり、残りは全て暗信号で占められるような場
合が生じる。
とが多いが、このような映像の場合暗やみ中のマッチの
火のように一つのフレームのうちごく小さな領域にのみ
明信号があり、残りは全て暗信号で占められるような場
合が生じる。
【０００７】このような場合であっても、従来のセンサ
では全てのセルの信号を時系列的に出力して外部のラン
ダムアクセスメモリに格納した後に必要な画像信号処理
を行っていた。
では全てのセルの信号を時系列的に出力して外部のラン
ダムアクセスメモリに格納した後に必要な画像信号処理
を行っていた。
【０００８】これに対して、ＡＥセンサ（自動露出制御
用の光センサ）では各セルの大きさを大きくして、分割
数を少なくし走査時間の短い構成が採用されている。
用の光センサ）では各セルの大きさを大きくして、分割
数を少なくし走査時間の短い構成が採用されている。
【０００９】図１の（ｂ）はこのようなセンサを示すも
のであり各セル（ＳＳ11…Ｓ22）は（ａ）のセルより大
きな受光面積をもち、分割数は４である。
のであり各セル（ＳＳ11…Ｓ22）は（ａ）のセルより大
きな受光面積をもち、分割数は４である。
【００１０】しかしながら、図１の（ｂ）のセンサでは
セルの全受光面に弱い光が均一に照射される場合（ｍａ
１）とセルの受光面の一部分にのみ強い光が照射される
場合（ｍａ２）との区別ができず、小さな領域のスポッ
ト光の検出に適用し難い。
セルの全受光面に弱い光が均一に照射される場合（ｍａ
１）とセルの受光面の一部分にのみ強い光が照射される
場合（ｍａ２）との区別ができず、小さな領域のスポッ
ト光の検出に適用し難い。
【００１１】
【発明が解決する技術課題】以上のように、図１の
（ｃ）における光（ｍａ２）の検出には処理時間が長い
センサか、誤動作してしまうセンサかのいずれかのセン
サとなってしまっていた。
（ｃ）における光（ｍａ２）の検出には処理時間が長い
センサか、誤動作してしまうセンサかのいずれかのセン
サとなってしまっていた。
【００１２】
【技術課題を解決する手段】本発明は上述した技術課題
を解決し、各種の光を検出し、しかも処理速度を向上す
ることのできる光電変換装置を提供することを目的とす
る。
を解決し、各種の光を検出し、しかも処理速度を向上す
ることのできる光電変換装置を提供することを目的とす
る。
【００１３】上述した目的を達成するために、隣接する
複数の光電変換要素からなる群を水平方向及び垂直方向
に複数配列し、それぞれの前記群において、被写体中の
異なる部分を撮像する撮像領域と、垂直方向の複数の光
電変換要素毎にそれぞれ一つずつ共通に設けられた、前
記光電変換要素からの信号が出力される複数の出力線
と、水平方向及び垂直方向に複数配列されたそれぞれの
前記群に含まれる前記複数の光電変換要素中のピ―ク信
号を検出するためのピ―ク信号検出手段と、前記複数の
出力線に接続された各々の前記光電変換画素毎の信号を
出力するための個別信号出力手段とを有し、前記ピ−ク
信号検出手段は、前記複数の出力線に接続されるととも
に、水平方向の複数の前記群のピ―ク信号を並列的に検
出し、垂直方向の複数の前記群のピ―ク信号を順次検出
することを特徴とし、前記ピ−ク信号検出手段から出力
される信号と、前記個別信号出力手段から出力される信
号は、共通に前記複数の出力線を介して出力されること
を特徴とする光電変換装置を提供する。
複数の光電変換要素からなる群を水平方向及び垂直方向
に複数配列し、それぞれの前記群において、被写体中の
異なる部分を撮像する撮像領域と、垂直方向の複数の光
電変換要素毎にそれぞれ一つずつ共通に設けられた、前
記光電変換要素からの信号が出力される複数の出力線
と、水平方向及び垂直方向に複数配列されたそれぞれの
前記群に含まれる前記複数の光電変換要素中のピ―ク信
号を検出するためのピ―ク信号検出手段と、前記複数の
出力線に接続された各々の前記光電変換画素毎の信号を
出力するための個別信号出力手段とを有し、前記ピ−ク
信号検出手段は、前記複数の出力線に接続されるととも
に、水平方向の複数の前記群のピ―ク信号を並列的に検
出し、垂直方向の複数の前記群のピ―ク信号を順次検出
することを特徴とし、前記ピ−ク信号検出手段から出力
される信号と、前記個別信号出力手段から出力される信
号は、共通に前記複数の出力線を介して出力されること
を特徴とする光電変換装置を提供する。
【００１４】
【作用】本発明によれば、複数の光電変換要素からなる
撮像領域を複数の群に分割し、各群内のピ―ク信号を検
出するとともに、その検出されたピ―ク信号に基づいて
処理を行うことによって、処理速度の速い光電変換装置
を提供することが出来る。
撮像領域を複数の群に分割し、各群内のピ―ク信号を検
出するとともに、その検出されたピ―ク信号に基づいて
処理を行うことによって、処理速度の速い光電変換装置
を提供することが出来る。
【００１５】
【実施例】図２は本発明による一実施態様を示す回路構
成図であり、Ｓｉｊ（ｉ＝１、２、３、４、ｊ＝１、
２、３、４）は光センサセルを示している。
成図であり、Ｓｉｊ（ｉ＝１、２、３、４、ｊ＝１、
２、３、４）は光センサセルを示している。
【００１６】各セルは隣接する４つのセル毎に４つのブ
ロックに分割され、ブロック内で信号出力線が共通化さ
れて水平シフトレジスタ（ＨＳＲ１，ＨＳＲ２）に接続
されている。
ロックに分割され、ブロック内で信号出力線が共通化さ
れて水平シフトレジスタ（ＨＳＲ１，ＨＳＲ２）に接続
されている。
【００１７】そして、垂直シフトレジスタＶＳＲと水平
シフトレジスタとにより各ブロックが選択されてピーク
信号を端子ｏｕｔ１又は端子ｏｕｔ２に出力する。勿論
水平シフトレジスタを１つにまとめて出力端子を１つに
してもよいし、４つのブロックのピーク信号を４つの出
力端子から並列に出力することもできる。
シフトレジスタとにより各ブロックが選択されてピーク
信号を端子ｏｕｔ１又は端子ｏｕｔ２に出力する。勿論
水平シフトレジスタを１つにまとめて出力端子を１つに
してもよいし、４つのブロックのピーク信号を４つの出
力端子から並列に出力することもできる。
【００１８】本発明に用いられるセルとしては出力線が
共通化された場合に最も受光量の大きいセルの信号が出
力線に生じるものであればよく、ベース又はゲートのよ
うな制御電極領域に光キャリアを蓄積する光トランジス
タが好ましく用いられる。
共通化された場合に最も受光量の大きいセルの信号が出
力線に生じるものであればよく、ベース又はゲートのよ
うな制御電極領域に光キャリアを蓄積する光トランジス
タが好ましく用いられる。
【００１９】そして、セルは１次元アレイ状に配列され
たラインセンサの形態でも、２次元に配列されたエリア
センサの形態でもよい。そして、各セルの受光面の大き
さや、各ブロック内のセルの数はセンサの用途に応じて
適宜選択し設計される。更には、半導体集積回路として
１チップ化される。このセンサチップから出力された信
号は外部回路により、各種の画像信号処理がなされる。
たラインセンサの形態でも、２次元に配列されたエリア
センサの形態でもよい。そして、各セルの受光面の大き
さや、各ブロック内のセルの数はセンサの用途に応じて
適宜選択し設計される。更には、半導体集積回路として
１チップ化される。このセンサチップから出力された信
号は外部回路により、各種の画像信号処理がなされる。
【００２０】（実施例１）次に本発明の第１実施例につ
いて図３を用いて説明する。Ｂｉｊ（ｉ、ｊ＝１、４）
は、光センサセルとしてのバイポーラトランジスタ、Ｐ
ｉｊ（ｉ＝１、４）は上記バイポーラトランジスタのベ
ース領域の間に設けられたＰ型ＭＯＳスイッチＭｉｊ
（ｉ、ｊ＝１、４）は、ＭＯＳスイッチで、Ｍ1 ｊ（ｊ
＝１〜４）は、センサ出力ラインリセット用、Ｍ2 ｊ
（ｊ＝１〜４）は、出力ラインから容量へ信号転送用ス
イッチ、Ｍ3 ｊ（ｊ＝１〜４）は、信号読出し容量Ｃｊ
（ｊ＝１〜４）部電位リセット用、Ｍ4 ｊ（ｊ＝１〜
４）は、シフトレジスタからのクロックφ1 、φ2 、φ
3 、φ4 により各出力信号を選択的に出力ライン１に出
力するためのスイッチ、Ｍ5 は出力ライン１をリセット
するスイッチである。又、２はシフトレジスタ、３は出
力アンプである。
いて図３を用いて説明する。Ｂｉｊ（ｉ、ｊ＝１、４）
は、光センサセルとしてのバイポーラトランジスタ、Ｐ
ｉｊ（ｉ＝１、４）は上記バイポーラトランジスタのベ
ース領域の間に設けられたＰ型ＭＯＳスイッチＭｉｊ
（ｉ、ｊ＝１、４）は、ＭＯＳスイッチで、Ｍ1 ｊ（ｊ
＝１〜４）は、センサ出力ラインリセット用、Ｍ2 ｊ
（ｊ＝１〜４）は、出力ラインから容量へ信号転送用ス
イッチ、Ｍ3 ｊ（ｊ＝１〜４）は、信号読出し容量Ｃｊ
（ｊ＝１〜４）部電位リセット用、Ｍ4 ｊ（ｊ＝１〜
４）は、シフトレジスタからのクロックφ1 、φ2 、φ
3 、φ4 により各出力信号を選択的に出力ライン１に出
力するためのスイッチ、Ｍ5 は出力ライン１をリセット
するスイッチである。又、２はシフトレジスタ、３は出
力アンプである。
【００２１】本センサの動作方法について、図４に示す
タイミングチャートを用いて説明する。
タイミングチャートを用いて説明する。
【００２２】まず、Ｎ型ＭＯＳスイッチＭ１ｊ（ｊ＝１
〜４）にハイレベルのパルスφＶＣを、Ｎ型ＭＯＳスイ
ッチＭ３ｊ（ｊ＝１〜４）にハイレベルのパルスφＣＲ
を印加し、垂直出力ラインＶＬｉ（ｉ＝１〜４）をＶＶ
Ｃ電圧、読み出し容量Ｃｊ（ｊ＝１〜４）をＶＣＲにリ
セットする。
〜４）にハイレベルのパルスφＶＣを、Ｎ型ＭＯＳスイ
ッチＭ３ｊ（ｊ＝１〜４）にハイレベルのパルスφＣＲ
を印加し、垂直出力ラインＶＬｉ（ｉ＝１〜４）をＶＶ
Ｃ電圧、読み出し容量Ｃｊ（ｊ＝１〜４）をＶＣＲにリ
セットする。
【００２３】次にＰ型ＭＯＳゲ−トのパルスφＢＲをロ
−レベルにしＰ型ＭＯＳをＯＮ状態にし、Ｂｉｊ（ｉｊ
＝１〜４）のバイポ−ラトランジスタのべ―ス電位をＶ
ＢＲとする。この場合ＶＢＲの電圧はＶＶＣよりも少な
くとも約１Ｖ程度高くしておく。上記Ｐ型ＭＯＳゲ−ト
へのパルスφＢＲをハイレベルとしＰ型ＭＯＳをＯＦＦ
した後、φＶＣパルスを再びハイレベルとし、垂直ライ
ンレベルをＶＶＣにするとバイポ−ラトランジスタが順
バイアスに振り込まれ、エミッタ電位がＶＶＣとなるべ
く、べ―ス電位に収束する。図３に示すように、この場
合垂直ラインＶＬ１にはＢ１１、Ｂ１２、Ｂ２１、Ｂ２
２のエミッタが共通接続されており、したがって上記４
つのバイポ−ラのべ―スは、垂直ラインＶＬ１電位によ
りリセットされる。同様の事がＢ１３、Ｂ１４、Ｂ２
３、Ｂ２４ブロックのバイポ−ラトランジスタ、Ｂ３
１、Ｂ３２、Ｂ４１、Ｂ４２ブロックのバイポ−ラトラ
ンジスタＢ３３、Ｂ３４、Ｂ４３、Ｂ４４ブロックのバ
イポ−ラトランジスタについても同様に実行される。
−レベルにしＰ型ＭＯＳをＯＮ状態にし、Ｂｉｊ（ｉｊ
＝１〜４）のバイポ−ラトランジスタのべ―ス電位をＶ
ＢＲとする。この場合ＶＢＲの電圧はＶＶＣよりも少な
くとも約１Ｖ程度高くしておく。上記Ｐ型ＭＯＳゲ−ト
へのパルスφＢＲをハイレベルとしＰ型ＭＯＳをＯＦＦ
した後、φＶＣパルスを再びハイレベルとし、垂直ライ
ンレベルをＶＶＣにするとバイポ−ラトランジスタが順
バイアスに振り込まれ、エミッタ電位がＶＶＣとなるべ
く、べ―ス電位に収束する。図３に示すように、この場
合垂直ラインＶＬ１にはＢ１１、Ｂ１２、Ｂ２１、Ｂ２
２のエミッタが共通接続されており、したがって上記４
つのバイポ−ラのべ―スは、垂直ラインＶＬ１電位によ
りリセットされる。同様の事がＢ１３、Ｂ１４、Ｂ２
３、Ｂ２４ブロックのバイポ−ラトランジスタ、Ｂ３
１、Ｂ３２、Ｂ４１、Ｂ４２ブロックのバイポ−ラトラ
ンジスタＢ３３、Ｂ３４、Ｂ４３、Ｂ４４ブロックのバ
イポ−ラトランジスタについても同様に実行される。
【００２４】次にφVRのパルスをローレベルにすると、
ＶＬ1 〜ＶＬ4 の垂直ラインはフローティングとなり、
各セルの光信号の蓄積期間（図４の４）にはいる。
ＶＬ1 〜ＶＬ4 の垂直ラインはフローティングとなり、
各セルの光信号の蓄積期間（図４の４）にはいる。
【００２５】次に信号読出し容量Ｃｊ（ｊ＝１〜４）へ
信号を転送するためにパルスφT をハイレベルにする。
この場合、読出し容量をリセットする電位ＶCRを垂直ラ
インリセット電位ＶVCよりも低くセットしておく。この
ように電圧関係をセットしておくと、φT パルスにより
Ｎ型ＭＯＳスイッチＭ2 ｊ（ｊ＝１〜４）がＯＮすると
垂直ラインの電位がそれ以前の期間よりもさがり、再度
バイポーラトランジスタＢｉｊ（ｉｊ＝１〜４）が順バ
イアスに振り込まれる。この場合、各ブロック内で各セ
ルのうち最も光信号レベルが大きかったセルのバイポー
ラのベースエミッタバイアスが最も大きくなり、エミッ
タ電位は、そのブロック内のピーク光信号に応じた値と
なる。
信号を転送するためにパルスφT をハイレベルにする。
この場合、読出し容量をリセットする電位ＶCRを垂直ラ
インリセット電位ＶVCよりも低くセットしておく。この
ように電圧関係をセットしておくと、φT パルスにより
Ｎ型ＭＯＳスイッチＭ2 ｊ（ｊ＝１〜４）がＯＮすると
垂直ラインの電位がそれ以前の期間よりもさがり、再度
バイポーラトランジスタＢｉｊ（ｉｊ＝１〜４）が順バ
イアスに振り込まれる。この場合、各ブロック内で各セ
ルのうち最も光信号レベルが大きかったセルのバイポー
ラのベースエミッタバイアスが最も大きくなり、エミッ
タ電位は、そのブロック内のピーク光信号に応じた値と
なる。
【００２６】φT パルスをローレベルにすると、Ｂ11、
Ｂ12、Ｂ21、Ｂ22ブロックでのピーク信号が容量Ｃ1 、
Ｂ13、Ｂ14、Ｂ23、Ｂ24ブロックでのピーク信号が容量
Ｃ3、B31、Ｂ32、Ｂ41、Ｂ42ブロックでのピーク信号が
容量Ｃ2 、Ｂ33、Ｂ34、Ｂ43、Ｂ44でのピーク信号が容
量Ｃ4 にそれぞれ読出される。
Ｂ12、Ｂ21、Ｂ22ブロックでのピーク信号が容量Ｃ1 、
Ｂ13、Ｂ14、Ｂ23、Ｂ24ブロックでのピーク信号が容量
Ｃ3、B31、Ｂ32、Ｂ41、Ｂ42ブロックでのピーク信号が
容量Ｃ2 、Ｂ33、Ｂ34、Ｂ43、Ｂ44でのピーク信号が容
量Ｃ4 にそれぞれ読出される。
【００２７】シフトレジスタ２により走査パルスφ1 、
φ2 、φ3 、φ4 より容量に蓄積された信号が出力ライ
ン１を介してアンプ３より出力される。
φ2 、φ3 、φ4 より容量に蓄積された信号が出力ライ
ン１を介してアンプ３より出力される。
【００２８】全センサは、２次元光情報が所望のブロッ
ク領域のピーク信号に圧縮され、シリアルに読出される
ため、センサ上に何かの物体光が検出されたかされなか
ったか等、広い領域でかつ高速に像を判別する手段とし
て極めて有効となる。
ク領域のピーク信号に圧縮され、シリアルに読出される
ため、センサ上に何かの物体光が検出されたかされなか
ったか等、広い領域でかつ高速に像を判別する手段とし
て極めて有効となる。
【００２９】具体的には、カメラ、顕微鏡等をユーザー
が使用するためにのぞく場合、外部からパルス点滅して
いるＬＥＤ光がユーザーの眼に当り、反射光を本発明の
センサで検出すれば、高速かつ高精度に上記ＬＥＤ光の
反射光をとらえユーザーの有無が判別することができ
る。これにより、装置の起動も容易にかけられることも
言うまでもない。
が使用するためにのぞく場合、外部からパルス点滅して
いるＬＥＤ光がユーザーの眼に当り、反射光を本発明の
センサで検出すれば、高速かつ高精度に上記ＬＥＤ光の
反射光をとらえユーザーの有無が判別することができ
る。これにより、装置の起動も容易にかけられることも
言うまでもない。
【００３０】又、別の応用として、自動車の運転者（ド
ライバー）の眼の開閉を検出するのにも大いに役立つ。
上記方法により外部よりＬＥＤ光をドライバーの眼にあ
てその反射光を本発明のセンサで受ける。反射光が通常
の角膜からの反射であれば、強度の強い信号が検出され
るが、ドライバーがねむくなり、まぶたがしまっている
期間が短くなると、反射光強度が低下する。平均的強度
よりもセンサ出力が低下した時、ドライバーにブザー、
いすの振動等警告すればいねむり防止装置も実現でき
る。
ライバー）の眼の開閉を検出するのにも大いに役立つ。
上記方法により外部よりＬＥＤ光をドライバーの眼にあ
てその反射光を本発明のセンサで受ける。反射光が通常
の角膜からの反射であれば、強度の強い信号が検出され
るが、ドライバーがねむくなり、まぶたがしまっている
期間が短くなると、反射光強度が低下する。平均的強度
よりもセンサ出力が低下した時、ドライバーにブザー、
いすの振動等警告すればいねむり防止装置も実現でき
る。
【００３１】又、工場のラインで製品のラベルを検出す
るのにもブロックのピーク情報が役立つ。
るのにもブロックのピーク情報が役立つ。
【００３２】（実施例２）次に本発明の第２実施例につ
いて、等価回路図を図５、タイミングチャートを図４に
示し説明する。又、実施例１と同一箇所は同一記号もし
くは番号を記し、説明は省略する。
いて、等価回路図を図５、タイミングチャートを図４に
示し説明する。又、実施例１と同一箇所は同一記号もし
くは番号を記し、説明は省略する。
【００３３】本第２実施例が第１実施例と異なるところ
は、各センサセルにベース電位制御用容量Ｃｉｊ（ｉｊ
＝１〜４）を設け、逆バイアス蓄積動作を行う点であ
る。このような構成により読出し用の容量をリセットす
るスイッチが不要になる。
は、各センサセルにベース電位制御用容量Ｃｉｊ（ｉｊ
＝１〜４）を設け、逆バイアス蓄積動作を行う点であ
る。このような構成により読出し用の容量をリセットす
るスイッチが不要になる。
【００３４】動作について次に説明する。φVC、φT の
パルスをハイレベルにして垂直ラインＶＬ１〜ＶＬ４及
び容量Ｃｉ（ｉ＝１〜４）をＶVC電位に、リセットす
る。
パルスをハイレベルにして垂直ラインＶＬ１〜ＶＬ４及
び容量Ｃｉ（ｉ＝１〜４）をＶVC電位に、リセットす
る。
【００３５】次にφBRパルスを中間レベルからローレベ
ルにし、Ｐ型ＭＯＳをＯＮ状態にしてベース電位をＶBR
にリセットする。リセット後φBRパルスを中間レベルに
もどす。この状態で、バイポーラがＯＦＦ状態になって
いるようにＶBRレベルを選択すれば良い。
ルにし、Ｐ型ＭＯＳをＯＮ状態にしてベース電位をＶBR
にリセットする。リセット後φBRパルスを中間レベルに
もどす。この状態で、バイポーラがＯＦＦ状態になって
いるようにＶBRレベルを選択すれば良い。
【００３６】次に、再びφVCパルスをハイレベルにして
垂直ラインＶＬ１〜ＶＬ４をＶVCレベルにした後、φBR
パルスを中間レベルからハイレベルにする。これにより
容量Ｃｉｊ（ｉｊ＝１〜４）を介して各バイポーラのベ
ース電位は
垂直ラインＶＬ１〜ＶＬ４をＶVCレベルにした後、φBR
パルスを中間レベルからハイレベルにする。これにより
容量Ｃｉｊ（ｉｊ＝１〜４）を介して各バイポーラのベ
ース電位は
【００３７】
【外１】 だけ上昇する。この時、バイポーラが順方向に電流が流
れるバイアス量にリセット電圧ＶVC、ＶB12 を設定して
おけば良い。
れるバイアス量にリセット電圧ＶVC、ＶB12 を設定して
おけば良い。
【００３８】第１実施例と同様Ｂ11、Ｂ12、Ｂ21、Ｂ22
ブロックのバイポーラのエミッタは共通のＶＬ１ライン
に接続されているため、ここから電流が流れ、エミッタ
電位ＶVCに対応したベース電位にリセットされる。その
他のバイポーラのブロックも同様である。電流が収束し
た後、φBRパルスを中間レベルにもどすとともに、リセ
ット用ＭＯＳのパルスφVCもローレベルにし、蓄積を開
始する。各セルはＰ型ＭＯＳＰｉｊ（ｉｊ＝１〜４）で
分離されている。蓄積終了後φBRパルスをハイレベルに
φT パルスをハイレベルにすると、各ブロックのピーク
信号が、各容量Ｃ1 〜Ｃ4 に読出される。その後の読出
しは、第１実施例と同様である。
ブロックのバイポーラのエミッタは共通のＶＬ１ライン
に接続されているため、ここから電流が流れ、エミッタ
電位ＶVCに対応したベース電位にリセットされる。その
他のバイポーラのブロックも同様である。電流が収束し
た後、φBRパルスを中間レベルにもどすとともに、リセ
ット用ＭＯＳのパルスφVCもローレベルにし、蓄積を開
始する。各セルはＰ型ＭＯＳＰｉｊ（ｉｊ＝１〜４）で
分離されている。蓄積終了後φBRパルスをハイレベルに
φT パルスをハイレベルにすると、各ブロックのピーク
信号が、各容量Ｃ1 〜Ｃ4 に読出される。その後の読出
しは、第１実施例と同様である。
【００３９】（実施例３）第３実施例について、図７を
用いて説明する。同一箇所は同一記号及び数字で記し説
明は省略する。本実施例は第１実施例の垂直ラインＶＬ
１〜ＶＬ４と対称性をそろえる配線を改良した。
用いて説明する。同一箇所は同一記号及び数字で記し説
明は省略する。本実施例は第１実施例の垂直ラインＶＬ
１〜ＶＬ４と対称性をそろえる配線を改良した。
【００４０】垂直ラインＶＬ１をバイポ−ラＢ３１、Ｂ
３２、Ｂ４１、Ｂ４２ブロック上にも５０に示すように
延長してＶＬ２と対称形状になるように又、垂直ライン
ＶＬ３をバイポ−ラＢ３３、Ｂ３４、Ｂ４３、Ｂ４４ブ
ロック上にも５１に示すように延長してＶＬ４と対称に
なるようにした。これにより垂直ラインの寄生容量をそ
ろえ各ブロックごとの読み出しゲインをそろえることが
可能になり、ブロック間のバラツキが減少した。
３２、Ｂ４１、Ｂ４２ブロック上にも５０に示すように
延長してＶＬ２と対称形状になるように又、垂直ライン
ＶＬ３をバイポ−ラＢ３３、Ｂ３４、Ｂ４３、Ｂ４４ブ
ロック上にも５１に示すように延長してＶＬ４と対称に
なるようにした。これにより垂直ラインの寄生容量をそ
ろえ各ブロックごとの読み出しゲインをそろえることが
可能になり、ブロック間のバラツキが減少した。
【００４１】（実施例４）第４実施例について、図８を
用いて説明する。第４実施例が第１〜第３実施例と異な
るところは各ピーク出力検出ブロックＢＬ１〜ＢＬ４の
出力は一方向に読出さずに、上下に並列に読出すことに
より読出しスピードが向上した点である。６１と７２は
シフトレジスタ、６２、６３、６８、６９はブロックＢ
Ｌ１、ＢＬ２、ＢＬ３、ＢＬ４信号を読出す読出し回路
６４、６５、６６、６７は各ブロックの垂直出力線、７
０、７１は水平出力線である。
用いて説明する。第４実施例が第１〜第３実施例と異な
るところは各ピーク出力検出ブロックＢＬ１〜ＢＬ４の
出力は一方向に読出さずに、上下に並列に読出すことに
より読出しスピードが向上した点である。６１と７２は
シフトレジスタ、６２、６３、６８、６９はブロックＢ
Ｌ１、ＢＬ２、ＢＬ３、ＢＬ４信号を読出す読出し回路
６４、６５、６６、６７は各ブロックの垂直出力線、７
０、７１は水平出力線である。
【００４２】（実施例５）第５実施例について、図９を
用いて説明する。本実施例では垂直出力線を２種類の配
線たとえば第１Ａｌ配線、第２Ａｌ配線を使用すること
によりブロック数を増加させた。ＢＬ１１に対しては８
１出力線、ＢＬ１２に対しては８３、ＢＬ２１に対して
は８５、ＢＬ２２に対しては８７出力線を使用してこれ
らにはたとえばＡｌ１配線、ＢＬ３１ブロックに対して
は８２出力線、ＢＬ３２に対しては８４出力線、ＢＬ４
１に対しては８６、ＢＬ４２に対しては８８出力線で、
Ａｌ２配線を使用した。これらの出力線からの信号読出
し回路９０〜９７に並列に読出されシフトレジスタ９８
で走査され９９に出力される。以上説明した実施例を組
み合せれば、分割ブロック数は増加できることは言うま
でもない。
用いて説明する。本実施例では垂直出力線を２種類の配
線たとえば第１Ａｌ配線、第２Ａｌ配線を使用すること
によりブロック数を増加させた。ＢＬ１１に対しては８
１出力線、ＢＬ１２に対しては８３、ＢＬ２１に対して
は８５、ＢＬ２２に対しては８７出力線を使用してこれ
らにはたとえばＡｌ１配線、ＢＬ３１ブロックに対して
は８２出力線、ＢＬ３２に対しては８４出力線、ＢＬ４
１に対しては８６、ＢＬ４２に対しては８８出力線で、
Ａｌ２配線を使用した。これらの出力線からの信号読出
し回路９０〜９７に並列に読出されシフトレジスタ９８
で走査され９９に出力される。以上説明した実施例を組
み合せれば、分割ブロック数は増加できることは言うま
でもない。
【００４３】（実施例６）次に第６実施例について図１
０を用いて説明する。本第６実施例は、センサの所望の
ブロック領域のピーク信号以外に通常の各ビットの読出
しも同時に実現したものである。１００は、各ビット読
出しの駆動線のドライブ用垂直シフトレジスタである。
左から２列の画素のピーク信号と右から２列の画素のピ
ーク信号をたばねるためにＭＯＳスイッチＭ5 ｊ（ｊ＝
１〜４）を設けた。パルスφP により前者のピーク信号
は１０１に後者のピーク信号は１０２にあつまり、基準
レベルＶＲＥＦとの比較を行うためにコンパレータ１０
３、１０４に入力される。本実施例では各ブロックのピ
ーク信号はシリアルに変換せずに同時に出力され、か
つ、ある所望以上のピーク値になっているか否かの判定
信号が出力されるので、上記ピークデータから画像の状
態をすばやく判断することが可能になる。
０を用いて説明する。本第６実施例は、センサの所望の
ブロック領域のピーク信号以外に通常の各ビットの読出
しも同時に実現したものである。１００は、各ビット読
出しの駆動線のドライブ用垂直シフトレジスタである。
左から２列の画素のピーク信号と右から２列の画素のピ
ーク信号をたばねるためにＭＯＳスイッチＭ5 ｊ（ｊ＝
１〜４）を設けた。パルスφP により前者のピーク信号
は１０１に後者のピーク信号は１０２にあつまり、基準
レベルＶＲＥＦとの比較を行うためにコンパレータ１０
３、１０４に入力される。本実施例では各ブロックのピ
ーク信号はシリアルに変換せずに同時に出力され、か
つ、ある所望以上のピーク値になっているか否かの判定
信号が出力されるので、上記ピークデータから画像の状
態をすばやく判断することが可能になる。
【００４４】一方、各画素に蓄積されたデータは、第１
実施例で説明したデバイス動作により各行の信号が垂直
シフトレジスタ１００の走査に同期して出力される。
実施例で説明したデバイス動作により各行の信号が垂直
シフトレジスタ１００の走査に同期して出力される。
【００４５】このように、画面の所望のブロックのピー
ク信号と各画素信号とが同時に出力されるため、ブロッ
クのピーク信号で、おおまかな画像情報が得られるとき
のみ各画素信号を読出す等の動作も可能になる。
ク信号と各画素信号とが同時に出力されるため、ブロッ
クのピーク信号で、おおまかな画像情報が得られるとき
のみ各画素信号を読出す等の動作も可能になる。
【００４６】（実施例７）次に本発明の第７実施例につ
いて、図１１を用いて説明する。
いて、図１１を用いて説明する。
【００４７】第６実施例の場合、ある基準レベルＶＲＥ
Ｆとピーク信号との比較を行ったが、第７実施例では基
準レベルをセンサの暗時レベルにした点が異なる点であ
る。Ｍ6 ｊ（ｊ＝１〜４）のＭＯＳスイッチは、蓄積前
と蓄積後の出力を切換えるもので、そのスイッチはパル
スφS 、φN でコントロールされる。蓄積前にφN パル
スをハイレベルにしてその出力をＭＯＳスイッチＭ62と
Ｍ64を介してそれぞれＣ6 Ｃ8 の容量に蓄積する。光信
号蓄積後、φS パルスをハイレベルにして、その出力を
ＭＯＳスイッチＭ61とＭ63を介して容量Ｃ5 、Ｃ7 に蓄
積する。それぞれの値をコンンパレータ１０３、１０４
に入力することにより暗時を基準としたブロックのピー
ク信号が検出可能になる。
Ｆとピーク信号との比較を行ったが、第７実施例では基
準レベルをセンサの暗時レベルにした点が異なる点であ
る。Ｍ6 ｊ（ｊ＝１〜４）のＭＯＳスイッチは、蓄積前
と蓄積後の出力を切換えるもので、そのスイッチはパル
スφS 、φN でコントロールされる。蓄積前にφN パル
スをハイレベルにしてその出力をＭＯＳスイッチＭ62と
Ｍ64を介してそれぞれＣ6 Ｃ8 の容量に蓄積する。光信
号蓄積後、φS パルスをハイレベルにして、その出力を
ＭＯＳスイッチＭ61とＭ63を介して容量Ｃ5 、Ｃ7 に蓄
積する。それぞれの値をコンンパレータ１０３、１０４
に入力することにより暗時を基準としたブロックのピー
ク信号が検出可能になる。
【００４８】本実施例の構成を用いることにより、セン
サに光が入射したのかしていないのかが容易に判断でき
るばかりでなく、温度変動等が生じても、暗時出力も光
照射時の出力も同様に変化するため、環境変化に対して
も安定した結果が得られるという利点がある。
サに光が入射したのかしていないのかが容易に判断でき
るばかりでなく、温度変動等が生じても、暗時出力も光
照射時の出力も同様に変化するため、環境変化に対して
も安定した結果が得られるという利点がある。
【００４９】（実施例８）次に本発明の第８実施例につ
いて図１２を用いて説明する。本実施例においては、セ
ンサバイポーラＢ′ｉｊ（ｉｊ＝１〜４）はエミッタを
２つ設け、一方のエミッタは各画素信号読出し専用にも
う一方のエミッタはピーク信号検出用に設けピーク信号
出力はアンプのゲートに接続する構成を採用した。
いて図１２を用いて説明する。本実施例においては、セ
ンサバイポーラＢ′ｉｊ（ｉｊ＝１〜４）はエミッタを
２つ設け、一方のエミッタは各画素信号読出し専用にも
う一方のエミッタはピーク信号検出用に設けピーク信号
出力はアンプのゲートに接続する構成を採用した。
【００５０】Ｍ7 ｉ（ｉ＝１〜４）とＭ75によりＭＯＳ
アンプが構成され、各ブロックのピーク出力はＭ7 ｉ
（ｉ＝１〜４）のゲートに入力される。又、ピーク検出
用垂直ラインをリセットするためにリセット用スイッチ
Ｍ8 ｊ（ｊ＝１〜４）とリセット用パルスφRS EM を設
けた。このような構成により各列のピーク出力の加算出
力がアンプ１０６から出力される。ここでいう加算は通
常の線型加算でなく各出力の平方根の加算となるが、ピ
ーク出力自身に線形性を要求しない用途には特に問題な
い。
アンプが構成され、各ブロックのピーク出力はＭ7 ｉ
（ｉ＝１〜４）のゲートに入力される。又、ピーク検出
用垂直ラインをリセットするためにリセット用スイッチ
Ｍ8 ｊ（ｊ＝１〜４）とリセット用パルスφRS EM を設
けた。このような構成により各列のピーク出力の加算出
力がアンプ１０６から出力される。ここでいう加算は通
常の線型加算でなく各出力の平方根の加算となるが、ピ
ーク出力自身に線形性を要求しない用途には特に問題な
い。
【００５１】又、本実施例では、各列すべてのピーク値
を加算したが、これを各ブロックに分割し出力すること
も容易に達成できる。
を加算したが、これを各ブロックに分割し出力すること
も容易に達成できる。
【００５２】本実施例では、センサ部に複数箇所のスポ
ット光が当たり、そのスポット光の数を算出するために
ピーク信号を利用し、各スポット光の位置関係は、各ビ
ット出力を利用することができ、高速で、上記画像処理
で実現できる。
ット光が当たり、そのスポット光の数を算出するために
ピーク信号を利用し、各スポット光の位置関係は、各ビ
ット出力を利用することができ、高速で、上記画像処理
で実現できる。
【００５３】
【発明の効果】本発明によれば、複数の光電変換要素か
らなる撮像領域を複数の群に分割し、各群内のピ―ク信
号を検出するとともに、その検出されたピ―ク信号に基
づいて処理を行うことによって、処理速度の速い光電変
換装置を提供することが出来る。
らなる撮像領域を複数の群に分割し、各群内のピ―ク信
号を検出するとともに、その検出されたピ―ク信号に基
づいて処理を行うことによって、処理速度の速い光電変
換装置を提供することが出来る。
【図１】従来の光電変換装置を説明するための模式図で
ある。
ある。
【図２】本発明の一実施態様による光電変換装置の回路
構成図である。
構成図である。
【図３】本発明の実施例１による光電変換装置の回路構
成図である。
成図である。
【図４】実施例１による光電変換装置の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図５】本発明の実施例２による光電変換装置の回路構
成図である。
成図である。
【図６】実施例２による光電変換装置の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図７】本発明の実施例３による光電変換装置の回路構
成図である。
成図である。
【図８】本発明の実施例４による光電変換装置の回路構
成図である。
成図である。
【図９】本発明の実施例５による光電変換装置の回路構
成図である。
成図である。
【図１０】本発明の実施例６による光電変換装置の回路
構成図である。
構成図である。
【図１１】本発明の実施例７による光電変換装置の回路
構成図である。
構成図である。
【図１２】本発明の実施例８による光電変換装置の回路
構成図である。
構成図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−175618（ＪＰ，Ａ) 特開 昭63−85514（ＪＰ，Ａ) 特開 平１−109876（ＪＰ，Ａ) 特開 平５−130491（ＪＰ，Ａ) 特開 平４−239886（ＪＰ，Ａ)
Claims (3)
- 【請求項１】 隣接する複数の光電変換要素からなる群
を水平方向及び垂直方向に複数配列し、それぞれの前記
群において、被写体中の異なる部分を撮像する撮像領域
と、 垂直方向の複数の光電変換要素毎にそれぞれ一つずつ共
通に設けられた、前記光電変換要素からの信号が出力さ
れる複数の出力線と、水 平方向及び垂直方向に複数配列されたそれぞれの前記
群に含まれる前記複数の光電変換要素中のピ―ク信号を
検出するためのピ―ク信号検出手段と、前記複数の出力線に接続された各々の前記光電変換画素
毎の信号を出力するための個別信号出力手段とを有し、 前記ピ−ク信号検出手段は、前記複数の出力線に接続さ
れるとともに、水平方向の複数の前記群のピ―ク信号を
並列的に検出し、垂直方向の複数の前記群のピ―ク信号
を順次検出することを特徴とし、前記ピ−ク信号検出手
段から出力される信号と、前記個別信号出力手段から出
力される信号は、共通に前記複数の出力線を介して出力
されることを特徴とする 光電変換装置。 - 【請求項２】 前記光電変換要素は、制御電極領域の光
電変換信号を主電極領域より出力するトランジスタを含
むことを特徴とする請求項１に記載の光電変換装置。 - 【請求項３】 請求項１又は２に記載の光電変換装置
と、 前記光電変換装置からの信号を画像処理する外部回路
と、 を有することを特徴とする撮像装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12708793A JP3267386B2 (ja) | 1993-05-28 | 1993-05-28 | 光電変換装置 |
| EP94303900A EP0627847B1 (en) | 1993-05-28 | 1994-05-31 | Photoelectric conversion device |
| DE69434241T DE69434241T2 (de) | 1993-05-28 | 1994-05-31 | Leseverfahren für Festkörper-Bildsensor |
| DE69427051T DE69427051T2 (de) | 1993-05-28 | 1994-05-31 | Photoelektrische Umwandlungsanordnung |
| EP94303899A EP0626785B1 (en) | 1993-05-28 | 1994-05-31 | Reading means for solid state image sensor |
| US08/687,945 US6980243B2 (en) | 1993-05-28 | 1996-07-29 | Photoelectric conversion device providing advantageous readout of two-dimensional array of transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12708793A JP3267386B2 (ja) | 1993-05-28 | 1993-05-28 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06339085A JPH06339085A (ja) | 1994-12-06 |
| JP3267386B2 true JP3267386B2 (ja) | 2002-03-18 |
Family
ID=14951262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12708793A Expired - Fee Related JP3267386B2 (ja) | 1993-05-28 | 1993-05-28 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3267386B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004507910A (ja) | 2000-07-05 | 2004-03-11 | ビジョン−サイエンシズ・インコーポレーテッド | ダイナミック・レンジ圧縮方法 |
| US20020179820A1 (en) * | 2000-11-27 | 2002-12-05 | Moshe Stark | Noise floor reduction in image sensors |
| EP2840780A4 (en) | 2012-04-19 | 2015-08-05 | Univ Tohoku | SEMICONDUCTOR SHOOTING DEVICE |
-
1993
- 1993-05-28 JP JP12708793A patent/JP3267386B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06339085A (ja) | 1994-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9123613B2 (en) | Image sensor and display | |
| US8139055B2 (en) | Combined image sensor and display device | |
| US7326904B2 (en) | In-pixel kTC noise suppression using circuit techniques | |
| US7518647B2 (en) | Image sensor for removing horizontal noise | |
| EP0627847B1 (en) | Photoelectric conversion device | |
| US7154548B2 (en) | Multiplexed and pipelined column buffer for use with an array of photo sensors | |
| US20120307118A1 (en) | Solid-state imaging device, method for driving the same, and imaging device | |
| US5726439A (en) | Image sensor comprising a two-dimensional array of photodetectors with both column and row output circuits which are in parallel | |
| JPH012354A (ja) | トランジスタ・イメージ・センサ・アレイとこれを用いて像を検出する方法並びに電圧信号を感知する方法および装置 | |
| JP2000125203A (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| US6049357A (en) | Image pickup apparatus including signal accumulating cells | |
| EP0940031B1 (en) | Devices and methods for improving the image quality in an image sensor | |
| JP2000253315A (ja) | Ｃｍｏｓイメージセンサ | |
| US7750960B2 (en) | System and apparatus for high dynamic range sensor | |
| US5168379A (en) | Solid state imaging device having a defect relief system | |
| JP3267386B2 (ja) | 光電変換装置 | |
| JP3578648B2 (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| JP3053721B2 (ja) | 固体撮像装置 | |
| US6972399B2 (en) | Reset voltage generation circuit for CMOS imagers | |
| EP0626785B1 (en) | Reading means for solid state image sensor | |
| JP2545469B2 (ja) | 光電変換装置 | |
| CN114220128A (zh) | 薄膜晶体管感光电路、显示面板以及行动装置 | |
| JPH09247355A (ja) | イメージセンサとそれを用いたイメージセンサユニット | |
| JPH01194654A (ja) | イメージセンサ | |
| JPH0334715B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |