JPH0334715B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明は、キヤパシタを介して電位が制御され
る光電荷蓄積領域を有する光電変換素子を用いた
撮像装置に関する。

本発明による撮像装置は、たとえば画像入力装
置、ワークステイシヨン、デジタル複写機、ワー
ドプロセツサ、バーコードリーダや、カメラ、ビ
デオカメラ、８ミリカメラ等のオートフオーカス
用光電変換被写体検出装置等にも適用可能であ
る。

（従来技術） 近年、光電変換装置、特に固体撮像装置に関す
る研究がCCD型およびMOS型の２方式を中心に
行われている。

CCD型撮像装置は、MOS型キヤパシタ電極下
にポテンシヤル井戸を形成し、光入射により発生
した電荷をこの井戸に蓄積し、読出し時には、こ
れらのポテンシヤル井戸を、電極にかけるパルス
により順次動かして、蓄積された電荷を出力アン
プまで転送して読出す、という原理を用いてい
る。したがつて、比較的構造が簡単であり、
CCD自体で発生する雑音が小さく、低照度撮影
が可能となる。

一方、MOS型撮像装置は、受光部を構成する
pn接合より成るフオトダイオードの各々に光の
入射により発生した電荷を蓄積し、読出し時には
それぞれのフオトダイオードに接続されたMOS
スイツチングトランジスタを順次ONすることに
より蓄積された電荷を出力アンプに読出す、とい
う原理を用いている。したがつて、CCD型に比
較して構造上複雑となるものの、蓄積容量を大き
くとることができ、ダイナミツク・レンジを広く
することができる。

しかし、これら従来方式の撮像装置には、次の
ような欠点が存在するために将来的に高解像度化
を進めて行く上で大きな支障となつていた。

CCD型撮像装置では、(1)出力アンプとして
MOS型アンプがオンチツプ化されるためにシリ
コンとシリコン酸化膜の界面から画像上、目につ
きやすい１／ｆ雑音が発生する。(2)高解像度化を
図るために、セル数を増加させて高密度化する
と、ひとつのポテンシヤル井戸に蓄積できる最大
電荷量が減少し、ダイナミツクレンジが取れなく
なる。(3)蓄積電荷を転送して行く構造であるため
に、セルに一つでも欠陥が存在すると、そこで電
荷転送がストツプしてしまい、製造歩留りが悪く
なる。

MOS型撮像装置では、(1)信号読出し時に各フ
オトダイオードに配線容量が接続されているため
に、大きな信号電圧ドロツプが発生する。(2)配線
容量が大きく、これによるランダム雑音の発生が
大きい。(3)走査用MOSスイツチングトランジス
タの寄生容量のバラツキによる固定パターン雑音
の混入がある。このために、低照度撮像が困難と
なり、また、高解像度化を図るために各セルを縮
小すると、蓄積電荷は減少するが、配線容量があ
まり小さくならないために、Ｓ／Ｎ比が小さくな
る。

このように、CCD型およびMOS型撮像装置は
高解像度化に対して本質的な問題点を有してい
る。これらの撮像装置に対して、新方式の半導体
撮像装置が提案されている（特開昭56−150878号
公報、特開昭56−157073号公報、特開昭56−
165473号公報）。ここで提案されている方式は、
光入射によつて発生した電荷を制御電極（例え
ば、バイポーラトランジスタのベース、静電誘導
トランジスタSITあるいはMOSトランジスタの
ゲート）に蓄積し、蓄積された電荷を各セルの増
幅機能を利用して電荷増幅を行い読出すものであ
る。この方式では、高出力、広ダイナミツク・レ
ンジ、低雑音および非破壊読出しが可能であり、
高解像度化の可能性を有している。

第１図〜第４図は上記特開昭56−150878号公報
等に示される撮像素子を説明する図で、第１図
ａ，ｂは光センサセルのそれぞれ平面図及び断面
図、第２図は等価回路、第３図ａは蓄積時間と読
み出し電圧の関係図、同図ｂはバイアス電圧と読
み出し時間との関係図、第４図ａはリフレツシユ
動作時の等価回路図、同図ｂはリフレツシユ時間
と、ベース電位との関係図である。

しかしながら、この方式は基本的にＸ−Ｙアド
レス方式であり、また各セルは従来のMOS型セ
ルにバイポーラトランジスタ、SITトランジスタ
等の増幅素子を複合したものを基本構造としてい
るために、高解像度化に限界が存在する。

又、従来非破壊読み出し可能な撮像素子におい
ては素子の開口率を確保する為にＸ−Ｙアドレス
用の配線の巾は最小源のものとしていた、この為
配線容量が小さく撮像素子のゲインを制限してし
まう欠点があつた。

又、第１４図ａに示すように従来の輪郭補償回
路では1Hデイレイライン６０，６１及び加算器
６３，６５，６６、計数回路６４、レベル調整抵
抗６７を用いて第１４図ｂに示すような輪郭の強
調された信号を形成していた。

しかし高価なデイレイラインを２つ用いなけれ
ばならず、又、回路構成が複雑化する欠点があつ
た。

尚、第１４図ｂに於いてａ〜ｄは例えば奇数フ
イールドの各部の信号波形、d′は偶数フイールド
における加算器６５の出力、d″はフレーム画像に
おける輪郭信号、e″はフレーム画像における輪郭
強調後の信号を示している。

（目的） 本発明の目的は前記問題点を解決した撮像装置
を提供する事にある。

又、簡単な構成で高品質の画像を形成し得る撮
像装置を提供する事を目的としている。

実施例 次に、以上説明した構成に係る光センサセルを
二次元に配列して構成した本発明の光電変換装置
の原理について図面を用いて説明する。

基本光センサセル構造を二次元的に配列した光
電変換装置の回路構成図を第５図に示す。

すでに説明した点線でかこまれた基本光センサ
セル３０（この時バイポーラトランジスタのコレ
クタは基板および基板電極に接続されることを示
している。）、読出しパルスおよびリフレツシユパ
ルスを印加するための水平ライン３１，３１′，
３１″…、読出しパルスを発生させるための垂直
シフトレジスタ３２、垂直シフトレジスタ３２と
水平ライン３１，３１′，３１″…、の間のバツフ
アMOSトランジスタ３３，３３′，３３″…、バ
ツフアMOSトランジスタ３３，３３′，３３″…
のゲートにパルスを印加するための端子３４、リ
フレツシユパルスを印加するためのバツフア
MOSトランジスタ、…３５，３５′，３５″、そ
れのゲートにパルスを印加するための端子３６、
リフレツシユパルスを印加するための垂直シフト
レジスタ５２、基本光センサセル３０から蓄積電
圧を読出すための垂直ライン３８，３８′，３
８″…、及び５１，５１′，５１″…、各垂直ライ
ンを選択するためのパルスを発生する水平シフト
レジスタ３９、各垂直ラインを開閉するためのゲ
ート用MOSトランジスタ４０，４０′，４０″…、
４９，４９′，４９″蓄積電圧をアンプ部に読出す
ための出力ライン４１，５９、読出し後に、出力
ラインに蓄積した電荷をリフレツシユするための
MOSトランジスタ４２，５３、MOSトランジス
タ４２，５３へリフレツシユパルスを印加するた
めの端子４３，５４、出力信号を増幅するための
バイポーラ、MOS、FET、Ｊ−FET等のトラン
ジスタ４４，５５、負荷抵抗４５，５６とトラン
ジスタ４４，５５を電源に接続するための端子４
６，５７、トランジスタの出力端子４７，５８、
読出し動作において垂直ライン４０，４０′，４
０″…、４９，４９′，４９″…に蓄積された電荷
をリフレツシユするためのMOSトランジスタ、
…４８，４８′，４８″，…５０，５０′，５０″お
よびMOSトランジスタ、…４８，４８′，４８″，
…５０，５０′，５０″のゲートにパルスを印加す
るための端子４９によりこの光電変換装置は構成
されている。

又、この撮像装置では光電変換装置の各部分３
２，３４，３６，３９，４３，４９，５４に対し
て駆動パルスを供給する為のクロツクドライバー
CKD、及びこのクロツクドライバーにタイミン
グパルスを供給する為のクロツクジエネレータ
CKGを有している。又、これらクロツクドライ
バーCKD及びクロツクジエネレータCKGにより
制御手段が構成されている。

次に第６図は制御手段による撮像装置の駆動方
法を示す図で、l₁〜l₆は各センサーセルから成る
行情報で、奇数フイールドでは図のようにl₁とl₂
からn₁ライン、l₃とl₄からn₂ライン、l₅とl₆からn₃
ライン情報を形成し、偶数フイールドではl₂とl₃
からm₁ライン、l₄とl₅からm₂ライン、l₆とl₇から
m₃ライン情報を形成する。

その為に２水平ライン情報を同時に読み出し
夫々４７，５８出力端子にこの情報を出力してい
る。

次に第７図はこの撮像装置の構成例を示す図
で、図中１００は第５図示のような光電変換装
置、６８は光電変換装置１００から出力される２
ラインの信号をフイールド毎に異なる端子７２，
７３に入力する為の本発明に係るスイツチ回路、
６９は減算器、７０はレベル調整抵抗、７１は加
算器である。尚、本実施例は従来のＸ−Ｙアドレ
ス型MOSイメージセンサにも適用できる。

即ち奇数フイールドでは端子５８の出力から端
子４７の出力を減ずる事により輪郭信号を形成
し、この輪郭信号のレベルを抵抗７１で調整した
後、原信号と加算器７１で加算し、輪郭補正され
た映像信号を得る。又、偶数フイールドでは端子
４７の出力から端子５８の出力を減ずる事により
輪郭信号を形成し、この輪郭信号のレベルを抵抗
７で調整した後、原信号に加算する。

尚、クロツクドライバーCKDはフイールド毎
にスイツチ６８を切換える。このように本発明の
原理によれば遅延回路を用いる事なく、輪郭補正
が可能となる効果を有し、回路構成が極めて簡単
となる。尚APCは輪郭信号形成手段としての輪
郭信号形成ブロツクである。

次に第８図ａは本発明の第１実施例図で、本発
明は３水平ライン情報を同時に読み出す光電変換
装置を用いたものである。

本実施例では光電変換装置１００の出力は隣接
する３本の水平ラインを同時に読み出したもので
ある。

又、第５図と同じ番号のものは同じ要素を示
す。又、１０１はクロツクドライバーCKDによ
り制御されるスイツチ回路である。

このようにして得られる各部の波形は第８図ｂ
に示すようなものであり、ａ〜ｄは第８図ａの回
路の各部の波形を示したものであ。

第９図は光電変換装置１００の出力線の結線及
びクロツクドライバーによる読み出し方法を説明
する為の図である。

本実施例ではクロツクドライバーは奇数フイー
ルドではn₁ラインとしてl₁〜l₃のラインを同時に
読み出し、n₂ラインとしてl₃〜l₅のラインを同時
に読み出し、n₃ラインとしてl₅〜l₇のラインを同
時に読み出し、n₄ラインとしてl₇〜l₉のラインを
同時に読み出す。

又、偶数フイールドではm₁ラインとしてl₂〜l₄
のラインを同時に読み出し、m₂ラインとしてl₄〜
l₆のラインを同時に読み出し、m₃ラインとしてl₆
〜l₈のラインを同時に読み出す。

このように読み出す事によつて次のような効果
が得られる。先ず垂直相関処理をした場合にエツ
ジ部分で偽信号が出にくい。感度が向上する。
又、後述のように輪郭補正をし易い。

第１０図は光電変換装置１００の出力１，
２，３を第８図ａの出力ａ，ｂ，ｃに対応付け
る為のスイツチ回路１０１の構成につき説明する
図で、スイツチ回路１０１の内部は図の様に構成
されている。

又、クロツクドライバーCKDからは第１１図
のようにフイールド毎及び行毎に異なるタイミン
グで出力の切換えが行なわれる。

このように本実施例ではスイツチ回路１０１を
設けているので第８図ａに示すようにａ，ｂ，ｃ
の１通りの組み合わせに対して輪郭補償回路を構
成すれば良く、構成が極めて簡単である。

次に第１２図は本発明の第２実施例を示す図
で、７４，７６，７８，８３は加算器、７５，７
９は重み付け回路、７７はレベル調整抵抗、８０
はスイツチ回路、８１は輝度系処理回路、８２は
カラー系処理回路である。

この実施例によれば第１実施例と同様に何ら遅
延線等を用いる事なく輪郭部補正ができると共
に、スイツチ回路８０の構成が簡単となるという
効果がある。又、勿論後段の７５〜７９の回路構
成が１系統だけて済むという効果、光電変換装置
１００内の配線が簡略化されるという効果もあ
る。

尚、第１３図はスイツチ８０の切換え制御の方
法を説明する図で、同図のように３水平ラインを
同時に読み出す場合にその真中の水平ラインの信
号を原信号とし、その上下のライン信号を夫々
1H遅れた信号又は1H進んだ信号として用いてい
る。

以上説明した如く本発明の実施例によれば光学
像を撮像する為の光電変換装置の複数の行の信号
を同時に読み出すと共に、この複数の行の信号を
互いに演算して輪郭補正信号を形成しているので
信号処理系が極めて簡単になる。

又、複数行の信号を読み出して演算回路に入力
する前にライン信号の組み合わせを変えるスイツ
チ回路を設けているので演算回路が１系統で済
み、演算回路の構成が簡単となる。

又、光電変換装置内での結線が簡単となる。

又、非破壊読み出し可能な光電変換装置を用い
ているので３本以上の水平ラインの信号を同時
に、かつ水平走査の度に一部を重ならせた状態で
ずらして読み出す事ができ、垂直相関性を高める
事ができる。又、輪郭信号も２次以上の輪郭信号
を作る事ができる。尚スイツチ回路は光電変換装
置内に設けても良い。

（効果） 以上説明した如く、本発明によれば輪郭補正信
号を簡単な構成で得る事ができ、しかも垂直相関
の大きな隣接する画素ラインの信号から作るので
偽信号も少ない。

【図面の簡単な説明】

第１図ａは本発明の一実施例に係る光センサセ
ルの平面図、第１図ｂは断面図、第２図は等価回
路、第３図ａは蓄積時間と読み出し電圧との関係
を示す図、第３図ｂはバイアス電圧と読出し時間
の関係を示す図、第４図ａはリフレツシユ動作時
の等価回路図、第４図ｂはリフレツシユ時間とベ
ース電位との関係を示す図、第５図は撮像用光電
変換装置の構成例図、第６図はその駆動方法を説
明する為の図、第７図は撮像装置の一例を示す
図、第８図ａは本発明の第１実施例の構成図、第
８図ｂはその波形図、第９図は第１実施例の駆動
方法を説明する図、第１０図はスイツチ回路１０
１の構成を示す図、第１１図はスイツチ回路１０
１の動作を説明する図、第１２図は本発明の第２
実施例図、第１３図はスイツチ回路８０の駆動方
法を説明する図、第１４図ａは従来の輪郭補償回
路の構成図、第１４図ｂはその各部の波形図であ
る。 １００……光電変換装置、CKD……クロツク
ドライバー、CKG……クロツクジエネレータ、
６８，１０１，８０……スイツチ回路。

Claims (1)

1. 【特許請求の範囲】 １ 行及び列方向に配列された複数の非破壊読み
   出し可能な光電変換素子を含む光電変換手段、 該光電変換手段の隣接する所定の組み合わせの
   ３行以上の信号を同時に読み出すと共に、１水平
   期間毎に前記組み合わせの一部を互いにオーバー
   ラツプさせながらずらして読み出す制御手段、 前記の同時に読み出された３行以上の信号を互
   いに演算することにより輪郭の補正された映像信
   号を形成する輪郭補正手段と、 を有する撮像装置。