JPH0888243A - Bga型半導体装置及びその製造方法 - Google Patents

Bga型半導体装置及びその製造方法

Info

Publication number
JPH0888243A
JPH0888243A JP28806494A JP28806494A JPH0888243A JP H0888243 A JPH0888243 A JP H0888243A JP 28806494 A JP28806494 A JP 28806494A JP 28806494 A JP28806494 A JP 28806494A JP H0888243 A JPH0888243 A JP H0888243A
Authority
JP
Japan
Prior art keywords
wiring pattern
hole
insulating film
solder paste
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28806494A
Other languages
English (en)
Other versions
JP2988286B2 (ja
Inventor
Mamoru Onda
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP28806494A priority Critical patent/JP2988286B2/ja
Publication of JPH0888243A publication Critical patent/JPH0888243A/ja
Application granted granted Critical
Publication of JP2988286B2 publication Critical patent/JP2988286B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

(57)【要約】 【目的】絶縁フィルム側にボールを形成する方法を採用
しながら、構造を簡単かつ安価にし、歩留り及び信頼性
を高める。 【構成】TABテープ18を使う。TABテープ18
は、バイアホール4を形成した絶縁フィルム1の片面
に、バイアホール4を覆う配線パターン2が形成され、
この配線パターン2のインナリード7に半導体チップを
バンプ8で接続したものである。配線パターン側と反対
側からバイアホール4内及びバイアホール周辺部にハン
ダペースト13を印刷し、リフローしてハンダペースト
13の直上の絶縁フィルム1側にハンダによる金属ボー
ル3を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はBGA型半導体装置及び
その製造方法に関するものである。
【0002】
【従来の技術】従来のBGA(Ball Grid Array )型半
導体装置の断面構造を図7により説明する。LSIチッ
プ5は、絶縁フィルム1を有するTABテープ18のイ
ンナーリード7の先端にバンプ8を介して接続される。
接続部及びLSIチップ5の表面はポッティング封止レ
ジン6により封止され保護される。引出端子である金属
ボール3(通常ハンダで構成される)は配線パターン2
側に形成される。
【0003】その金属ボール3の形成部の表面を図10
に示す。金属ボールが形成されるボール形成ランド11
を除き、全面にソルダーレジスト10を塗布する。塗布
の目的は配線パターン2の保護と円形のボール形成ラン
ド11とを作り、ボール形成ランド11上に確実に独立
した金属ボールを形成するためである。
【0004】上記の様に金属ボールを配線パターン2側
に作るのではなく、それと反対側、即ち絶縁フィルム1
側に金属ボールを作る場合がある。この場合のボール形
成部の断面拡大図を図9に示した。この場合には絶縁フ
ィルム1にバイアホール4をパンチングまたはドリル等
により開口させ、その後バイアホール4の一方の開口を
塞ぐテンティングパッド20を作る配線パターン2を形
成させる。
【0005】即ちバイアホール4などの穴開け後に、銅
箔を貼り付け(接着剤付きの絶縁フィルムを用いるので
接着剤にも穴は開いている)ホトケミカルエッチング法
にて配線パターン2を形成させるものである。
【0006】配線パターン形成後、絶縁フィルム1の表
面に導体を引き出すために銅めっきを行い、そのめっき
層9(黒く塗りつぶした部分)をバイアホール4内全
面、及び絶縁フィルム1表面の一部に形成する。めっき
層9のうち、ボールを形成する部分を除き、全面にソル
ダレジスト10を塗布し、塗布後、ボール形成部上に金
属ボール3を作る。このときの表面を図10に示す。バ
イアホール4の周囲には、バイアホールめっきランド1
2を作り、そこから配線パターン22をこれもめっき層
で作り、ボール形成ランド11に導く。
【0007】このため、絶縁フィルム側に金属ボールを
形成する方法は、配線パターン側に金属ボールを形成す
る方法と比較して、無電解銅めっき及び絶縁フィルム側
のバイアホールめっきランド12、配線パターン22、
及びボール形成ランド11の形成のためのケミカルエッ
チングが必要となる。
【0008】
【発明が解決しようとする課題】上述したように、引出
端子である金属ボールをTABテープに形成する場合、
従来、配線パターン側に形成する場合と、絶縁フィルム
側に形成する場合との2通りがある。これらは共に枚葉
式であって連続製造ができない。また、それぞれ次に述
べるような欠点があった。
【0009】(1)配線パターン側にホールを形成する
場合 ソルダーレジストの塗布が必要である ソルダーレジストに欠陥がある場合(実はこれが非常
に多い)、ハンダボールの金属が飛散し、配線パターン
間の短絡の原因となる 図8の様にボール形成ランドに配線パターンを引き回
すことになるため、ボールピッチを狭くすると、ボール
形成ランドと配線パターンが短絡するため、ボールピッ
チを狭くできない (2)絶縁フィルム側にボールを形成する場合 銅めっきが必要である 絶縁フィルム側にも配線パターンの形成が必要である ソルダレジストの塗布も必要など、工程が非常に複雑
で歩留りが悪く、高価である バイアホールめっき層を作るため、温度サイクル応力
がめっき層に集中して、バイアホールクラックが生じや
すくなり、信頼性が低下する 本発明の目的は、絶縁フィルム側にボールを形成する方
法を採用しながら、上述した従来技術の欠点を解消し
て、構造が簡単かつ安価で、歩留り及び信頼性の高いB
GA型半導体装置及びその製造方法を提供することにあ
る。
【0010】
【課題を解決するための手段】第1の発明は、ホールを
形成した絶縁フィルムの片面に、上記ホールを覆う配線
パターンが形成され、該配線パターンのインナリードに
半導体チップを接続したTBAテープにおいて、上記配
線パターン側と反対側からホール内に上記配線パターン
と接続される導電体を埋め込んで、該導電体の直上の絶
縁フィルム側に金属ボールを設けたものである。
【0011】第2の発明は、ホールを形成した絶縁フィ
ルムの片面に、上記ホールを覆う配線パターンが形成さ
れ、該配線パターンのインナリードに半導体チップを接
続したTABテープを備え、上記配線パターン側と反対
側からホール内及びホールの開口部周辺にハンダペース
トを印刷して、該ハンダペーストを上記配線パターンに
接続させ、印刷後、リフローして上記ホールの開口部直
上の絶縁フィルム側にハンダによる金属ボールを形成し
たものである。
【0012】第3の発明は、ホールを形成した絶縁フィ
ルムの片面に、上記ホールを覆う配線パターンが形成さ
れ、該配線パターンのインナリードに半導体チップを接
続したTABテープを備え、上記配線パターン側と反対
側からホール内に樹脂金属粉混合の導電性ペーストを埋
め込んで、該導電性ペーストを上記配線パターンに接続
させ、さらにホールの開口部周辺にハンダペーストを印
刷し、印刷後、リフローして上記ホールの開口部直上の
絶縁フィルム側にハンダによる金属ボールを形成したの
である。
【0013】第4の発明は、ホールを形成した絶縁フィ
ルムの片面に、ホールを覆う配線パターンが形成され、
該配線パターンのインナリードに半導体チップを接続し
たTABテープを形成して、これを第1リールに巻き取
り、上記第1リールに巻き取ったTABテープを繰り出
しながら、上記配線パターン側と反対側からホール内及
びその開口部周辺にハンダペーストを印刷して、該ハン
ダペーストを上記配線パターンと接続させ、印刷後、リ
フローして上記ホールの開口部直上の絶縁フィルム側に
ハンダによる金属ボールを形成し、この金属ボール付き
テープを第2リールに巻き取るようにしたものである。
【0014】第5の発明は、ホールを形成した絶縁フィ
ルムの片面に、ホールを覆う配線パターンが形成され、
該配線パターンのインナリードに半導体チップを接続し
たTABテープを形成して、これを第1リールに巻き取
り、上記第1リールに巻き取ったTABテープを繰り出
しながら、上記配線パターン側と反対側からホール内に
樹脂金属粉混合の導電性ペーストを埋め込んで、該導電
性ペーストを上記配線パターンに接続させ、さらにホー
ルの開口部周辺にハンダペーストを印刷し、印刷後、リ
フローして上記ホールの開口部直上の絶縁フィルム側に
ハンダによる金属ボールを形成し、この金属ボール付き
テープを第2リールに巻き取るようにしたものである。
【0015】第6の発明は、第1の発明及び第5の発明
において、金属ボールが63wt%Sn−37wt%P
b、または90wt%Pb−10wt%Snのハンダペ
ーストで構成されるものである。
【0016】
【作用】第1の発明は、予め絶縁フィルムの所定箇所に
半導体装置のピン数分のホールを形成しておく。その絶
縁フィルムの片面に配線パターンを形成し、配線パター
ンでピン数分の各ホールの一方の開口をそれぞれ閉塞す
る。そして、上記配線パターンのインナリードに半導体
チップを接続してTABテープを構成する。
【0017】上記ホールの閉塞されていない他方の開口
からホール内にハンダペーストまたは導電性ペーストな
どの導電体を埋め込み、配線パターンと接続させる。こ
の埋め込みは、通常、ハンダペーストの場合は印刷によ
って、また導電性ペーストの場合はディスペンサによっ
て行う。
【0018】ペーストを埋め込んだホールの直上にハン
ダペーストによる金属ボールを形成する。この金属ボー
ルはリフローすることによってハンダペーストから形成
する。このようにして、絶縁フィルム側にめっき層や配
線パターンなしに金属ボールが形成される。
【0019】また、第2の発明は、ホール内及びホール
の開口部周辺に同一のハンダペーストを印刷するように
したので、ホール内の穴埋めとバンプの形成が1回で済
む。また、ハンダペーストを埋め込んだホールの直上に
リフローによりバンプを作るので、スルーホール内のめ
っきやスルーホールから引き出す配線を省略することが
できる。
【0020】また、第3の発明は、ホール内に導電性ペ
ーストを埋め込むようにしたので、絶縁フィルムとの密
着性が良好となる。
【0021】また、第4の発明及び第5の発明は、各工
程をリール・ツー・リールで実現するので、BGA型半
導体装置の連続製造が可能となる。
【0022】また、第6の発明は、金属ボールを63w
t%Sn−37wt%Pb、または90wt%Pb−1
0wt%Snのハンダペーストで構成するようにしたの
で、基板実装時の熱疲労破断に対する接続強度を上げる
ことができる。
【0023】
【実施例】以下、本発明の実施例を図1〜図6を用いて
説明する。
【0024】(実施例1)まず、図2に示す35mm幅の
TABテープ28を製作した。ベースフィルムは125
μm 厚さのポリイミドに19μm 厚さのエポキシ系の接
着剤を貼り合わせたものを用い、始めに穴加工を施す。
穴加工は、送り穴23やデバイスホール24と共にバイ
アホール19を開口させる。バイアホール19の直径は
0.3mmφであり、送り穴23、及びデバイスホール2
4と一緒にパンチング金型により開口する。その後、全
面に銅箔を貼り合わせた後に、ホトケミカルエッチング
法によって配線パターン2を作る。配線パターン2には
テンティングパッド20やインナーリード7等が含まれ
る。テンティングパッド20は、TABテープ28に設
けられたバイアホール19の一方の開口を塞ぎ、バイア
ホール19内に埋め込まれたハンダペースト等の導電体
と接続される部分となる。配線パターン形成工程により
TABテープキャリアの製造は終わる。
【0025】次に、図1に示すようにLSIチップ5を
接続した。即ち、バンプ8を介してインナーリード7に
LSIチップ5をギャングボンディング法により接続
後、ポッティング封止レジン6によりLSIチップ5の
表面及び接続部を封止した。バンプ8は20μm 厚さの
金めっきが、またインナーリード7には0.5mm厚さの
金めっきが施されており、550℃のギャングボンディ
ングツールを当接させることにより、225ピンの接続
を5秒間で行った。
【0026】その後、配線パターン2側と反対側から、
印刷によりバイアホール4の穴の中にハンダペーストを
埋め込んだ。印刷後の断面を図3に示す。ハンダペース
ト13はバイアホール4の中、及び開口部周辺の絶縁フ
ィルム1の上部にリング状に施した。即ち、バイアホー
ル径0.3mmφに対して、ハンダペースト13の印刷径
は0.8mmφ、絶縁フィルム1上の印刷厚さは0.5mm
である。
【0027】印刷後、230℃のリフロー炉により、図
4に示すようにハンダによる金属ボール3を形成させ
た。即ち150℃の温度で2分間予熱後、230℃で1
5秒間加熱してハンダペースト13を溶融させて、か
つ、フラックスと溶剤成分を揮発、及び外側に排出させ
ながらハンダの表面張力を応用し金属ボール3を形成さ
せた。図4のボール径は0.7mmφ、ボール高さは0.
6mmφが得られた。なおハンダペーストには63wt%
Sn−37wt%Pbの組成の微細粒子を高級アルコー
ル溶剤、ロジンフラックスと混合したものを使用した。
完成品のBGA型半導体素子の断面図を図1に示す。
【0028】上述した印刷も、リフローも全てリール・
ツー・リールの連続送り出し、巻取方式により行われ
る。そのための印刷・リフローマシンを図5に示す。L
SI付きのTABテープキャリア29を送出しリール1
6から、まず印刷装置14に送りメタルマスク法を使っ
て間欠的に印刷する。次いでリフロー炉15に導き、こ
こで連続してリフローして、巻き取りリール17で巻き
取る。TABテープキャリア29は、通常20〜50m
の長さで1巻きとして製造されるが、本実施例では50
m 長さのリール16、17を用いた。
【0029】金属ボール形成後、はじめてBGA型半導
体装置はリールから抜き加工で1個単位になり、図1の
断面形状になる。金属ボールの数はインナーリードの数
225と同数あって、15列×15行でボールピッチ
1.5mmで配列されている。
【0030】(実施例2)図6に示すように、実施例1
において、バイアホール4内にハンダペーストを埋め込
む代りに、樹脂金属粉混合の導電性ペースト21を埋め
てから、その上及びバイアホール4の周辺部にボール形
成用のハンダペースト26を所定厚さ印刷する。印刷
後、リフローして、導電性ペースト21をバイアホール
4内に埋め込むとともに、埋め込んだ導電性ペースト2
1の直上にハンダによる金属ボール3を形成させる(図
4参照)。この方法は、穴埋め工程が一回増えるが、導
電性ペースト21はエポキシ系のレジンを含むために絶
縁フィルム1との密着性がハンダより優れる特長があ
る。
【0031】(実施例3)ハンダペーストに90wt%
Pb−10wt%Snの組成のハンダペーストを用いた
点を除き実施例1と同じである。この組成はBGA型半
導体装置を基板に実装する時に、実施例1よりも熱疲労
破断に対してより強い特長がある。
【0032】
【発明の効果】
(1)請求項1に記載の発明によれば、ホール内に導電
体を埋め込んで、導電体の直上に金属ボールを設けるよ
うにしたので、ホール内にめっきを施したり、絶縁フィ
ルム側に配線パターンを形成する必要がなく、構造が非
常に簡単である。
【0033】(2)請求項2に記載の発明によれば、ホ
ールにめっき層を設けず、印刷によりホールをペースト
で穴埋めし、その直上にリフローにより金属ボールを形
成するようにしたので、工程が非常に簡単で歩留りが高
く、安価に製造できる。またホールにめっき層を設けな
いので、信頼性が向上する。
【0034】(3)請求項3に記載の発明によれば、ホ
ール内に導電性ペーストを埋め込むようにしたので、絶
縁フィルムとの密着性を向上できる。
【0035】(4)請求項4または5に記載の発明によ
れば、製造工程をリール・ツー・リールで実現している
ため、従来の枚葉式から連続式に改良でき、BGA半導
体装置をより工業的、かつ安価に製造できる。
【0036】(5)請求項6に記載の発明によれば、6
3wt%Sn−37wt%Pbまたは、90wt%Pb
−10wt%Snのハンダペーストで構成したので、基
板実装時の熱疲労破断に対する接続強度を上げることが
できる。
【図面の簡単な説明】
【図1】本発明のBGA型半導体装置の実施例を説明す
るための断面図。
【図2】TABテープキャリアの平面図
【図3】本実施例による金属ボール形成のためにバイア
ホール内にハンダペーストを印刷した断面図。
【図4】本実施例によるボール形成部の断面図。
【図5】本実施例によるハンダペースト印刷装置及びリ
フロー装置を組み込んだリール・ツー・リールの構成
図。
【図6】本実施例によるバイアホール内に導電性ペース
トを埋め込み、その直上に金属ボール形成のためのハン
ダペーストを印刷した断面図。
【図7】従来のBGA型半導体装置を説明するための断
面図。
【図8】従来の銅箔パターン側に金属ボールを形成した
場合のパターン説明図。
【図9】従来の絶縁フィルム側に金属ボールを形成した
場合の断面図。
【図10】従来の絶縁フィルム側に金属ボールを形成し
た場合の配線パッドの平面図。
【符号の説明】
1 絶縁フィルム 2 配線パターン 3 金属ボール 4 バイアホール 5 LSIチップ 6 ポッティング封止レジン 7 インナーリード 8 バンプ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】ホールを形成した絶縁フィルムの片面に、
    上記ホールを覆う配線パターンが形成され、該配線パタ
    ーンのインナリードに半導体チップを接続したTBAテ
    ープにおいて、上記配線パターン側と反対側からホール
    内に上記配線パターンと接続される導電体を埋め込ん
    で、該導電体の直上の絶縁フィルム側に金属ボールを設
    けたことを特徴とするBGA型半導体装置。
  2. 【請求項2】ホールを形成した絶縁フィルムの片面に、
    上記ホールを覆う配線パターンが形成され、該配線パタ
    ーンのインナリードに半導体チップを接続したTABテ
    ープを備え、上記配線パターン側と反対側からホール内
    及びホールの開口部周辺にハンダペーストを印刷して、
    該ハンダペーストを上記配線パターンに接続させ、印刷
    後、リフローして上記ホールの開口部直上の絶縁フィル
    ム側にハンダによる金属ボールを形成したことを特徴と
    するBGA型半導体装置の製造方法。
  3. 【請求項3】ホールを形成した絶縁フィルムの片面に、
    上記ホールを覆う配線パターンが形成され、該配線パタ
    ーンのインナリードに半導体チップを接続したTABテ
    ープを備え、上記配線パターン側と反対側からホール内
    に樹脂金属粉混合の導電性ペーストを埋め込んで、該導
    電性ペーストを上記配線パターンに接続させ、さらにホ
    ールの開口部周辺にハンダペーストを印刷し、印刷後、
    リフローして上記ホールの開口部直上の絶縁フィルム側
    にハンダによる金属ボールを形成したことを特徴とする
    BGA型半導体装置の製造方法。
  4. 【請求項4】ホールを形成した絶縁フィルムの片面に、
    ホールを覆う配線パターンが形成され、該配線パターン
    のインナリードに半導体チップを接続したTABテープ
    を形成して、これを第1リールに巻き取り、上記第1リ
    ールに巻き取ったTABテープを繰り出しながら、上記
    配線パターン側と反対側からホール内及びその開口部周
    辺にハンダペーストを印刷して、該ハンダペーストを上
    記配線パターンと接続させ、印刷後、リフローして上記
    ホールの開口部直上の絶縁フィルム側にハンダによる金
    属ボールを形成し、この金属ボール付きテープを第2リ
    ールに巻き取ることを特徴とするBGA型半導体装置の
    製造方法。
  5. 【請求項5】ホールを形成した絶縁フィルムの片面に、
    ホールを覆う配線パターンが形成され、該配線パターン
    のインナリードに半導体チップを接続したTABテープ
    を形成して、これを第1リールに巻き取り、上記第1リ
    ールに巻き取ったTABテープを繰り出しながら、上記
    配線パターン側と反対側からホール内に樹脂金属粉混合
    の導電性ペーストを埋め込んで、該導電性ペーストを上
    記配線パターンに接続させ、さらにホールの開口部周辺
    にハンダペーストを印刷し、印刷後、リフローして上記
    ホールの開口部直上の絶縁フィルム側にハンダによる金
    属ボールを形成し、この金属ボール付きテープを第2リ
    ールに巻き取ることを特徴とするBGA型半導体装置の
    製造方法。
  6. 【請求項6】上記金属ボールは63wt%Sn−37w
    t%Pb、または90wt%Pb−10wt%Snのハ
    ンダペーストで構成されることを特徴とする請求項1に
    記載のBGA型半導体装置、または請求項2ないし5の
    いずれかに記載のBGA型半導体装置の製造方法。
JP28806494A 1994-07-21 1994-11-22 Bga型半導体装置及びその製造方法 Expired - Fee Related JP2988286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28806494A JP2988286B2 (ja) 1994-07-21 1994-11-22 Bga型半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-169562 1994-07-21
JP16956294 1994-07-21
JP28806494A JP2988286B2 (ja) 1994-07-21 1994-11-22 Bga型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0888243A true JPH0888243A (ja) 1996-04-02
JP2988286B2 JP2988286B2 (ja) 1999-12-13

Family

ID=26492835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28806494A Expired - Fee Related JP2988286B2 (ja) 1994-07-21 1994-11-22 Bga型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2988286B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175151B1 (en) 1997-01-23 2001-01-16 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
KR100309470B1 (ko) * 1999-10-07 2001-11-02 김영환 마이크로 비지에이 패키지 및 제조방법
US6645794B2 (en) 2000-10-18 2003-11-11 Hitachi, Ltd. Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JP2004532396A (ja) * 2001-03-09 2004-10-21 シーメンス アクチエンゲゼルシヤフト 分析装置のためのモジュール、分析装置の交換部分としてのアプリケータおよび分析装置
KR100781146B1 (ko) * 2001-08-09 2007-11-30 삼성테크윈 주식회사 탭 본딩을 이용한 비지에이 패키지 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175151B1 (en) 1997-01-23 2001-01-16 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US6646338B2 (en) 1997-01-23 2003-11-11 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
KR100309470B1 (ko) * 1999-10-07 2001-11-02 김영환 마이크로 비지에이 패키지 및 제조방법
US6645794B2 (en) 2000-10-18 2003-11-11 Hitachi, Ltd. Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JP2004532396A (ja) * 2001-03-09 2004-10-21 シーメンス アクチエンゲゼルシヤフト 分析装置のためのモジュール、分析装置の交換部分としてのアプリケータおよび分析装置
KR100781146B1 (ko) * 2001-08-09 2007-11-30 삼성테크윈 주식회사 탭 본딩을 이용한 비지에이 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JP2988286B2 (ja) 1999-12-13

Similar Documents

Publication Publication Date Title
US6232666B1 (en) Interconnect for packaging semiconductor dice and fabricating BGA packages
JP2595909B2 (ja) 半導体装置
US6627824B1 (en) Support circuit with a tapered through-hole for a semiconductor chip assembly
US6041495A (en) Method of manufacturing a circuit board having metal bumps and a semiconductor device package comprising the same
US6825569B2 (en) BGA package having substrate with patterned solder mask defining open die attach area
US7550315B2 (en) Method for fabricating semiconductor package with multi-layer die contact and external contact
KR20070078711A (ko) 배선 기판 및 반도체 장치
US6887778B2 (en) Semiconductor device and manufacturing method
US6402970B1 (en) Method of making a support circuit for a semiconductor chip assembly
US6465886B1 (en) Semiconductor device having circuit pattern and lands thereon
JP5117270B2 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
JP2988286B2 (ja) Bga型半導体装置及びその製造方法
JP2001250876A (ja) 半導体装置及びその製造方法
KR100234694B1 (ko) 비지에이 패키지의 제조방법
JP4196606B2 (ja) 配線板の製造方法
US20080164610A1 (en) Substrate improving immobilization of ball pads for BGA packages
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JP2864984B2 (ja) ボールグリッドアレイの製造方法
JP3324472B2 (ja) Bga用tabテープの製造方法
JPH10215049A (ja) チップ・オン・ボード実装構造およびその製造方法
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法
JP3239071B2 (ja) ボール・グリッド・アレイ(bga)とその製造方法および電子装置
JP2000012772A (ja) 集積化半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees