JPH0884055A - ハイサイドスイッチ回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、サージ電圧保護機能を維持しなが
ら電源電圧に対して効率的な昇圧を行って低オン抵抗を
実現し、さらに内部素子の耐圧を考慮して安定に動作さ
せることを目的とする。 【構成】 ハイサイドスイッチ等のハイ側ＭＯＳトラン
ジスタのゲート電圧を昇圧する第１の昇圧回路１０の入
力電源電圧の高低を監視し、電源電圧が低いときは第２
の昇圧回路１２を動作させて第１の昇圧回路１０の電源
電圧入力ラインに接続されたサージ保護用ＭＯＳトラン
ジスタ６のゲート電圧を昇圧させ、電源電圧が高いとき
は第２の昇圧回路１２の動作を停止させて当該電源電圧
をサージ保護用ＭＯＳトランジスタ６のゲート電圧とす
る電源電圧監視回路２０を設けたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば車載用等の低オ
ン抵抗のハイサイドスイッチ回路に関する。

【０００２】

【従来の技術】ハイサイドスイッチ回路はハイサイドス
イッチ又はＨブリッジのハイ側のＭＯＳトランジスタの
ゲート電位を（電源電圧＋しきい値）以上に昇圧して動
作させるものである。ＭＯＳトランジスタのオン抵抗は
ゲートに印加する電圧を高くするほど低下するため、オ
ン抵抗を低くするためにはなるべく高い電圧が必要とな
る。そのため与えられた電源電圧に対して高効率な昇圧
を行う昇圧回路が求められる。また昇圧回路に電源電圧
を供給するときには最大定格電源電圧以上のサージ電圧
対策として保護回路を付加する必要がある。

【０００３】図６は、このような最大定格電源電圧以上
のサージ電圧保護機能を備えたハイサイドスイッチ回路
の第１の従来例を示している。電源電圧ライン５からの
電源電圧を入力としてハイサイドスイッチ又はＨブリッ
ジにおけるハイ側のＭＯＳトランジスタ９のゲート電圧
を昇圧する昇圧回路１０が設けられている。昇圧回路１
０は、発振器１、コンデンサ２、電源電圧ライン５から
コンデンサ２に電荷を供給するパスに接続された第１の
ダイオード３及びコンデンサ２からＭＯＳトランジスタ
９のゲートに電荷を移送するパスに接続された第２のダ
イオード４で構成されている。電源電圧ライン５と昇圧
回路１０の間には最大定格電源電圧以上のサージ電圧対
策としてサージ保護用ＭＯＳトランジスタ６が接続され
ている。電源電圧ライン５とサージ保護用ＭＯＳトラン
ジスタ６のゲートとの間には抵抗７が接続され、そのゲ
ートとグランド電位の間にはスイッチ用ＭＯＳトランジ
スタ８が接続されている。スイッチ用ＭＯＳトランジス
タ８のゲートには最大定格電源電圧以上のサージ電圧を
検出するサージ電圧検出回路１１の出力端子が接続され
ている。サージ電圧検出回路１１は、例えば特願平５−
５５０８４号で開示した図７に示すようなものがある。
図７において、電源電圧ライン５にはダイオード１１１
を通して２つの抵抗１１２，１１３が直列に接続されて
いる。２つの抵抗１１２，１１３で分割された電圧値を
コンパレータ１１４で基準電圧１１５と比較することに
よりある設定値以上の入力がコンパレータ１１４に入力
されたときに最大定格電源電圧以上のサージ電圧が発生
したと判断するようになっている。そして、従来のハイ
サイドスイッチ回路では、昇圧回路１０においてサージ
保護用ＭＯＳトランジスタ６と第１のダイオード３を通
して電源電圧ライン５からコンデンサ２に供給される電
荷を発振器１により第２のダイオード４を通して連続的
に一方向に送りだし、ＭＯＳトランジスタ９のゲートの
電位を昇圧してる。最大定格電源電圧以上のサージ電圧
が印加された場合にはサージ電圧検出回路１１にて出力
される検出信号によりスイッチ用ＭＯＳトランジスタ８
をオンし、サージ保護用ＭＯＳトランジスタ６をオフし
て昇圧回路１０を保護している。

【０００４】しかし、上記のような第１の従来例におい
ては昇圧回路１０のコンデンサ２に電荷を供給する正味
の電源電圧は、少なくてもサージ保護用ＭＯＳトランジ
スタ６のしきい値分の低下が起こる。昇圧回路１０の昇
圧レベルの理想的な最大値は（昇圧回路のコンデンサに
電荷を供給する電源電圧値）＋（発振器の電圧出力すな
わち発振器出力段の電源電圧）で決まるため、与えられ
た電源電圧に対して十分に効率的な昇圧が行えない。ま
た発振器１の出力段の電源にも同様にサージ電圧保護を
施した電源電圧を用いるとさらに昇圧レベルは低下す
る。このため、ＭＯＳトランジスタ９のゲート電位を十
分に昇圧することができず、オン抵抗を所望の値まで低
減することができない。

【０００５】これに対し、サージ保護用ＭＯＳトランジ
スタのゲート電圧を昇圧する構成とすることで昇圧回路
の電源電圧がサージ保護用ＭＯＳトランジスタのしきい
値分だけ低下するのを防止するようにした他の従来技術
がある。次に、この従来技術を説明する。

【０００６】図８は、第２の従来例を示している。この
従来例では、電源電圧を入力としてサージ保護用ＭＯＳ
トランジスタ６のゲート電圧を昇圧する第２の昇圧回路
１２が設けられている。１３は抵抗である。この構成に
より、サージ保護ＭＯＳトランジスタ６のゲートは、第
２の昇圧回路１２によって（電源電圧＋しきい値）以上
に昇圧される。そのため第１の昇圧回路１０の電源電圧
は、サージ保護用ＭＯＳトランジスタ６のしきい値分の
低下が起きない。これにより、第２の従来例では、最大
定格電源電圧以上のサージ電圧保護機能を維持しながら
サージ保護用ＭＯＳトランジスタ６のゲート電圧を（電
源電圧＋しきい値）以上に上げて第１の昇圧回路１０で
十分効率的な昇圧が行えるようにしている。

【０００７】図９は、第３の従来例を示している。この
従来例では、昇圧回路１０の昇圧出力がサージ保護用Ｍ
ＯＳトランジスタ６のゲートに、ダイオード１４を備え
たフィードバック系１５を介してフィードバックされて
いる。この構成により、サージ保護用ＭＯＳトランジス
タ６のゲートは昇圧回路１０によって（電源電圧＋しき
い値）以上に昇圧される。そのため昇圧回路１０の電源
電圧は、サージ保護用ＭＯＳトランジスタ６のしきい値
分の低下が起きない。これにより、第３の従来例では、
最大定格電源電圧以上のサージ電圧保護機能を維持しな
がら１つの昇圧回路でけでサージ保護用ＭＯＳトランジ
スタ６のゲート電圧を（電源電圧＋しきい値）以上に上
げることが可能になっている。

【０００８】図１０は、第４の従来例を示している。こ
の従来例では、昇圧回路１０の昇圧出力がコンデンサ２
と第２のダイオード４の接続点から取り出され、その昇
圧出力がサージ保護用ＭＯＳトランジスタ６のゲート
に、ダイオード１４を備えたフィードバック系１６を介
してフィードバックされている。これにより、第４の従
来例では、サージ保護用ＭＯＳトランジスタ６のゲート
は昇圧回路１０によって（電源電圧＋しきい値）以上に
昇圧されている。そのため第４の従来例では昇圧回路１
０の出力の取り出し箇所が第３の従来例とは異なってい
る。サージ保護用ＭＯＳトランジスタ６のゲートの電位
は（電源電圧＋しきい値）以上に昇圧すればよいが昇圧
回路１０の出力において第２のダイオード４の順方向電
圧ドロップの影響を無くしたほうがより確実にサージ保
護用ＭＯＳトランジスタ６のゲート電位を昇圧できる。
特に第２のダイオード４の順方向電圧ドロップが大きい
場合には有効である。このようにして昇圧回路１０の電
源電圧は、サージ保護用ＭＯＳトランジスタ６のしきい
値分の低下が起きない。したがって、第４の従来例にお
いても、最大定格電源電圧以上のサージ電圧保護機能を
維持しながら１つの昇圧回路だけでサージ保護用ＭＯＳ
トランジスタ６のゲート電位を（電源電圧＋しきい値）
以上に上げることが可能になっている。

【０００９】

【発明が解決しようとする課題】第１の従来例では、昇
圧回路のコンデンサに電荷を供給する正味の電源電圧
は、少なくてもサージ保護用ＭＯＳトランジスタのしき
い値分の低下が起きて昇圧レベルが低下し、また昇圧回
路における発振器の出力段の電源にも同様にサージ電圧
保護を施した電源電圧を用いるとさらに昇圧レベルが低
下してしまう。このため、ハイサイドスイッチ等におけ
るハイ側ＭＯＳトランジスタのゲート電圧を十分に昇圧
することができず、オン抵抗を所望の値まで低減するこ
とができないという問題があった。ところで、ハイサイ
ドスイッチ回路を車載する場合、電源電圧はバッテリー
電圧になる。バッテリー電圧は車載バッテリーの場合、
充電状態によって電圧値が変動する。図１１は、このバ
ッテリー電圧Ｖｂａｔの変動に対する昇圧回路１０の昇
圧電圧ＶＣ及びＭＯＳトランジスタ９のゲート・ソース
間電圧Ｖｇｓの電圧変動の関係を示している。電源電圧
としてのバッテリー電圧Ｖｂａｔの変動に対し、昇圧電
圧ＶＣ及びゲート・ソース間電圧Ｖｇｓは大きく変動す
る。このため、第２の昇圧回路１２の配設又は昇圧回路
１０の昇圧出力のフィードバックにより、サージ保護用
ＭＯＳトランジスタ６のゲート電圧を昇圧するようにし
た第２〜第４の従来例では、バッテリー電圧Ｖｂａｔが
低い場合にはＭＯＳトランジスタ９のゲート電圧を高く
するのに有効であるが、バッテリー電圧Ｖｂａｔが高い
場合には、逆にＭＯＳトランジスタ９のゲート電圧を高
くし過ぎてしまうという問題がある。ＭＯＳトランジス
タ９のゲート電圧を高くし過ぎると次のような弊害があ
る。すなわち、第１に、昇圧回路１０におけるコンデン
サ２に耐圧の大きなものが必要となる。第２にＭＯＳト
ランジスタ９にゲート耐圧を超えたゲート電圧がかかる
恐れがある。

【００１０】本発明は、このような従来の問題点に着目
してなされたもので、最大定格電源電圧以上のサージ電
圧保護機能を維持しながら与えられた電源電圧に対して
十分効率的な昇圧を行って低オン抵抗を実現することが
でき、さらに内部素子の耐圧を考慮して安定に動作する
ハイサイドスイッチ回路を提供することを目的としてい
る。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、電源電圧を入力としてハイ
サイドスイッチ又はＨブリッジにおけるハイ側のＭＯＳ
トランジスタのゲート電圧を昇圧する第１の昇圧回路
と、該第１の昇圧回路における前記電源電圧の入力ライ
ンに接続されたサージ保護用ＭＯＳトランジスタと、電
源電圧を入力として前記サージ保護用ＭＯＳトランジス
タのゲート電圧を昇圧する第２の昇圧回路と、最大定格
電源電圧以上のサージ電圧の印加を検出したとき前記サ
ージ保護用ＭＯＳトランジスタをオフするサージ電圧検
出回路とを有するハイサイドスイッチ回路において、所
定電圧値に対する前記電源電圧の高低を監視し、電源電
圧が低いときは前記第２の昇圧回路を作動させて前記サ
ージ保護用ＭＯＳトランジスタのゲート電圧を昇圧さ
せ、電源電圧が高いときは前記第２の昇圧回路の昇圧動
作を停止させて当該電源電圧を前記サージ保護用ＭＯＳ
トランジスタのゲート電圧とする電源電圧監視回路を設
けてなることを要旨とする。

【００１２】請求項２記載の発明は、電源電圧を入力と
してハイサイドスイッチ又はＨブリッジにおけるハイ側
のＭＯＳトランジスタのゲート電圧を昇圧する第１の昇
圧回路と、該第１の昇圧回路における前記電源電圧の入
力ラインに接続されたサージ保護用ＭＯＳトランジスタ
と、電源電圧を入力として前記サージ保護用ＭＯＳトラ
ンジスタのゲート電圧を昇圧する第２の昇圧回路と、最
大定格電源電圧以上のサージ電圧の印加を検出したとき
前記サージ保護用ＭＯＳトランジスタをオフするサージ
電圧検出回路とを有するハイサイドスイッチ回路におい
て、所定電圧値に対する前記第１の昇圧回路の昇圧電圧
の高低を監視し、その昇圧電圧が低いときは前記第２の
昇圧回路を作動させて前記サージ保護用ＭＯＳトランジ
スタのゲート電圧を昇圧させ、前記昇圧電圧が高いとき
は前記第２の昇圧回路の昇圧動作を停止させて前記電源
電圧を前記サージ保護用ＭＯＳトランジスタのゲート電
圧とする昇圧電圧監視回路を設けてなることを要旨とす
る。

【００１３】請求項３記載の発明は、電源電圧を入力と
してハイサイドスイッチ又はＨブリッジにおけるハイ側
のＭＯＳトランジスタのゲート電圧を昇圧する昇圧回路
と、該昇圧回路における前記電源電圧の入力ラインに接
続されたサージ保護用ＭＯＳトランジスタと、前記昇圧
回路による昇圧電圧を前記サージ保護用ＭＯＳトランジ
スタのゲートにフィードバックするフィードバック系
と、最大定格電源電圧以上のサージ電圧の印加を検出し
たとき前記サージ保護用ＭＯＳトランジスタをオフする
サージ電圧検出回路とを有するハイサイドスイッチ回路
において、所定電圧値に対する前記電源電圧の高低を監
視し、電源電圧が低いときは前記フィードバック系をオ
ン状態として前記昇圧電圧を前記サージ保護用ＭＯＳト
ランジスタのゲートにフィードバックさせ、電源電圧が
高いときは前記フィードバック系をオフ状態として当該
電源電圧を前記サージ保護用ＭＯＳトランジスタのゲー
ト電圧とする電源電圧監視回路を設けてなることを要旨
とする。

【００１４】請求項４記載の発明は、発振器、コンデン
サ、電源電圧ラインから前記コンデンサに電荷を供給す
るパスに接続した第１のダイオード、前記コンデンサか
らハイサイドスイッチ又はＨブリッジにおけるハイ側の
ＭＯＳトランジスタのゲートに電荷を移送するパスに接
続した第２のダイオードを備え、電源電圧を入力として
前記ＭＯＳトランジスタのゲート電圧を昇圧する昇圧回
路と、前記電源電圧ラインに接続されたサージ保護用Ｍ
ＯＳトランジスタと、前記昇圧回路による昇圧電圧を前
記コンデンサと第２のダイオードの接続点から取り出
し、第３のダイオードを介して前記サージ保護用ＭＯＳ
トランジスタのゲートにフィードバックするフィードバ
ック系と、最大定格電源電圧以上のサージ電圧の印加を
検出したとき前記サージ保護用ＭＯＳトランジスタをオ
フするサージ電圧検出回路とを有するハイサイドスイッ
チ回路において、前記昇圧回路における昇圧電圧の取り
出し点と前記フィードバック系における第３のダイオー
ドの間に抵抗を接続し、この接続点と接地電位の間にス
イッチング素子を接続し、所定電圧値に対する前記電源
電圧の高低を監視し電源電圧が低いときは前記スイッチ
ング素子をオフ状態として前記昇圧電圧を前記サージ保
護用ＭＯＳトランジスタのゲートにフィードバックさ
せ、電源電圧が高いときは前記スイッチング素子をオン
させて前記フィードバック系をオフ状態とし当該電源電
圧を前記サージ保護用ＭＯＳトランジスタのゲート電圧
とする電源電圧監視回路を設けてなることを要旨とす
る。

【００１５】

【作用】請求項１記載の発明においては、電源電圧が所
定値以下の場合、サージ保護用ＭＯＳトランジスタのゲ
ート電圧は第２の昇圧回路により（電源電圧＋しきい
値）以上に昇圧される。したがって、第１の昇圧回路に
入力する電源電圧はサージ保護用ＭＯＳトランジスタの
しきい値分の低下が起きず、十分効率的な昇圧が行われ
る。電源電圧が所定値以上になった場合、第２の昇圧回
路の昇圧動作が停止され、サージ保護用ＭＯＳトランジ
スタのゲートには電源電圧が与えられる。このため、第
１の昇圧回路に入力する電源電圧は、サージ保護用ＭＯ
Ｓトランジスタのしきい値分の低下が起き、内部素子に
かかる電圧が制限される。一方、最大定格電源電圧以上
のサージ電圧が印加された場合は、サージ保護用ＭＯＳ
トランジスタがオフして第１の昇圧回路が保護される。

【００１６】請求項２記載の発明においては、第１の昇
圧回路の昇圧電圧そのものが直接監視され、その昇圧電
圧が所定値以下の場合、サージ保護用ＭＯＳトランジス
タのゲート電圧は第２の昇圧回路により（電源電圧＋し
きい値）以上に昇圧される。したがって、第１の昇圧回
路に入力する電源電圧はサージ保護用ＭＯＳトランジス
タのしきい値分の低下が起きず、十分効率的な昇圧が行
われる。電源電圧が高くなって昇圧電圧が所定値以上に
なった場合は、第２の昇圧回路の昇圧動作が停止され、
サージ保護用ＭＯＳトランジスタのゲートには電源電圧
が与えられる。このため、第１の昇圧回路に入力する電
源電圧は、サージ保護用ＭＯＳトランジスタのしきい値
分の低下が起き、内部素子にかかる電圧が制限される。

【００１７】請求項３記載の発明においては、昇圧回路
の昇圧電圧をサージ保護用ＭＯＳトランジスタのゲート
にフィードバックするフィードバック系が設けられ、電
源電圧が所定値以下の場合は、そのフィードバック系が
オン状態となって昇圧電圧がサージ保護用ＭＯＳトラン
ジスタのゲートにフィードバックされる。このため、昇
圧回路に入力する電源電圧はサージ保護用ＭＯＳトラン
ジスタのしきい値分の低下が起きず、十分効率的な昇圧
が行われる。電源電圧が所定値以上になった場合は、フ
ィードバック系がオフ状態となり、サージ保護用ＭＯＳ
トランジスタのゲートには電源電圧が与えられる。この
ため、昇圧回路に入力する電源電圧は、サージ保護用Ｍ
ＯＳトランジスタのしきい値分の低下が起き、内部素子
にかかる電圧が制限される。

【００１８】請求項４記載の発明においては、フィード
バック系における昇圧電圧の取り出し点が、昇圧回路に
おけるコンデンサと第２のダイオードの接続点となって
いる。したがって、電源電圧が所定値以下の場合、第２
のダイオードの順方向電圧ドロップの影響の無い昇圧電
圧がサージ保護用ＭＯＳトランジスタのゲートへフィー
ドバックされて昇圧回路は、電源電圧に対しより一層効
率的な昇圧を行うことが可能となる。

【００１９】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１は、本発明の第１の実施例を示す図である。な
お、図１及び後述の第２〜第４の各実施例を示す図にお
いて、前記図６〜図１０における回路及び素子等と同一
ないし均等のものは、前記と同一符号を以って示し重複
した説明を省略する。本実施例では、前記第２の従来例
（図８）の構成において、新たに電源電圧監視回路２０
を追加し、その出力により第２の昇圧回路１２の作動・
非作動を制御できるように、電源電圧監視回路２０の出
力端子から第２の昇圧回路１２における制御機能付き発
振器１７に制御線が接続されている。電源電圧監視回路
２０において、分割抵抗２１，２２で分割された電源電
圧ライン５からの入力電源電圧はコンパレータ２３の反
転入力端子に入力される。非反転入力端子には、バンド
ギャップリファレンス回路のような電源に依存しない安
定な基準電圧回路２４の出力が与えられている。コンパ
レータ２３は電源電圧値の高低を監視し、電源電圧が所
定値より高い場合には出力を反転する。コンパレータ２
３の出力は第２の昇圧回路１２における制御機能付き発
振器１７に与えられ、電源電圧が高い場合には第２の昇
圧回路１２は昇圧を停止して電源電圧を直接出力し、電
源電圧が低い場合には昇圧した電圧をサージ保護用ＭＯ
Ｓトランジスタ６のゲートに出力する。図２は、制御機
能付き発振器１７の回路構成例を示している。複数個の
インバータ１７１、抵抗１７２、コンデンサ１７３及び
ＮＡＮＤゲート１７４で構成されたＣＲ発振回路であっ
て、ＮＡＮＤゲート１７４の入力端子をハイレベルにす
ると発振し、ロウレベルにすると発振が停止する。

【００２０】次に、本実施例の動作を説明する。電源電
圧ライン５には、車両のバッテリーを含む充電系が接続
されている。電源電圧監視回路２０は、バッテリー電圧
の変動を常時監視している。電源電圧が所定値以下の場
合、サージ保護用ＭＯＳとトランジスタ６のゲート電圧
は第２の昇圧回路１２により（電源電圧＋しきい値）以
上に昇圧されている。そのため、第１の昇圧回路１０の
電源電圧はサージ保護用ＭＯＳトランジスタ６のしきい
値分の低下が起きない。これにより、第１の昇圧回路１
０で十分効率的な昇圧が行われる。電源電圧が所定値以
上になった場合は、電源電圧監視回路２０は第２の昇圧
回路１２に昇圧オフ指令を出す。この昇圧オフ指令によ
り制御機能付き発振器１７は発振を停止し、第２の昇圧
回路１２は昇圧を停止する。この動作により、サージ保
護用ＭＯＳトランジスタ６のゲート電圧は電源電圧にほ
ぼ等しくなる。そのため、第１の昇圧回路１０の電源電
圧はサージ保護用ＭＯＳトランジスタ６のしきい値分の
低下が起き、昇圧用ＭＯＳコンデンサ２、ＭＯＳトラン
ジスタ９にかかる昇圧電圧ＶＣ、ゲートソース間Ｖｇｓ
は制限される。これにより、過大な電圧が素子にかかる
ことが防止される。電源電圧監視回路２０の判断レベル
は、内部素子の耐圧によるが、例えば１２Ｖ程度であ
る。一方、最大定格電源電圧以上のサージが印加された
場合にはサージ電圧検出回路１１からの検出信号でスイ
ッチ用のＭＯＳとトランジスタ８がオンし、サージ保護
用ＭＯＳトランジスタ６がオフして第１の昇圧回路１０
が保護される。

【００２１】上述のように、本実施例によれば、最大定
格電源電圧以上のサージ電圧保護機能を維持しながら与
えられた電源電圧に対して十分効率的な昇圧が行われて
低オン抵抗を実現することができ、さらに内部素子の耐
圧を考慮した安定な動作が得られる。

【００２２】図３には、本発明の第２の実施例を示す。
本実施例は、上記第１の実施例のように、電源電圧の上
昇をみるのではなく、第１の昇圧回路１０の昇圧電圧そ
のものを直接監視する昇圧電圧監視回路３０が設けられ
ている。そして昇圧電圧監視回路３０の出力により第２
の昇圧回路１２の作動・非作動を制御できるように、昇
圧電圧監視回路３０の出力端子から第２の昇圧回路１２
における制御機能付き発振器１７に制御線が接続されて
いる。昇圧電圧監視回路３０において、第１の昇圧回路
１０の昇圧電圧は分割抵抗３１，３２で分割され、コン
パレータ３３の反転入力端子に入力される。非反転入力
端子には基準電圧回路３４の出力が与えられている。コ
ンパレータ３３は第１の昇圧回路１０の昇圧電圧ＶＣの
状態を監視し、昇圧電圧が高い場合には、出力を反転す
る。以後は第１の実施例と同様な動作により、過大な電
圧が生じた場合に第２の昇圧回路１２の昇圧動作を停止
する。

【００２３】上述のように、本実施例によれば、最大定
格電源電圧以上のサージ電圧保護機能を維持しながら与
えられた電源電圧に対して十分効率的な昇圧が行われて
低オン抵抗を実現することができ、さらに内部素子の耐
圧を考慮した安定な動作が得られる。

【００２４】図４には、本発明の第３の実施例を示す。
本実施例では、前記第３の従来例（図９）の構成におい
て、新たに電源電圧監視回路２０を追加し、その出力に
より昇圧回路１０の昇圧電圧をサージ保護用ＭＯＳトラ
ンジスタ６のゲートにフィードバックするフィードバッ
ク系１５のオンオフを制御するようになっている。この
制御動作を実現するため、昇圧回路１０の出力端子とフ
ィードバック系１５におけるダイオード１４との間に抵
抗２５が接続され、抵抗２５とダイオード１４の接続点
と接地電位との間に第２のスイッチ用ＭＯＳトランジス
タ２６が接続されている。そして第２のスイッチ用ＭＯ
Ｓトランジスタ２６のゲートに電源電圧監視回路２０の
出力端子が接続されている。電源電圧監視回路２０の回
路構成及びその電源電圧監視動作は、第１の実施例のも
のと同じである。

【００２５】第３の実施例の動作を説明する。電源電圧
が所定値より高い場合は、コンパレータ２３の出力はハ
イレベルになり、第２のスイッチ用ＭＯＳトランジスタ
２６はオンされる。これによりサージ保護用ＭＯＳトラ
ンジスタ６のゲートへ昇圧回路１０の昇圧電圧ＶＣをフ
ィードバックする作用はなくなり、昇圧回路１０の昇圧
電圧はサージ保護用ＭＯＳトランジスタ６のしきい値電
圧分低下する。電源電圧が所定値より低い場合は、コン
パレータ２３の出力はロウレベルになり第２のスイッチ
用ＭＯＳトランジスタ２６はオフされる。この結果、サ
ージ保護用ＭＯＳトランジスタ６のゲートへ昇圧電圧Ｖ
Ｃをフィードバックする作用が働き、昇圧回路１０の昇
圧電圧はサージ保護用ＭＯＳトランジスタ６のしきい値
電圧分低下するのが防止される。

【００２６】上述のように、本実施例によれば、昇圧回
路は１つだけで、最大定格電源電圧以上のサージ電圧保
護機能を維持しながら与えられた電源電圧に対して十分
効率的な昇圧が行われて低オン抵抗を実現することがで
き、さらに内部素子の耐圧を考慮した安定な動作が得ら
れる。

【００２７】図５には、本発明の第４の実施例を示す。
本実施例は、前記第４の従来例（図１０）の構成におい
て、新たに電源電圧監視回路２０を追加したものであ
る。すなわち、上記第３の実施例の構成に対し、昇圧回
路１０の昇圧出力がコンデンサ２と第２のダイオード４
の接続点から取り出されている点のみが異なっている。
このため、電源電圧が低い場合、サージ保護用ＭＯＳト
ランジスタ６のゲートへ、第２のダイオード４の順方向
電圧ドロップの影響の無い昇圧電圧がフィードバックさ
れて昇圧回路１０は、電源電圧に対しより一層効率的な
昇圧を行うことが可能となる。

【００２８】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、電源電圧を入力としてハイサイドスイッチ
又はＨブリッジにおけるハイ側のＭＯＳトランジスタの
ゲート電圧を昇圧する第１の昇圧回路と、該第１の昇圧
回路における前記電源電圧の入力ラインに接続されたサ
ージ保護用ＭＯＳトランジスタと、電源電圧を入力とし
て前記サージ保護用ＭＯＳトランジスタのゲート電圧を
昇圧する第２の昇圧回路と、最大定格電源電圧以上のサ
ージ電圧の印加を検出したとき前記サージ保護用ＭＯＳ
トランジスタをオフするサージ電圧検出回路とを有する
ハイサイドスイッチ回路において、所定電圧値に対する
前記電源電圧の高低を監視し、電源電圧が低いときは前
記第２の昇圧回路を作動させて前記サージ保護用ＭＯＳ
トランジスタのゲート電圧を昇圧させ、電源電圧が高い
ときは前記第２の昇圧回路の昇圧動作を停止させて当該
電源電圧を前記サージ保護用ＭＯＳトランジスタのゲー
ト電圧とする電源電圧監視回路を設けたため、電源電圧
が所定電圧値以下の場合、第１の昇圧回路に入力する電
源電圧はサージ保護用ＭＯＳトランジスタのしきい値分
の低下が起きず十分効率的な昇圧が行われ、電源電圧が
所定電圧値以上の場合は、第１の昇圧回路に入力する電
源電圧はサージ保護用ＭＯＳトランジスタのしきい値分
の低下が起き、内部素子にかかる電圧が制限される。し
たがって最大定格電源電圧以上のサージ電圧保護機能を
維持しながら与えられた電源電圧に対して十分効率的な
昇圧を行って低オン抵抗を実現することができ、さらに
内部素子の耐圧を考慮した安定な動作をさせることがで
きる。

【００２９】請求項２記載の発明によれば、電源電圧を
入力としてハイサイドスイッチ又はＨブリッジにおける
ハイ側のＭＯＳトランジスタのゲート電圧を昇圧する第
１の昇圧回路と、該第１の昇圧回路における前記電源電
圧の入力ラインに接続されたサージ保護用ＭＯＳトラン
ジスタと、電源電圧を入力として前記サージ保護用ＭＯ
Ｓトランジスタのゲート電圧を昇圧する第２の昇圧回路
と、最大定格電源電圧以上のサージ電圧の印加を検出し
たとき前記サージ保護用ＭＯＳトランジスタをオフする
サージ電圧検出回路とを有するハイサイドスイッチ回路
において、所定電圧値に対する前記第１の昇圧回路の昇
圧電圧の高低を監視し、その昇圧電圧が低いときは前記
第２の昇圧回路を作動させて前記サージ保護用ＭＯＳト
ランジスタのゲート電圧を昇圧させ、前記昇圧電圧が高
いときは前記第２の昇圧回路の昇圧動作を停止させて前
記電源電圧を前記サージ保護用ＭＯＳトランジスタのゲ
ート電圧とする昇圧電圧監視回路を設けたため、第１の
昇圧回路の昇圧電圧そのものが直接監視され、電源電圧
が低く上記昇圧電圧が所定値以下の場合、第１の昇圧回
路に入力する電源電圧はサージ保護用ＭＯＳトランジス
タのしきい値分の低下が起きず十分効率的な昇圧が行わ
れる。また、電源電圧が高く上記昇圧電圧が所定値以上
の場合は、第１の昇圧回路に入力する電源電圧はサージ
保護用ＭＯＳトランジスタのしきい値分の低下が起き、
内部素子にかかる電圧が制限される。したがって、請求
項１記載の発明の効果と同様の効果が得られる。

【００３０】請求項３記載の発明によれば、電源電圧を
入力としてハイサイドスイッチ又はＨブリッジにおける
ハイ側のＭＯＳトランジスタのゲート電圧を昇圧する昇
圧回路と、該昇圧回路における前記電源電圧の入力ライ
ンに接続されたサージ保護用ＭＯＳトランジスタと、前
記昇圧回路による昇圧電圧を前記サージ保護用ＭＯＳト
ランジスタのゲートにフィードバックするフィードバッ
ク系と、最大定格電源電圧以上のサージ電圧の印加を検
出したとき前記サージ保護用ＭＯＳトランジスタをオフ
するサージ電圧検出回路とを有するハイサイドスイッチ
回路において、所定電圧値に対する前記電源電圧の高低
を監視し、電源電圧が低いときは前記フィードバック系
をオン状態として前記昇圧電圧を前記サージ保護用ＭＯ
Ｓトランジスタのゲートにフィードバックさせ、電源電
圧が高いときは前記フィードバック系をオフ状態として
当該電源電圧を前記サージ保護用ＭＯＳトランジスタの
ゲート電圧とする電源電圧監視回路を設けたため、電源
電圧が所定値以下の場合は、昇圧回路の昇圧電圧がサー
ジ保護用ＭＯＳトランジスタのゲートにフィードバック
されて昇圧回路に入力する電源電圧はサージ保護用ＭＯ
Ｓトランジスタのしきい値分の低下が起きず十分効率的
な昇圧が行われる。電源電圧が所定値以上の場合は、昇
圧回路の昇圧電圧はサージ保護用ＭＯＳトランジスタの
ゲートにフィードバックされず、昇圧回路に入力する電
源電圧はサージ保護用ＭＯＳトランジスタのしきい値分
の低下が起き、内部素子にかかる電圧が制限される。し
たがって、昇圧回路は１つだけで最大定格電源電圧以上
のサージ電圧保護機能を維持しながら与えられた電源電
圧に対して十分効率的な昇圧を行って低オン抵抗を実現
することができ、さらに内部素子の耐圧を考慮した安定
な動作をさせることができる。

【００３１】請求項４記載の発明によれば、発振器、コ
ンデンサ、電源電圧ラインから前記コンデンサに電荷を
供給するパスに接続した第１のダイオード、前記コンデ
ンサからハイサイドスイッチ又はＨブリッジにおけるハ
イ側のＭＯＳトランジスタのゲートに電荷を移送するパ
スに接続した第２のダイオードを備え、電源電圧を入力
として前記ＭＯＳトランジスタのゲート電圧を昇圧する
昇圧回路と、前記電源電圧ラインに接続されたサージ保
護用ＭＯＳトランジスタと、前記昇圧回路による昇圧電
圧を前記コンデンサと第２のダイオードの接続点から取
り出し、第３のダイオードを介して前記サージ保護用Ｍ
ＯＳトランジスタのゲートにフィードバックするフィー
ドバック系と、最大定格電源電圧以上のサージ電圧の印
加を検出したとき前記サージ保護用ＭＯＳトランジスタ
をオフするサージ電圧検出回路とを有するハイサイドス
イッチ回路において、前記昇圧回路における昇圧電圧の
取り出し点と前記フィードバック系における第３のダイ
オードの間に抵抗を接続し、この接続点と接地電位の間
にスイッチング素子を接続し、所定電圧値に対する前記
電源電圧の高低を監視し電源電圧が低いときは前記スイ
ッチング素子をオフ状態として前記昇圧電圧を前記サー
ジ保護用ＭＯＳトランジスタのゲートにフィードバック
させ、電源電圧が高いときは前記スイッチング素子をオ
ンさせて前記フィードバック系をオフ状態とし当該電源
電圧を前記サージ保護用ＭＯＳトランジスタのゲート電
圧とする電源電圧監視回路を設けたため、上記請求項３
記載の発明の効果に加えて、さらに以下のような効果が
得られる。すなわち、電源電圧が所定値以下の場合、第
２のダイオードの順方向電圧ドロップの影響の無い昇圧
電圧がサージ保護用ＭＯＳトランジスタのゲートへフィ
ードバックされて、昇圧回路は電源電圧に対しより一層
効率的な昇圧を行うことができる。

【図面の簡単な説明】

【図１】本発明に係るハイサイドスイッチ回路の第１の
実施例を示す回路図である。

【図２】図１における制御機能付き発振器の回路構成例
を示す図である。

【図３】本発明の第２の実施例を示す回路図である。

【図４】本発明の第３の実施例を示す回路図である。

【図５】本発明の第４の実施例を示す回路図である。

【図６】ハイサイドスイッチ回路の第１の従来例を示す
回路図である。

【図７】図６におけるサージ電圧検出回路の回路構成を
示す図である。

【図８】第２の従来例を示す回路図である。

【図９】第３の従来例を示す回路図である。

【図１０】第４の従来例を示す回路図である。

【図１１】電源電圧（バッテリー電圧）の変動と昇圧電
圧等の変動との関係を示す表である。

【符号の説明】

１ 発振器 ２ コンデンサ ３ 第１のダイオード ４ 第２のダイオード ５ 電源電圧ライン ６ サージ保護用ＭＯＳトランジスタ ８，２６ スイッチ用ＭＯＳトランジスタ ９ ハイサイドスイッチ等におけるハイ側のＭＯＳトラ
ンジスタ １０ 第１の昇圧回路 １１ サージ電圧検出回路 １２ 第２の昇圧回路 １５，１６ フィードバック系 ２０ 電源電圧監視回路 ２５ 抵抗 ３０ 昇圧電圧監視回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｍ 3/07 Ｈ０３Ｋ 17/06 Ｃ 9184−5Ｋ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電源電圧を入力としてハイサイドスイッ
   チ又はＨブリッジにおけるハイ側のＭＯＳトランジスタ
   のゲート電圧を昇圧する第１の昇圧回路と、該第１の昇
   圧回路における前記電源電圧の入力ラインに接続された
   サージ保護用ＭＯＳトランジスタと、電源電圧を入力と
   して前記サージ保護用ＭＯＳトランジスタのゲート電圧
   を昇圧する第２の昇圧回路と、最大定格電源電圧以上の
   サージ電圧の印加を検出したとき前記サージ保護用ＭＯ
   Ｓトランジスタをオフするサージ電圧検出回路とを有す
   るハイサイドスイッチ回路において、所定電圧値に対す
   る前記電源電圧の高低を監視し、電源電圧が低いときは
   前記第２の昇圧回路を作動させて前記サージ保護用ＭＯ
   Ｓトランジスタのゲート電圧を昇圧させ、電源電圧が高
   いときは前記第２の昇圧回路の昇圧動作を停止させて当
   該電源電圧を前記サージ保護用ＭＯＳトランジスタのゲ
   ート電圧とする電源電圧監視回路を設けてなることを特
   徴とするハイサイドスイッチ回路。
2. 【請求項２】 電源電圧を入力としてハイサイドスイッ
   チ又はＨブリッジにおけるハイ側のＭＯＳトランジスタ
   のゲート電圧を昇圧する第１の昇圧回路と、該第１の昇
   圧回路における前記電源電圧の入力ラインに接続された
   サージ保護用ＭＯＳトランジスタと、電源電圧を入力と
   して前記サージ保護用ＭＯＳトランジスタのゲート電圧
   を昇圧する第２の昇圧回路と、最大定格電源電圧以上の
   サージ電圧の印加を検出したとき前記サージ保護用ＭＯ
   Ｓトランジスタをオフするサージ電圧検出回路とを有す
   るハイサイドスイッチ回路において、所定電圧値に対す
   る前記第１の昇圧回路の昇圧電圧の高低を監視し、その
   昇圧電圧が低いときは前記第２の昇圧回路を作動させて
   前記サージ保護用ＭＯＳトランジスタのゲート電圧を昇
   圧させ、前記昇圧電圧が高いときは前記第２の昇圧回路
   の昇圧動作を停止させて前記電源電圧を前記サージ保護
   用ＭＯＳトランジスタのゲート電圧とする昇圧電圧監視
   回路を設けてなることを特徴とするハイサイドスイッチ
   回路。
3. 【請求項３】 電源電圧を入力としてハイサイドスイッ
   チ又はＨブリッジにおけるハイ側のＭＯＳトランジスタ
   のゲート電圧を昇圧する昇圧回路と、該昇圧回路におけ
   る前記電源電圧の入力ラインに接続されたサージ保護用
   ＭＯＳトランジスタと、前記昇圧回路による昇圧電圧を
   前記サージ保護用ＭＯＳトランジスタのゲートにフィー
   ドバックするフィードバック系と、最大定格電源電圧以
   上のサージ電圧の印加を検出したとき前記サージ保護用
   ＭＯＳトランジスタをオフするサージ電圧検出回路とを
   有するハイサイドスイッチ回路において、所定電圧値に
   対する前記電源電圧の高低を監視し、電源電圧が低いと
   きは前記フィードバック系をオン状態として前記昇圧電
   圧を前記サージ保護用ＭＯＳトランジスタのゲートにフ
   ィードバックさせ、電源電圧が高いときは前記フィード
   バック系をオフ状態として当該電源電圧を前記サージ保
   護用ＭＯＳトランジスタのゲート電圧とする電源電圧監
   視回路を設けてなることを特徴とするハイサイドスイッ
   チ回路。
4. 【請求項４】 発振器、コンデンサ、電源電圧ラインか
   ら前記コンデンサに電荷を供給するパスに接続した第１
   のダイオード、前記コンデンサからハイサイドスイッチ
   又はＨブリッジにおけるハイ側のＭＯＳトランジスタの
   ゲートに電荷を移送するパスに接続した第２のダイオー
   ドを備え、電源電圧を入力として前記ＭＯＳトランジス
   タのゲート電圧を昇圧する昇圧回路と、前記電源電圧ラ
   インに接続されたサージ保護用ＭＯＳトランジスタと、
   前記昇圧回路による昇圧電圧を前記コンデンサと第２の
   ダイオードの接続点から取り出し、第３のダイオードを
   介して前記サージ保護用ＭＯＳトランジスタのゲートに
   フィードバックするフィードバック系と、最大定格電源
   電圧以上のサージ電圧の印加を検出したとき前記サージ
   保護用ＭＯＳトランジスタをオフするサージ電圧検出回
   路とを有するハイサイドスイッチ回路において、前記昇
   圧回路における昇圧電圧の取り出し点と前記フィードバ
   ック系における第３のダイオードの間に抵抗を接続し、
   この接続点と接地電位の間にスイッチング素子を接続
   し、所定電圧値に対する前記電源電圧の高低を監視し電
   源電圧が低いときは前記スイッチング素子をオフ状態と
   して前記昇圧電圧を前記サージ保護用ＭＯＳトランジス
   タのゲートにフィードバックさせ、電源電圧が高いとき
   は前記スイッチング素子をオンさせて前記フィードバッ
   ク系をオフ状態とし当該電源電圧を前記サージ保護用Ｍ
   ＯＳトランジスタのゲート電圧とする電源電圧監視回路
   を設けてなることを特徴とするハイサイドスイッチ回
   路。