JPH0883856A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0883856A JPH0883856A JP21989394A JP21989394A JPH0883856A JP H0883856 A JPH0883856 A JP H0883856A JP 21989394 A JP21989394 A JP 21989394A JP 21989394 A JP21989394 A JP 21989394A JP H0883856 A JPH0883856 A JP H0883856A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- semiconductor
- light
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 230000015654 memory Effects 0.000 claims abstract description 31
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 239000011347 resin Substances 0.000 claims abstract description 16
- 229910002601 GaN Inorganic materials 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 210000004027 cell Anatomy 0.000 description 17
- 239000007789 gas Substances 0.000 description 9
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 7
- 238000005253 cladding Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 gallium nitride compound Chemical class 0.000 description 2
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
- H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【目的】 特別な窓を有さないパッケージに封入され、
電気信号のみにより簡単に消去して情報書き替えが可能
な半導体記憶装置を提供する 【構成】 光照射により記憶情報が消去されるメモリセ
ルがアレイされた半導体チップ３および発光素子５が、
該半導体チップのメモリセル部に該発光素子の光が照射
されるように配置されて周囲を不透明樹脂１により封入
される。
電気信号のみにより簡単に消去して情報書き替えが可能
な半導体記憶装置を提供する 【構成】 光照射により記憶情報が消去されるメモリセ
ルがアレイされた半導体チップ３および発光素子５が、
該半導体チップのメモリセル部に該発光素子の光が照射
されるように配置されて周囲を不透明樹脂１により封入
される。
Description
【０００１】
【産業上の利用分野】本発明は、紫外線などの光照射に
より記憶情報が消去されるＥＰＲＯＭなどの半導体記憶
装置に関する。さらに詳しくは、発光素子を内部に備
え、電気的に記憶情報が消去される半導体記憶装置に関
する。
より記憶情報が消去されるＥＰＲＯＭなどの半導体記憶
装置に関する。さらに詳しくは、発光素子を内部に備
え、電気的に記憶情報が消去される半導体記憶装置に関
する。
【０００２】
【従来の技術】従来より、ＥＰＲＯＭは、ユーザーが電
気的に情報を書き込めるメモリとして広く用いられてい
る。しかし、情報を書き替えるためには、主として紫外
線を照射することによって一斉に消去を行う必要があ
る。そのため、図６（ａ）およびそのＢ−Ｂ線断面図で
ある図６（ｂ）に示されるように、ＥＰＲＯＭなどの半
導体記憶装置の不透明樹脂１からなるパッケージは、紫
外線照射用窓６を備えていなければならず、高価なセラ
ミックパッケージを用意せねばならなかったり、複雑な
パッケージ化の工程を経なければ製造できないといった
不都合がある。なお、図６において、２はリード線、３
は半導体チップ、４は金線などのワイヤである。さら
に、紫外線を照射して消去するため、一旦プリント基板
に取りつけられた半導体記憶装置をプリント基板から取
り外さなければならないというわずらわしさがある。こ
のようなＥＰＲＯＭに代るメモリとして、電気的に書き
込みや消去が可能なフラッシュメモリやＥＥＰＲＯＭな
どが開発されているが、半導体記憶装置そのものの構造
の複雑さのため、紫外線消去型ＥＰＲＯＭほど高密度な
メモリを安価に製造するには至っていない。
気的に情報を書き込めるメモリとして広く用いられてい
る。しかし、情報を書き替えるためには、主として紫外
線を照射することによって一斉に消去を行う必要があ
る。そのため、図６（ａ）およびそのＢ−Ｂ線断面図で
ある図６（ｂ）に示されるように、ＥＰＲＯＭなどの半
導体記憶装置の不透明樹脂１からなるパッケージは、紫
外線照射用窓６を備えていなければならず、高価なセラ
ミックパッケージを用意せねばならなかったり、複雑な
パッケージ化の工程を経なければ製造できないといった
不都合がある。なお、図６において、２はリード線、３
は半導体チップ、４は金線などのワイヤである。さら
に、紫外線を照射して消去するため、一旦プリント基板
に取りつけられた半導体記憶装置をプリント基板から取
り外さなければならないというわずらわしさがある。こ
のようなＥＰＲＯＭに代るメモリとして、電気的に書き
込みや消去が可能なフラッシュメモリやＥＥＰＲＯＭな
どが開発されているが、半導体記憶装置そのものの構造
の複雑さのため、紫外線消去型ＥＰＲＯＭほど高密度な
メモリを安価に製造するには至っていない。
【０００３】
【発明が解決しようとする課題】従来の紫外線消去型半
導体記憶装置は前述のように、パッケージに紫外線照射
のための窓を設けたり、消去の際プリント基板から取り
外して紫外線を照射し再度プリント基板に取りつけなけ
ればならないという問題がある。
導体記憶装置は前述のように、パッケージに紫外線照射
のための窓を設けたり、消去の際プリント基板から取り
外して紫外線を照射し再度プリント基板に取りつけなけ
ればならないという問題がある。
【０００４】本発明は、このような紫外線消去型半導体
記憶装置が有する問題を解決し、特別な窓を有さないパ
ッケージに封入され、電気信号のみにより簡単に消去し
て情報書き替えが可能な半導体記憶装置を提供すること
を目的とする。
記憶装置が有する問題を解決し、特別な窓を有さないパ
ッケージに封入され、電気信号のみにより簡単に消去し
て情報書き替えが可能な半導体記憶装置を提供すること
を目的とする。
【０００５】
【課題を解決するための手段】本発明の半導体記憶装置
は、光照射により記憶情報が消去されるメモリセルがア
レイされた半導体チップおよび発光素子が、該半導体チ
ップのメモリセル部に該発光素子の光が照射されるよう
に配置されて樹脂により封入されている。
は、光照射により記憶情報が消去されるメモリセルがア
レイされた半導体チップおよび発光素子が、該半導体チ
ップのメモリセル部に該発光素子の光が照射されるよう
に配置されて樹脂により封入されている。
【０００６】前記発光素子の発光面と前記半導体チップ
のメモリセル部とが対向して配置され、該対向する部分
に前記発光素子の発する光に対して透明な樹脂が充填さ
れ、その周囲および前記半導体チップおよび前記発光素
子が前記発光素子の発する光に対して不透明な樹脂によ
り封入されれば、簡単な製造工程で発光素子を半導体記
憶装置のパッケージ内に備えることができて好ましい。
のメモリセル部とが対向して配置され、該対向する部分
に前記発光素子の発する光に対して透明な樹脂が充填さ
れ、その周囲および前記半導体チップおよび前記発光素
子が前記発光素子の発する光に対して不透明な樹脂によ
り封入されれば、簡単な製造工程で発光素子を半導体記
憶装置のパッケージ内に備えることができて好ましい。
【０００７】前記半導体チップが前記発光素子の基板の
裏面に設けられれば、半導体チップと発光素子が安定し
て組み立てられるので好ましい。
裏面に設けられれば、半導体チップと発光素子が安定し
て組み立てられるので好ましい。
【０００８】前記発光素子が複数個封入されてもよく、
そのような複数個の発光素子の各々の発光する光が前記
半導体チップの異なるメモリセルアレイ領域にそれぞれ
照射されるように配置され、かつ、各々から発光される
光が互いに交差しないように遮光壁が設けられていれ
ば、それら異なるメモリセルアレイ領域ごとにメモリ情
報の書き替えを行えるので好ましい。
そのような複数個の発光素子の各々の発光する光が前記
半導体チップの異なるメモリセルアレイ領域にそれぞれ
照射されるように配置され、かつ、各々から発光される
光が互いに交差しないように遮光壁が設けられていれ
ば、それら異なるメモリセルアレイ領域ごとにメモリ情
報の書き替えを行えるので好ましい。
【０００９】前記発光素子がチッ化ガリウム系化合物半
導体を用いた発光素子であることが波長が短くエネルギ
ーが強いため好ましい。
導体を用いた発光素子であることが波長が短くエネルギ
ーが強いため好ましい。
【００１０】ここにチッ化ガリウム系化合物半導体と
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなど他のIII 族元
素と置換したものおよび／またはＶ族元素のＮの一部が
Ｐ、Ａｓなど他のＶ族元素と置換した化合物からなる半
導体をいう。
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなど他のIII 族元
素と置換したものおよび／またはＶ族元素のＮの一部が
Ｐ、Ａｓなど他のＶ族元素と置換した化合物からなる半
導体をいう。
【００１１】
【作用】本発明の半導体記憶装置によれば、半導体記憶
装置のパッケージ内に情報消去用の発光素子が備えられ
ており、外部からの電気信号により発光素子を点灯する
だけで、記憶された情報を消去することができ、メモリ
情報の書き替えを簡単に行うことができる。しかも、発
光素子をメモリセルアレイの領域ごとに遮光壁とともに
設けることにより、ブロックごとに情報を消去すること
ができる。
装置のパッケージ内に情報消去用の発光素子が備えられ
ており、外部からの電気信号により発光素子を点灯する
だけで、記憶された情報を消去することができ、メモリ
情報の書き替えを簡単に行うことができる。しかも、発
光素子をメモリセルアレイの領域ごとに遮光壁とともに
設けることにより、ブロックごとに情報を消去すること
ができる。
【００１２】
【実施例】つぎに、図面を参照しながら本発明の半導体
記憶装置を説明する。図１に本発明の半導体記憶装置の
一実施例であるＥＰＲＯＭパッケージの概略説明図を示
す。このパッケージは、一般の半導体チップを封入する
パッケージと同様に、エポキシ樹脂などの不透明な樹脂
からなるパッケージが用いられており、対応する従来の
ＥＰＲＯＭパッケージの外観を示す図６（ａ）のような
紫外線照射用窓６を有していない。
記憶装置を説明する。図１に本発明の半導体記憶装置の
一実施例であるＥＰＲＯＭパッケージの概略説明図を示
す。このパッケージは、一般の半導体チップを封入する
パッケージと同様に、エポキシ樹脂などの不透明な樹脂
からなるパッケージが用いられており、対応する従来の
ＥＰＲＯＭパッケージの外観を示す図６（ａ）のような
紫外線照射用窓６を有していない。
【００１３】図２〜４は、それぞれ本発明の半導体記憶
装置の異なる実施例においての図１のＡ−Ａ線断面説明
図である。これらの断面説明図によって示されるよう
に、本発明の半導体記憶装置１０は、そのパッケージ内
にメモリセルがアレイされた半導体チップ３と発光素子
５（もしくは５ａ、５ｂ）を備えるものである。
装置の異なる実施例においての図１のＡ−Ａ線断面説明
図である。これらの断面説明図によって示されるよう
に、本発明の半導体記憶装置１０は、そのパッケージ内
にメモリセルがアレイされた半導体チップ３と発光素子
５（もしくは５ａ、５ｂ）を備えるものである。
【００１４】従来、青色のＬＥＤは赤色や緑色に比べて
輝度が小さく実用化に難点があったが近年チッ化ガリウ
ム系化合物半導体を用い、Ｍｇをドーパントとした低抵
抗のｐ型半導体層がえられたことにより、輝度が向上し
脚光をあびている。本発明はこの青色のＬＥＤまたは半
導体レーザなどの発光素子によりメモリセルの記憶情報
を電気的に消去し、再度書き込みをできるように、メモ
リセルアレイが形成された半導体チップと発光素子とを
同一パッケージ内に収納したことに特徴がある。
輝度が小さく実用化に難点があったが近年チッ化ガリウ
ム系化合物半導体を用い、Ｍｇをドーパントとした低抵
抗のｐ型半導体層がえられたことにより、輝度が向上し
脚光をあびている。本発明はこの青色のＬＥＤまたは半
導体レーザなどの発光素子によりメモリセルの記憶情報
を電気的に消去し、再度書き込みをできるように、メモ
リセルアレイが形成された半導体チップと発光素子とを
同一パッケージ内に収納したことに特徴がある。
【００１５】前述のチッ化ガリウム系化合物半導体を用
いたＬＥＤは、波長が４５０〜４８０ｎｍ程度の光で、
従来のＥＰＲＯＭの一括消去に用いられていた紫外線に
比べて波長は長い（エネルギーが低い）。しかし、本発
明者らが鋭意検討を重ねた結果、０．１〜１カンデラ
（ｃｄ）程度の高輝度のＬＥＤや０．１〜１ｍＷ程度の
レーザダイオードなどを用いることにより充分記憶され
た情報を消去することができることを見出した。
いたＬＥＤは、波長が４５０〜４８０ｎｍ程度の光で、
従来のＥＰＲＯＭの一括消去に用いられていた紫外線に
比べて波長は長い（エネルギーが低い）。しかし、本発
明者らが鋭意検討を重ねた結果、０．１〜１カンデラ
（ｃｄ）程度の高輝度のＬＥＤや０．１〜１ｍＷ程度の
レーザダイオードなどを用いることにより充分記憶され
た情報を消去することができることを見出した。
【００１６】このようなチッ化ガリウム系化合物半導体
を用いたＬＥＤはつぎのように製造され、完成したチッ
化ガリウム系化合物半導体のＬＥＤチップの斜視図を図
５に示す。
を用いたＬＥＤはつぎのように製造され、完成したチッ
化ガリウム系化合物半導体のＬＥＤチップの斜視図を図
５に示す。
【００１７】まず、サファイア（Ａｌ2 Ｏ3 単結晶）な
どからなる基板２１に４００〜７００℃の低温で有機金
属化合物気相成長法（以下、ＭＯＣＶＤ法という）によ
りキャリアガスＨ2 とともに有機金属化合物ガスである
トリメチルガリウム（以下、ＴＭＧという）、アンモニ
ア（ＮＨ3 ）およびドーパントとしてのＳｉＨ4 などを
供給し、たとえばｎ型のＧａＮ層からなる低温バッファ
層２２を０．０１〜０．２μｍ程度形成し、ついで７０
０〜１２００℃の高温で同じガスを供給し同じ組成のｎ
型のＧａＮからなる高温バッファ層２３を２〜５μｍ程
度形成する。
どからなる基板２１に４００〜７００℃の低温で有機金
属化合物気相成長法（以下、ＭＯＣＶＤ法という）によ
りキャリアガスＨ2 とともに有機金属化合物ガスである
トリメチルガリウム（以下、ＴＭＧという）、アンモニ
ア（ＮＨ3 ）およびドーパントとしてのＳｉＨ4 などを
供給し、たとえばｎ型のＧａＮ層からなる低温バッファ
層２２を０．０１〜０．２μｍ程度形成し、ついで７０
０〜１２００℃の高温で同じガスを供給し同じ組成のｎ
型のＧａＮからなる高温バッファ層２３を２〜５μｍ程
度形成する。
【００１８】ついで前述のガスにさらにトリメチルアル
ミニウム（以下、ＴＭＡという）の原料ガスを加え、ｎ
型ドーパントのＳｉを含有したｎ型Ａｌx Ｇａ1-x Ｎ
（０＜ｘ＜１）層を成膜し、ダブルヘテロ接合形成のた
めのｎ型クラッド層２４を０．１〜０．３μｍ程度形成
する。ｎ型層はドーパントとしてのＳｉＨ4 などを添加
しなくてもＧａＮ層などを気相成長する際にＮが蒸発し
易くｎ型で形成される。
ミニウム（以下、ＴＭＡという）の原料ガスを加え、ｎ
型ドーパントのＳｉを含有したｎ型Ａｌx Ｇａ1-x Ｎ
（０＜ｘ＜１）層を成膜し、ダブルヘテロ接合形成のた
めのｎ型クラッド層２４を０．１〜０．３μｍ程度形成
する。ｎ型層はドーパントとしてのＳｉＨ4 などを添加
しなくてもＧａＮ層などを気相成長する際にＮが蒸発し
易くｎ型で形成される。
【００１９】つぎに前述の原料ガスのＴＭＡに代えてト
リメチルインジウム（以下、ＴＭＩという）を導入し、
バンドギャップエネルギーがクラッド層のそれより小さ
くなる材料、たとえばＧａy Ｉｎ1-y Ｎ（０＜ｙ≦１）
からなる活性層２５を０．０５〜０．１μｍ程度形成す
る。
リメチルインジウム（以下、ＴＭＩという）を導入し、
バンドギャップエネルギーがクラッド層のそれより小さ
くなる材料、たとえばＧａy Ｉｎ1-y Ｎ（０＜ｙ≦１）
からなる活性層２５を０．０５〜０．１μｍ程度形成す
る。
【００２０】さらに、ｎ型クラッド層２４の形成に用い
たガスと同じ原料のガスで不純物原料ガスをＳｉＨ4 に
代えてｐ型不純物としてのＭｇまたはＺｎのためのビス
シクロペンタジエニルマグネシウム（以下、Ｃｐ2 Ｍｇ
という）またはジメチル亜鉛（以下、ＤＭＺｎという）
を加えて反応管に導入し、ｐ型クラッド層２６であるｐ
型Ａｌx Ｇａ1-x Ｎ層を気相成長させる。これによりｎ
型クラッド層２４と活性層２５とｐ型クラッド層２６と
によりダブルヘテロ接合が形成される。
たガスと同じ原料のガスで不純物原料ガスをＳｉＨ4 に
代えてｐ型不純物としてのＭｇまたはＺｎのためのビス
シクロペンタジエニルマグネシウム（以下、Ｃｐ2 Ｍｇ
という）またはジメチル亜鉛（以下、ＤＭＺｎという）
を加えて反応管に導入し、ｐ型クラッド層２６であるｐ
型Ａｌx Ｇａ1-x Ｎ層を気相成長させる。これによりｎ
型クラッド層２４と活性層２５とｐ型クラッド層２６と
によりダブルヘテロ接合が形成される。
【００２１】ついでキャップ層２７形成のため、前述の
バッファ層２３と同様のガスで不純物原料ガスとしてＣ
ｐ2 ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を
０．３〜２μｍ程度成長させる。
バッファ層２３と同様のガスで不純物原料ガスとしてＣ
ｐ2 ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を
０．３〜２μｍ程度成長させる。
【００２２】そののちＳｉＯ2 、Ｓｉ3 Ｎ4 などの保護
膜を半導体層の成長層表面全面に設け、４００〜８００
℃、２０〜６０分間程度のアニールまたは電子線照射を
行い、ｐ型クラッド層２６およびキャップ層２７の活性
化を図る。
膜を半導体層の成長層表面全面に設け、４００〜８００
℃、２０〜６０分間程度のアニールまたは電子線照射を
行い、ｐ型クラッド層２６およびキャップ層２７の活性
化を図る。
【００２３】ついで、保護膜を除去したのち、ｎ側の電
極を形成するため、レジストを塗布してパターニングを
行い、成長した各半導体層の一部をドライエッチングに
より除去してｎ型ＧａＮ層であるバッファ層２３を露出
させ、ｎ側の電極３０、ｐ側の電極２９をスパッタリン
グなどにより形成し、ダイシングすることによりＬＥＤ
チップが形成される。
極を形成するため、レジストを塗布してパターニングを
行い、成長した各半導体層の一部をドライエッチングに
より除去してｎ型ＧａＮ層であるバッファ層２３を露出
させ、ｎ側の電極３０、ｐ側の電極２９をスパッタリン
グなどにより形成し、ダイシングすることによりＬＥＤ
チップが形成される。
【００２４】また、メモリセルがアレイされた半導体チ
ップは、ゲート絶縁膜部に誘電体からなる電子または正
孔をトラップする膜を設けたＭＯＳ型ＦＥＴまたは絶縁
膜内に金属膜からなるフローティングゲートを設けたＭ
ＯＳ型ＦＥＴなどをマトリクス状に形成した従来から用
いられているＰＲＯＭなどの半導体チップである。
ップは、ゲート絶縁膜部に誘電体からなる電子または正
孔をトラップする膜を設けたＭＯＳ型ＦＥＴまたは絶縁
膜内に金属膜からなるフローティングゲートを設けたＭ
ＯＳ型ＦＥＴなどをマトリクス状に形成した従来から用
いられているＰＲＯＭなどの半導体チップである。
【００２５】つぎに具体的な構造の実施例により本発明
の半導体記憶装置をさらに詳細に説明する。
の半導体記憶装置をさらに詳細に説明する。
【００２６】実施例１ 本実施例はメモリセルがアレイされた半導体チップと発
光素子とを対向配置したものである。
光素子とを対向配置したものである。
【００２７】まず、図２を参照すると、リードフレーム
上に半導体チップ３がダイボンディングされ、ワイヤ４
によりリード線２にワイヤボンディングされている。ま
た、、発光素子５がメモリセル部に対向して配置され、
発光素子５の各電極端子もリードフレームのリード線に
ワイヤボンディングされ、電気的に接続されている。半
導体チップ３と発光素子５との対向部分にはエポキシ樹
脂などからなる発光素子５の光に対して透明な透明樹脂
７がポッティングされ、その接続部および周囲全体がエ
ポキシ樹脂などのモールド用樹脂からなる前記発光素子
の光に対して不透明な不透明樹脂１によって、通常の半
導体装置用パッケージと同様にモールド成形されて封止
される。
上に半導体チップ３がダイボンディングされ、ワイヤ４
によりリード線２にワイヤボンディングされている。ま
た、、発光素子５がメモリセル部に対向して配置され、
発光素子５の各電極端子もリードフレームのリード線に
ワイヤボンディングされ、電気的に接続されている。半
導体チップ３と発光素子５との対向部分にはエポキシ樹
脂などからなる発光素子５の光に対して透明な透明樹脂
７がポッティングされ、その接続部および周囲全体がエ
ポキシ樹脂などのモールド用樹脂からなる前記発光素子
の光に対して不透明な不透明樹脂１によって、通常の半
導体装置用パッケージと同様にモールド成形されて封止
される。
【００２８】完成した半導体記憶装置１０は、リード線
２を通じてプリント基板にマウントされる。最初の情報
の書き込みについては、従来と同様にリード線２を通じ
た電気信号によって行われる。その情報を書き替えるた
めには、まず、発光素子５を発光させ、メモリセルがア
レイされた半導体チップ３に光を照射し、一旦、すべて
の書き込み情報を消去する。それに続いて最初の情報の
書き込みと同様に電気信号によって情報を書き込み、書
き替えを終了する。
２を通じてプリント基板にマウントされる。最初の情報
の書き込みについては、従来と同様にリード線２を通じ
た電気信号によって行われる。その情報を書き替えるた
めには、まず、発光素子５を発光させ、メモリセルがア
レイされた半導体チップ３に光を照射し、一旦、すべて
の書き込み情報を消去する。それに続いて最初の情報の
書き込みと同様に電気信号によって情報を書き込み、書
き替えを終了する。
【００２９】実施例２ 図３に本発明の半導体記憶装置の他の実施例を示す。本
実施例においては、半導体チップ３が発光素子５の基板
８の裏面に接着されている。すなわち、チッ化ガリウム
系化合物半導体を用いた発光素子５は前述のようにサフ
ァイアなどの透明基板上に形成されるため、基板の裏面
側からも発光する。そのため、半導体チップ３のメモリ
セル面を発光素子５のサファイア基板８の裏面に設ける
ことにより発光素子５の光により消去することができ
る。なお、半導体チップ３とリード線２とのワイヤボン
ディング、発光素子５とリード線とのワイヤボンディン
グ、不透明樹脂によるモールド成形などは実施例１と同
様である。このばあい半導体チップ３と発光素子５のワ
イヤボンディングはリードフレームの表裏両面で行われ
る。情報の書き込み、消去は、前述の実施例１のものと
同様に行われる。
実施例においては、半導体チップ３が発光素子５の基板
８の裏面に接着されている。すなわち、チッ化ガリウム
系化合物半導体を用いた発光素子５は前述のようにサフ
ァイアなどの透明基板上に形成されるため、基板の裏面
側からも発光する。そのため、半導体チップ３のメモリ
セル面を発光素子５のサファイア基板８の裏面に設ける
ことにより発光素子５の光により消去することができ
る。なお、半導体チップ３とリード線２とのワイヤボン
ディング、発光素子５とリード線とのワイヤボンディン
グ、不透明樹脂によるモールド成形などは実施例１と同
様である。このばあい半導体チップ３と発光素子５のワ
イヤボンディングはリードフレームの表裏両面で行われ
る。情報の書き込み、消去は、前述の実施例１のものと
同様に行われる。
【００３０】実施例３ 実施例１および実施例２では、発光素子５はそれぞれ１
つしか備えられていないが、本実施例では発光素子５を
複数個設けて光の強度を高めたり、半導体チップの広い
領域に対してメモリ情報消去のための光が行き届くもの
としたり、メモリセルの領域ごとに消去できるようにし
たものである。図４は、発光素子が複数個設けられたば
あいの一例で、図４中には発光素子５ａ、５ｂが示され
ている。この実施例においては、これらの発光素子５
ａ、５ｂのあいだに遮光壁９が設けられ、半導体チップ
３の異なるメモリセルのアレイ領域３ａおよび３ｂに対
して、それぞれの発光素子５ａ、５ｂでメモリ情報の消
去を行うものである。発光素子５ａ、５ｂは別々に操作
され、メモリセルアレイの所定の領域ごとの情報書き替
えが可能となる。他の構成は実施例１と同じである。
つしか備えられていないが、本実施例では発光素子５を
複数個設けて光の強度を高めたり、半導体チップの広い
領域に対してメモリ情報消去のための光が行き届くもの
としたり、メモリセルの領域ごとに消去できるようにし
たものである。図４は、発光素子が複数個設けられたば
あいの一例で、図４中には発光素子５ａ、５ｂが示され
ている。この実施例においては、これらの発光素子５
ａ、５ｂのあいだに遮光壁９が設けられ、半導体チップ
３の異なるメモリセルのアレイ領域３ａおよび３ｂに対
して、それぞれの発光素子５ａ、５ｂでメモリ情報の消
去を行うものである。発光素子５ａ、５ｂは別々に操作
され、メモリセルアレイの所定の領域ごとの情報書き替
えが可能となる。他の構成は実施例１と同じである。
【００３１】
【発明の効果】本発明の半導体記憶装置によれば、従来
の安価なＥＰＲＯＭからなる半導体記憶装置を電気信号
のみで消去して書き替えることができる。また、半導体
製造技術で一般に用いられている樹脂封入技術をそのま
まパッケージ化に利用でき、耐久性の向上、製造コスト
の低下にも寄与する。その結果、信頼性が向上し、高性
能の半導体記憶装置を安価にうることができる。
の安価なＥＰＲＯＭからなる半導体記憶装置を電気信号
のみで消去して書き替えることができる。また、半導体
製造技術で一般に用いられている樹脂封入技術をそのま
まパッケージ化に利用でき、耐久性の向上、製造コスト
の低下にも寄与する。その結果、信頼性が向上し、高性
能の半導体記憶装置を安価にうることができる。
【図１】本発明の紫外線照射型の半導体記憶装置の一実
施例の斜視図である。
施例の斜視図である。
【図２】本発明の半導体記憶装置の一実施例の断面説明
図である。
図である。
【図３】本発明の半導体記憶装置の他の実施例の断面説
明図である。
明図である。
【図４】本発明の半導体記憶装置のさらに他の実施例の
断面説明図である。
断面説明図である。
【図５】チッ化ガリウム系化合物半導体を用いたＬＥＤ
チップの一例の斜視図である。
チップの一例の斜視図である。
【図６】従来のＥＰＲＯＭパッケージを示す図である。
１ 不透明樹脂 ３ 半導体チップ ５、５ａ、５ｂ 発光素子 ７ 透明樹脂 ９ 遮光壁 １０ 半導体記憶装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/115 27/15 Ｚ 8832−4Ｍ 33/00 Ｌ Ｎ
Claims (6)
- 【請求項１】 光照射により記憶情報が消去されるメモ
リセルがアレイされた半導体チップおよび発光素子が、
該半導体チップのメモリセル部に該発光素子の光が照射
されるように配置されて樹脂により封入されてなる半導
体記憶装置。 - 【請求項２】 前記発光素子の発光面と前記半導体チッ
プのメモリセル部とが対向して配置され、該対向する部
分に前記発光素子の発する光に対して透明な樹脂が充填
され、その周囲および前記半導体チップおよび前記発光
素子が前記発光素子の発する光に対して不透明な樹脂に
より封入されてなる請求項１記載の半導体記憶装置。 - 【請求項３】 前記半導体チップが前記発光素子の基板
の裏面に設けられてなる請求項１記載の半導体記憶装
置。 - 【請求項４】 前記発光素子が複数個封入されてなる請
求項１、２または３記載の半導体記憶装置。 - 【請求項５】 前記複数個の発光素子の各々の発光する
光が前記半導体チップの異なるメモリセルアレイ領域に
それぞれ照射されるように配置され、かつ、各々から発
光される光が互いに交差しないように遮光壁が設けられ
てなる請求項４記載の半導体記憶装置。 - 【請求項６】 前記発光素子がチッ化ガリウム系化合物
半導体を用いた発光素子である請求項１、２、３、４ま
たは５記載の半導体記憶装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21989394A JPH0883856A (ja) | 1994-09-14 | 1994-09-14 | 半導体記憶装置 |
| US08/806,629 US5760439A (en) | 1994-09-14 | 1997-02-26 | Semiconductor memory device |
| US08/964,828 US6121656A (en) | 1994-09-14 | 1997-11-05 | Semiconductor memory device mounted with a light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21989394A JPH0883856A (ja) | 1994-09-14 | 1994-09-14 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883856A true JPH0883856A (ja) | 1996-03-26 |
Family
ID=16742698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21989394A Pending JPH0883856A (ja) | 1994-09-14 | 1994-09-14 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5760439A (ja) |
| JP (1) | JPH0883856A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6996150B1 (en) | 1994-09-14 | 2006-02-07 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
| GB2340996B (en) * | 1998-08-26 | 2003-07-09 | Lsi Logic Corp | Low skew signal distribution circuits |
| US6876052B1 (en) * | 2000-05-12 | 2005-04-05 | National Semiconductor Corporation | Package-ready light-sensitive integrated circuit and method for its preparation |
| US6957905B1 (en) * | 2001-10-03 | 2005-10-25 | Led Pipe, Inc. | Solid state light source |
| WO2006085633A1 (en) * | 2005-02-10 | 2006-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and semiconductor device |
| KR100949219B1 (ko) * | 2007-12-27 | 2010-03-24 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
| US7781806B2 (en) * | 2008-04-18 | 2010-08-24 | Spansion Llc | Optical erase memory structure |
| US9076896B2 (en) * | 2012-03-21 | 2015-07-07 | Seoul Viosys Co., Ltd. | Method of fabricating nonpolar gallium nitride-based semiconductor layer, nonpolar semiconductor device, and method of fabricating the same |
| CN109216370B (zh) * | 2017-06-29 | 2022-12-06 | 爱思开海力士有限公司 | 执行uv辅助擦除操作的存储器件 |
| US11476238B2 (en) | 2020-05-06 | 2022-10-18 | International Business Machines Corporation | Dense hybrid package integration of optically programmable chip |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1423779A (en) * | 1972-02-14 | 1976-02-04 | Hewlett Packard Co | Photon isolators |
| US3881113A (en) * | 1973-12-26 | 1975-04-29 | Ibm | Integrated optically coupled light emitter and sensor |
| GB1557685A (en) * | 1976-02-02 | 1979-12-12 | Fairchild Camera Instr Co | Optically coupled isolator device |
| US4450461A (en) * | 1981-07-24 | 1984-05-22 | General Electric Company | Low cost high isolation voltage optocoupler with improved light transmissivity |
| JPS6115351A (ja) * | 1984-06-30 | 1986-01-23 | Toshiba Corp | Ｅｐｒｏｍ装置 |
| JPS61290770A (ja) * | 1985-06-19 | 1986-12-20 | Hitachi Micro Comput Eng Ltd | 電子装置 |
| JPS62296564A (ja) * | 1986-06-17 | 1987-12-23 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JPS6312181A (ja) * | 1986-07-03 | 1988-01-19 | Toshiba Corp | 樹脂封止型半導体光結合装置 |
| JPH02143996A (ja) * | 1988-11-25 | 1990-06-01 | Seiko Epson Corp | 電気的消去可能ｐｒｏｍ |
| JPH05267689A (ja) * | 1992-03-17 | 1993-10-15 | Casio Comput Co Ltd | 半導体メモリ装置 |
| US5338944A (en) * | 1993-09-22 | 1994-08-16 | Cree Research, Inc. | Blue light-emitting diode with degenerate junction structure |
-
1994
- 1994-09-14 JP JP21989394A patent/JPH0883856A/ja active Pending
-
1997
- 1997-02-26 US US08/806,629 patent/US5760439A/en not_active Expired - Fee Related
- 1997-11-05 US US08/964,828 patent/US6121656A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5760439A (en) | 1998-06-02 |
| US6121656A (en) | 2000-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6369506B1 (en) | Light emitting apparatus and method for mounting light emitting device | |
| US7691650B2 (en) | Thin film light emitting diode | |
| US7078252B2 (en) | Method of making group III nitride compound semiconductor light emitting element | |
| US7071495B2 (en) | III group nitride system compound semiconductor light emitting element and method of making same | |
| JP3973799B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| US7560741B2 (en) | Lighting module and method for the production thereof | |
| US7420217B2 (en) | Thin film LED | |
| KR100652133B1 (ko) | 플립칩 구조의 발광 소자 | |
| US6831305B2 (en) | Semiconductor light-emitting device | |
| US20020125485A1 (en) | Semiconductor light emitting device and method | |
| US9343640B2 (en) | Light emitting device, light emitting device package and lighting system including the same | |
| US8558215B2 (en) | Light emitting device, light emitting device package, method of manufacturing light emitting device and lighting system | |
| KR101662010B1 (ko) | 발광 소자 | |
| JPH0936431A (ja) | 半導体発光素子 | |
| US8373190B2 (en) | Light emitting device, light emitting device package, and lighting system including the same | |
| JP2002280607A (ja) | 発光装置 | |
| JP2002280610A (ja) | 紫外発光ダイオード | |
| JPH11177138A (ja) | 面実装型装置およびこれを用いた発光装置または受光装置 | |
| KR20140111511A (ko) | 발광 다이오드 패키지의 제조 방법 | |
| JPH0883856A (ja) | 半導体記憶装置 | |
| US20110108868A1 (en) | Light emitting device, light emitting device package and lighting system | |
| JPH11298041A (ja) | ３族窒化物半導体発光素子及び光源装置 | |
| JP2002111072A (ja) | 発光装置 | |
| JP2004095941A (ja) | 発光装置 | |
| JPH0738149A (ja) | 半導体発光素子およびその製造方法 |