KR20140111511A - 발광 다이오드 패키지의 제조 방법 - Google Patents

발광 다이오드 패키지의 제조 방법 Download PDF

Info

Publication number
KR20140111511A
KR20140111511A KR1020130025749A KR20130025749A KR20140111511A KR 20140111511 A KR20140111511 A KR 20140111511A KR 1020130025749 A KR1020130025749 A KR 1020130025749A KR 20130025749 A KR20130025749 A KR 20130025749A KR 20140111511 A KR20140111511 A KR 20140111511A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
layer
diode chip
forming
Prior art date
Application number
KR1020130025749A
Other languages
English (en)
Other versions
KR102006390B1 (ko
Inventor
박일우
손종락
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130025749A priority Critical patent/KR102006390B1/ko
Priority to US14/203,191 priority patent/US9214606B2/en
Publication of KR20140111511A publication Critical patent/KR20140111511A/ko
Application granted granted Critical
Publication of KR102006390B1 publication Critical patent/KR102006390B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Abstract

본 발명의 기술적 사상의 일 예에 의한 발광 다이오드 패키지의 제조 방법은 발광 다이오드 칩을 제작하는 단계와, 상기 발광 다이오드 칩의 양측면 및 배면에 물질층을 형성하는 단계와, 상기 물질층을 산화시켜 산화층으로 변경함으로써 상기 발광 다이오드 칩의 양측면 및 배면에 반사층을 형성하는 단계를 포함한다.

Description

발광 다이오드 패키지의 제조 방법{Method of manufacturing Light Emitting diode package}
본 발명의 기술적 사상은 발광 다이오드 패키지의 제조 방법에 관한 것으로, 보다 상세하게는 광 손실을 줄여 광 추출 효율을 향상시킬 수 있는 발광 다이오드 패키지의 제조 방법에 관한 것이다.
발광 다이오드 칩은 화합물 반도체로 이루어진 활성층에 주입된 전자와 정공들이 결합하여 광을 방출한다. 발광 다이오드 칩은 패키지화되어 사용될 수 있다. 발광 다이오드 패키지에서 방출되는 광은 그 구조나 제조 방법으로 인하여 광 손실이 발생할 수있다. 이에 따라, 광을 외부로 방출할 때 광손실을 줄임으로써 광 추출 효율을 향상시킬 수 있는 발광 다이오드 패키지의 제조 방법이나 구조 기술이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 광 손실을 줄여 광 추출 효율을 향상시킬 수 있는 발광 다이오드 패키지의 제조 방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위하여, 본 발명의 기술적 사상의 일 예에 의한 발광 다이오드 패키지의 제조 방법은 상기 발광 다이오드 칩을 제작하는 단계와, 상기 발광 다이오드 칩의 양측면 및 배면에 물질층을 형성하는 단계와, 상기 물질층을 산화시켜 산화층으로 변경함으로써 상기 발광 다이오드 칩의 양측면 및 배면에 반사층을 형성하는 단계와, 상기 발광 다이오드 칩을 패키지화하는 단계를 포함한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 발광 다이오드 칩을 제작하는 단계는 지지층 상에 발광 구조물을 형성하는 단계를 포함하고, 상기 반사층은 상기 지지층의 양측면 및 배면과 상기 발광 구조물의 양측면에 형성할 수 있다. 상기 반사층은 상기 지지층의 배면에서부터 상기 지지층의 양측면 및 발광 구조물의 양측면에 걸쳐 연속적인 막질로 형성할 수 있다. 상기 지지층은 에피성장용 기판, 금속층 또는 도전 물질층일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 반사층을 형성하는 단계는, 광출사면을 아래로 하여 상기 발광 다이오드 칩을 캐리어 기판 상에 위치시키는 단계와, 상기 발광 다이오드 칩의 양측면 및 배면에 상기 반사층을 형성하는 단계를 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 반사층을 형성하는 단계 후에, 상기 반사층을 열처리하는 단계를 더 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 발광 다이오드 칩을 패키지화하는 단계는, 상기 발광 다이오드 칩의 광출사면 상에 형광체층을 형성하는 단계와, 상기 형광체층이 상측으로 향하도록 상기 발광 다이오드 칩을 배선 기판에 탑재하는 단계와, 상기 형광체층이 형성된 발광 다이오드 칩과 상기 배선 기판을 전기 연결 부재를 통하여 전기적으로 연결하는 단계와, 상기 광출사면을 노출하면서 상기 형광체층의 양측을 덮도록 상기 발광 다이오드 칩을 몰딩하는 몰딩 부재를 형성하는 단계를 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 물질층은 금속층이나 실리콘층으로 형성할 수 있다.
또한, 본 발명의 기술적 사상의 일 예에 의한 발광 다이오드 패키지의 제조 방법은 발광 다이오드 칩을 제작하는 단계와, 상기 발광 다이오드 칩의 양측면 및 배면에 금속층을 형성하는 단계와, 상기 금속층을 산화시켜 산화층으로 변경함으로써 상기 발광 다이오드 칩의 양측면 및 배면에 반사층을 형성하는 단계와, 상기 발광 다이오드 칩이 탑재될 수 있는 일 표면을 갖는 탑재부, 상기 탑재부의 양측에 상기 일 표면과 동일 평면인 평탄부 및 상기 평탄부로부터 상측으로 연장되어 있는 반사컵부를 구비하는 배선 기판을 준비하는 단계와, 상기 배선 기판의 상기 탑재부에 상기 반사층이 형성된 상기 발광 다이오드 칩을 탑재하여 패키지화하는 단계를 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 발광 다이오드 칩을 패키지화하는 단계는, 광출사면을 상측으로 하여 상기 발광 다이오드 칩을 배선 기판에 탑재하는 단계와, 상기 발광 다이오드 칩과 상기 배선 기판을 전기 연결 부재로 연결하는 단계와, 상기 광출사면 및 반사층 상에 형광체층을 형성하는 단계와, 상기 발광 다이오드 칩을 몰딩하는 몰딩 부재를 형성하는 단계를 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 평탄부 상에 제2 반사층을 더 형성할 수 있다. 본 발명의 기술적 사상의 일 실시예에 있어서, 상기 반사층은 상기 발광 다이오드 칩의 배면에서부터 상기 발광 다이오드 칩의 양측면에 걸쳐 연속적인 막질로 형성할 수 있다.
본 발명의 기술적 사상에 따른 발광 다이오드 패키지의 제조 방법은 발광 다이오드 칩의 측면이나 배면으로 출사하는 광을 반사시키는 반사층의 형성 방법을 제공한다. 반사층은 발광 다이오드 칩의 측면 및 배면에 형성될 수 있다.
이에 따라, 본 발명의 기술적 사상에 따른 발광 다이오드 패키지는 발광 다이오드 칩에서 출사되는 광을 양측면 및 배면에서 반사시킴으로써 광손실을 줄여 광 추출 효율을 향상시킬 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지의 제조 방법을 도시한 흐름도이다.
도 2a 내지 도 2c는 도 1의 발광 다이오드 칩의 제작 단계를 설명하기 위한 도면들이다.
도 3a 내지 도 3c는 본 발명의 기술적 사상의 일 실시예에 따라 도 1의 반사층을 형성하는 단계를 설명하기 위한 도면들이다.
도 4a 내지 도 4c는 본 발명의 기술적 사상의 일 실시예에 따라 도 1의 반사층을 형성하는 단계를 설명하기 위한 도면들이다.
도 5a 및 도 5b는 본 발명의 기술적 사상의 일 실시예에 따라 반사층을 포함하는 발광 다이오드 칩을 도시한 단면도이다.
도 5c는 도 5a 및 도 5b의 반사층에서 광이 반사되는 것을 모식적으로 도시한 도면이다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 도 1의 패키지 공정을 자세히 설명하기 위한 흐름도이다.
도 7a 내지 도 7d는 도 6의 패키지 공정을 설명하기 위한 패키지 단면도들이다.
도 8은 본 발명의 기술적 사상의 일 실시예에 따른 도 1의 패키지 공정을 자세히 설명하기 위한 흐름도이다.
도 9a 내지 도 9d는 도 8의 패키지 공정을 설명하기 위한 패키지 단면도들이다.
도 10은 본 발명의 기술적 사상의 일 실시예에 따른 도 1의 패키지 공정을 자세히 설명하기 위한 흐름도이다.
도 11a 내지 도 11b는 도 10의 패키지 공정의 일예를 설명하기 위한 패키지 단면도이다.
도 12은 본 발명의 기술적 사상의 일 실시예에 따른 도 1의 패키지 공정을 자세히 설명하기 위한 흐름도이다.
도 13은 도 12의 패키지 공정의 일예를 설명하기 위한 패키지 단면도이다.
도 14는 본 발명의 기술적 사상의 일 실시예에 따른 도 1의 패키지 공정을 자세히 설명하기 위한 흐름도이다.
도 15는 도 12의 패키지 공정의 일예를 설명하기 위한 패키지 단면도이다.
도 16a 및 도 16b은 본 발명의 기술적 사상의 일 실시예에 따른 발광 다이오드 패키지를 도시한 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들에 대해 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 형태의 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 교시로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 기술적 사상의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 어느 하나의 형태로 구현될 수도 있고, 실시예들의 내용을 조합하여 구성할 수도 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지의 제조 방법을 도시한 흐름도이다.
구체적으로, 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지의 제조 방법은 발광 다이오드 칩을 제작한다(스텝 100). 발광 다이오드 칩은 청색의 광을 발광하는 청색 발광 다이오드 칩일 수 있다. 물론, 발광 다이오드 칩은 다른 색, 예컨대 적색, 황색 또는 녹색의 광을 발광하는 발광 다이오드 칩일 수도 있다. 발광 다이오드 칩의 제작 단계 및 그 구조에 대하여는 후의 도 2a 내지 도 2c에서 설명한다.
발광 다이오드 칩을 제작한 후에는 발광 다이오드 칩의 양측면 및 배면에 반사층을 형성한다(스텝 300). 반사층의 형성 공정은 도 3a 내지 도 3c와, 도 4a 내지 도 4c에서 구체적으로 설명하며, 반사층 형성에 의한 발광 다이오드 칩의 구조 및 그 효과에 대해서는 도 5a 내지 도 5c에서 설명한다.
반사층을 형성한 후에는 발광 다이오드 칩을 패키지화하는 패키지 공정을 진행한다(스텝 500). 발광 다이오드 칩의 패키지 공정은 후에 자세히 설명하는 각 실시예에 따라 수행할 수 있으며, 다양한 방법으로 변형이 가능할 수 있다.
도 2a 내지 도 2c는 도 1의 발광 다이오드 칩의 제작 단계를 설명하기 위한 도면들이다.
구체적으로, 도 2a는 본 발명 사상의 일 실시예에 따른 발광 다이오드 칩(C)을 포함하는 웨이퍼(W)의 평면도이고, 도 2b는 본 발명 사상의 일 실시예에 따른 발광 다이오드 칩(C1)의 단면도이고, 도 2c는 도 2b와는 본 발명 사상의 다른 실시예에 따른 발광 다이오드 칩(C2)의 단면도이다. 도 2a 내지 도 2c는 발광 다이오드 칩(C, C1, C2)을 개략적으로 도시한 것으로, 전극 패드들을 절연하기 위한 패시베이션층 등은 생략하여 간략화하여 도시한다.
도 2a를 참조하면, 먼저 기본적인 반도체 공정으로 웨이퍼(W) 상에 다수의 발광 다이오드 칩(C)을 형성시킨다. 발광 다이오드 칩 형성 공정을 통해 하나의 웨이퍼(W) 상에는 전극 패드(20, 22)를 포함하는 다수의 발광 다이오드 칩(C)들을 형성할 수 있다. 도 2a에 나타낸 바와 같이 수평형 발광 다이오드 칩(C1)들은 예시적으로 사각형 형태로 형성될 수 있으며, 각각의 발광 다이오드 칩(C1)은 각 모서리 영역에 형성된 전극 패드(20, 22)를 포함할 수 있다. 전극 패드(20, 22)는 n형 및 p형 전극 패드를 포함할 수 있다. 후의 도 2c의 수직형 발광 다이오드 칩(C2)일 경우 전극 패드(22)은 하나만 형성될 수 있다.
도 2b를 참조하면, 도 2b는 도 2a의 발광 다이오드 칩(C)의 일 예의 단면을 확대한 도면으로, 특히 수평형 발광 다이오드 칩(C1)을 도시한 것이다. 수평형 발광 다이오드 칩(C1)은 제1 도전형 반도체층(12), 활성층(14) 및 제2 반도체층(16)으로 발광 구조물(17)을 구성하고, 제1 도전형 전극 패드(22) 및 제2 도전형 전극 패드(20)을 포함한다. 수평형 발광 다이오드 칩(C1)은 전원 인가시 제1 도전형 전극 패드(22) 및 제2 도전형 전극 패드(20)간의 전류 흐름이 좌우 방향인 수평 방향을 포함할 수 있다. 도 2b에서, 상측 부분이 광출사면을 나타낸다.
구체적으로, 수평형 발광 다이오드 칩(C1)은 지지층(10), 예컨대 기판 상에는 제1 도전형, 예컨대 n형 반도체층(12)이 형성되어 있을 수 있다. 지지층(10)은 에피성장용 기판으로서, 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판, 사파이어(Sapphire) 기판 등이 사용될 수 있다. 지지층(10)은 제1 도전형 반도체층(12)의 성장에 적합한 물질, 예를 들어, ZnO, GaAs, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등을 포함하는 기판이 사용될 수 있다.
제1 도전형 반도체층(12)은 Ⅲ-Ⅴ족 질화물 반도체 물질로 형성될 수 있다. 예를 들어, 제1 도전형 반도체층(12)은 n형 불순물이 도핑된 AlxGayInzN (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 된 반도체 물질로 형성될 수 있다. n형 불순물로 Si, Ge, Se, Te 등이 사용될 수 있다.
제1 도전형 반도체층(12)의 일측 상에는 제1 도전형 전극 패드(22)가 형성될 수 있다. 제1 도전형 전극 패드(22)는 n형 전극 패드일 수 있다. 그리고, 제1 도전형 반도체층(12) 상에는 활성층(14)가 형성되어 있을 수 있다. 활성층(14)은 전자-정공 재결합에 의해 빛을 발광하는 층으로, AlxGayInzN에서 x, y, z 값을 주기적으로 변화시켜 띠 간격을 조절하여 만든 단일양자우물 (single quantum well) 또는 다중양자우물(multi quantum well) 구조로 이루어질 수 있다. 예를 들어, 양자우물층과 장벽층이 InGaN/GaN, InGaN/InGaN, InGaN/AlGaN 또는 InGaN/InAlGaN의 형태로 쌍을 이루어 양자우물구조를 형성할 수 있으며, InGaN층에서의 In 몰분율에 따라 밴드갭 에너지가 제어되어 발광파장대역이 조절될 수 있다. In의 몰분율이 약 1% 변화할 때 발광 파장은 약 5nm 정도 시프트될 수 있다.
활성층(14) 상에는 제2 도전형, 예컨대 p형의 반도체층(16)이 형성되어 있을 수 있다. 제2 도전형 반도체층(16)은 활성층(14)의 표면을 덮는 형태로 마련될 수 있다. 제2 도전형 반도체층(16)은 p형 불순물이 도핑된 층일 수 있다. 제2 도전형 반도체층(16)은 p-AlxGayInzN(x+y+z=1) (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 이루어질 수 있으며, p형 불순물로는 Mg, Zn, Be 등이 사용될 수 있다.
제2 반도체층(16) 상에는 투명 전극층(18)이 형성될 수 있다. 투명 전극층(18)은 필요에 따라 선택적으로 형성할 수 있다. 투명 전극층(18)은 Ni/ITO, Ni/Au/ITO, ITO, Ni/ZnO, ZnO 등으로 형성될 수 있다. 투명 전극층(18) 상에는 제2 도전형 전극 패드(20)가 형성될 수 있다. 제2 도전형 전극 패드(20)은 p형 전극 패드일 수 있다. 발광 다이오드 칩(C)을 구성하는 물질층들은 수소화물 기상 결정 성장(hydride vapor phase epitaxy; HVPE), 분자선 결정 성장(molecular beam epitaxy; MBE), 금속 유기 기상 결정 성장(metal organic vapor phase epitaxy; MOVPE), 금속 유기 화학 증착법(metal organic chemical vapor deposition; MOCVD) 등의 방법으로 형성될 수 있다.
도 2c를 참조하면, 도 2c는 도 2a의 발광 다이오드 칩(C)의 일 예를 확대한 것으로 수직형 발광 다이오드 칩(C2)을 도시한 것이다. 도 2c에서 도 2b의 설명과 동일한 부분은 생략한다. 도 2c에서도 도 2b와 같이 상측 부분이 광출사면을 나타낸다. 도 2c에서는 웨이퍼(W) 상에 발광 구조물(17)을 포함하는 에피층들 및 지지층(10a)을 형성한 후, 웨이퍼(W)를 분리함으로써 지지층(10a) 상에 발광 구조물(17)이 형성되어 있을 수 있다.
지지층(10a)은 금속층 또는 도전 물질층으로 형성할 수 있다. 도전 물질층은 전기 전도성이 우수한 물질로 이루어질 수 있다. 도전 물질층은 각각 Au, Sn, Pb, Ag, In, Ge, Si, 또는 이들의 조합으로 이루어질 수 있다. 도전 물질층은 u-Sn 합금, Pb-Ag-In 합금, Pb-Ag-Sn 합금, Pb-Sn 합금, Au-Ge 합금, Au-Si 합금, 또는 Au로 이루어질 수 있다.
이에 따라, 발광 구조물(17)은 도 2b와 다르게 지지층(10a) 상에 제2 도전형 활성층(16), 활성층(14) 및 제1 도전형 반도체층(12)으로 발광 구조물(17)을 구성한다. 수직형 발광 다이오드 칩(C2)의 지지층(10a)은 일전극이 될 수 있고, 제1 도전형 반도체층(12) 상에는 제1 도전형 전극 패드(22)가 형성될 수 있다. 수직형 발광 다이오드 칩(C2)은 발광 구조물(17), 제1 도전형 전극 패드(22) 및 지지층(10a) 을 포함한다. 수직형 발광 다이오드 칩(C2)은 전원 인가시 제1 도전형 전극 패드(22) 및 지지층(10a)간의 전류 흐름이 상하방향인 수직 방향을 포함할 수 있다.
도 3a 내지 도 3c는 본 발명의 기술적 사상의 일 실시예에 따라 도 1의 반사층(스텝 300)을 형성하는 단계를 설명하기 위한 도면들이다. 도 3a 내지 도 3c에서는 편의상 발광 다이오드 칩(C)에서 지지층을 참조번호 10으로 하고, 활성층(14)만을 도시한다.
구체적으로, 앞서 설명한 도 2a 내지 도 2c에서 설명한 바와 같은 발광 다이오드 칩(C)을 도 3a에 도시한 바와 같이 광출사면(LE)을 아래로 하여 캐리어 기판(30) 상에 위치시킨다. 다시 말해, 발광 다이오드 칩(C)의 배면(B)을 위로하여 발광 다이오드 칩(C)를 캐리어 기판(30) 상에 위치시킨다. 캐리어 기판(30)은 접착층이 형성된 테이프로 구성할 수 있다.
이어서, 도 3b에 도시한 바와 같이 발광 다이오드 칩(C)의 양측면(S1, S2) 및 배면(B)에 반사층(24)을 형성한다. 반사층(24)은 광출사층(LE) 반대측의 지지층(10)의 배면(B)에서부터 지지층(10)의 양측면(S1) 및 활성층(14)을 포함하는 발광 구조물의 양측면(S2)에 걸쳐 연속적인 막질로 형성할 수 있다. 반사층(24)의 두께는 100nm 내지 10㎛의 두께로 형성할 수 있다.
반사층(24)은 금속층으로 형성할 수 있다. 반사층(24)을 구성하는 금속층은 전자빔 증착법, 스퍼터법, 화학기상증착법 등을 이용하여 형성할 수 있다. 반사층(24)을 구성하는 금속층은 알루미늄 또는 은을 이용하여 형성할 수 있다.
반사층(24)은 산화층으로도 형성할 수 있다. 반사층(24)을 구성하는 산화층은 티타늄 산화물(TiO2), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨 산화물(Ta2O5) 등을 이용하여 형성할 수 있다.
상기 반사층(24)을 구성하는 금속층 또는 산화층을 형성하는 단계 후에, 상기 금속층 또는 산화층을 열처리하여 결정성화시키거나 결정성을 향상시킴으로써 반사도를 향상시킬 수 있다. 상술한 열처리는 300 내지 800℃의 온도에서 수행할 수 있다.
계속하여, 캐리어 기판(30)을 제거한 후, 반사층(24)이 형성된 발광 다이오드 칩(C)를 뒤집어 광출사면(LE)이 윗면으로 향하게 한다. 이렇게 하면, 반사층(24)을 포함하는 발광 다이오드 칩(C)이 완성된다.
도 4a 내지 도 4c는 본 발명의 기술적 사상의 일 실시예에 따라 도 1의 반사층을 형성하는 단계(스텝 300)를 설명하기 위한 도면들이다. 도 4a 내지 도 4c에서는 편의상 발광 다이오드 칩(C)에서 지지층을 참조번호 10으로 하고 활성층(14)만을 도시한다.
구체적으로, 앞서 설명한 바와 같이 도 4a에서는 발광 다이오드 칩(C)을 광출사면(LE)을 아래로 하고 배면(B)을 위로하여 캐리어 기판(30) 상에 위치시킨다.
이어서, 도 4a에 도시한 바와 같이 발광 다이오드 칩(C)의 측면(S1, S2) 및 배면(B)에 물질층(23)을 형성한다. 물질층(23)은 금속층, 예컨대 티타늄(Ti)층, 알루미늄(Al)층, 탄탈륨(Ta)층, 은(AgO)층이나, 실리콘층으로 형성할 수 있다. 물질층(23)은 지지층(10)의 양측면(S1) 및 배면(B)과 발광 구조물(17)의 양측면(S2)에 형성할 수 있다.
물질층(23)은 광출사층(LE) 반대측의 지지층(10)의 배면에서부터 지지층(10)의 양측면(S1) 및 활성층(14)을 포함하는 발광 구조물의 양측면(S2)에 걸쳐 연속적인 막질로 형성할 수 있다. 물질층(23)의 두께는 100nm 내지 10㎛의 두께로 형성할 수 있다.
계속하여, 물질층(23)을 산화시켜 산화층으로 반사층(24a)를 형성할 수 있다. 다시 말해, 물질층(23)을 산화시켜 반사층(24a)으로 변경시킨다. 반사층(24a)을 구성하는 산화층은 티타늄 산화(TiO2)층, 알루미늄 산화(Al2O3)층, 실리콘 산화(SiO2)층, 탄탈륨 산화(Ta2O5)층, 은산화(AgO)층일 수 있다.
물질층(23)의 산화는 물질층(23)을 고온의 탈이온수에 소정 시간, 예컨대 10분 내지 1시간 담구어 수행할 수 있다. 물질층(23)의 산화는 물질층(23)이 형성된 발광 다이오드 칩(C)을 산소 분위기, 고압의 산소 분위기 또는 고압의 수증기(H2O) 분위기의 챔버에 위치시켜 수행할 수도 있다.
반사층(24a)을 구성하는 산화층을 형성하는 단계 후에, 산화층을 열처리하여 결정화시키거나 결정성을 향상시킴으로써 반사도를 향상시킬 수 있다. 상술한 열처리는 300 내지 800℃의 온도에서 수행할 수 있다.
계속하여, 캐리어 기판(30)을 제거한 후, 반사층(24a)이 형성된 발광 다이오드 칩(C)를 뒤집어 광출사면(LE)이 윗면으로 향하게 한다. 이렇게 하면, 반사층(24a)을 포함하는 발광 다이오드 칩(C)이 완성된다.
도 5a 및 도 5b는 본 발명의 기술적 사상의 일 실시예에 따라 반사층을 포함하는 발광 다이오드 칩을 도시한 단면도이고, 도 5c는 도 5a 및 도 5b의 반사층에서 광이 반사되는 것을 모식적으로 도시한 도면이다.
구체적으로, 도 2a 내지 도 2c의 발광 다이오드 칩(C)에 반사층(24, 24a)을 형성할 경우의 일예를 도 5a 및 도 5b에 도시한다.
도 5a 및 도 5b에 도시한 바와 같이 반사층(24, 24a)는 지지층(10, 10a)의 양측면(S1) 및 배면(B)과 발광 구조물(17)의 양측면(S2)에 형성할 수 있다. 반사층(24, 24a)은 지지층(10, 10a)의 배면에서부터 지지층(10, 10a)의 양측면(S1) 및 발광 구조물(17)의 양측면(S2)에 걸쳐 연속적인 막질로 형성할 수 있다. 반사층(24 24a)의 형성 방법은 앞서 설명한 바와 같다.
이와 같이 발광 다이오드 칩(C)의 광출사면(LE)을 제외한 지지층(10, 10a)의 양측면(S1) 및 배면(B)과 발광 구조물(17)의 양측면(S2)에 반사층(24, 24a)를 형성할 경우, 도 5c에 도시한 바와 같이 발광 구조물(17)의 활성층(14)에서 사방으로 방출되는 광은 반사층(24, 24a)로 인하여 광의 경로를 형광체층 방향, 즉 상면이나 상측 방향으로 모두 이동시킬 수 있다. 이에 따라, 본 발명의 기술적 사상은 활성층(14)에서 방출되는 광의 추출 효율을 향상시킬 수 있다.
이하에서는 다양한 방법의 패키지 공정을 설명하나, 이에 한정되지 않으며 다양한 방법으로 변경될 수 있다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 도 1의 패키지 공정을 자세히 설명하기 위한 흐름도이고, 도 7a 내지 도 7d는 도 6의 패키지 공정을 설명하기 위한 패키지 단면도들이다. 도 7a 내지 도 7d에서, 반사층의 참조번호는 편의상 24로 도시한다.
도 7a를 참조하면, 앞서 설명한 바와 같이 발광 다이오드 칩 제작 단계(스텝 100) 및 반사층 형성 단계(스텝 300)을 수행함으로써 반사층(24)를 포함하는 발광 다이오드 칩(104)이 준비된다. 이어서, 발광 다이오드 칩(104)의 광출사면(LE) 및 반사층(24) 상에 형광체층(105)을 형성한다(스텝 502). 형광체층(105)를 형성할 때, 발광 다이오드 칩(104)의 상면에 형성된 전극 패드(미도시)는 노출시키면서 형성한다.
형광체층(105)은 스프레이 도포 방식, 필름 부착 방식, 디스펜스 방식 또는 스크린 프린팅 방식을 이용하여 형성될 수 있다. 형광체층(105)은 실리콘 수지나 에폭시 수지와 같은 투광성 수지에 형광체를 분산시켜 형성할 수 있다. 발광 다이오드 칩(104)이 청색 발광 다이오드 칩일 경우, 투광성 수지에 포함된 형광체는 가넷(Garnet)계(YAG, TAG. LuAG), 실리케이드(Silicate)계, 나이트라이드(Nitride)계 및 옥시나이트라이드(Oxynitride)계 중 적어도 어느 하나 이상을 포함할 수 있다.
투광성 수지에 황색 계열의 형광체만을 포함되도록 하여 자연광(백색광)을 구현할 수 있지만, 연색지수의 향상과 색온도의 저감을 위해 녹색 계열의 형광체나 적색 계열을 형광체를 더 포함할 수 있다. 또한, 투광성 수지에 여러 종류의 형광체들이 혼합된 경우, 형광체의 색상에 따른 첨가 비율은 적색 계열의 형광체보다는 녹색 계열의 형광체를, 녹색 계열의 형광체보다는 황색 계열의 형광체를 더 많이 사용할 수 있다.
황색 계열의 형광체로는 상기 가넷계, 실리케이트계, 옥시나이트라이드계를 사용하고, 녹색 계열의 형광체로는 상기 가넷계, 실리케이트계, 옥시나이트라이드계를 사용하고, 적색 계열의 형광체는 나이트라이드계를 사용할 수 있다. 투광성 수지에 여러 종류의 형광체들이 혼합된 것 이외에도, 적색 계열의 형광체를 갖는 층, 녹색 계열의 형광체를 갖는 층 및 황색 계열의 형광체를 갖는 층이 각각 별개로 나뉘어 구성될 수 있다.
도 7b를 참조하면, 배선 기판(102), 예컨대 리드 프레임을 준비한다. 본 실시예에서 배선 기판(102)의 예로 리드 프레임을 들었으나, 다양하게 구성할 수 있다. 예컨대, 배선 기판(102)는 실리콘(Silicon) 기판, 알루미늄 산화물(Al2O3) 기판, 또는 알루미늄 질화물(AlN) 기판으로 준비될 수 있다. 배선 기판(102)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. 배선 기판(102)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
배선 기판(102) 내에는 발광 다이오드 칩(C, 104)이 탑재되는 방열 패드(101)가 위치할 수 있다. 발방열 패드(101)은 발광 다이오드 칩(104)이 탑재되는 탑재부일 수 있다. 형광체층(105)를 상측 방향으로 하면서 방열 패드(101) 상에 접착제(미도시) 등을 이용하여 발광 다이오드 칩(104)을 부착시킨다(스텝 504).
도 7c를 참조하면, 형광체층(105)이 형성된 발광 다이오드 칩(104)과 배선 기판(102)을 전기 연결 부재(106), 예컨대 본딩 와이어로 연결한다. 다시 말해, 전기 연결 부재(106)를 이용하여 발광 다이오드 칩(104)의 전극 패드(미도시)와 배선 기판(102) 사이를 연결한다(스텝 506). 이에 따라, 배선 기판(102)와 발광 다이오드 칩(104)은 전기적으로 연결된다.
도 7d를 참조하면, 광출사면(LE)을 노출하면서 형광체층(105)의 양측을 덮도록 발광 다이오드 칩(104)을 몰딩하는 몰딩 부재(107)를 형성한다(스텝 508). 또한, 개구(107a) 예컨대, 경사진 반사컵(107b)을 가지는 몰딩 부재(107)를 형성한다. 몰딩 부재(107)가 방열 패드(101)와 배선 기판(102)을 둘러싸 고정시키며, 발광 다이오드 칩(104)의 측면 전체를 둘러싼다. 몰딩 부재(107)는 전기 연결 부재(106)를 매립시키며 발광 다이오드 칩(104)의 광출사면(LE)은 노출시키도록 형성된다.
예를 들어, 전기 연결 부재(106)를 갖는 발광소자(104)가 부착된 방열 패드(101)와 리드 프레임(102)을 금형틀 내에 배치시키고, 트랜스퍼 몰딩(transfer molding) 방식으로 몰딩 부재(107)를 형성할 수 있다. 이때, 배선 기판(102) 상부측과 전기 연결 부재(106)는 몰딩 부재(107)에 의해 완전히 매립되고, 발광 다이오드 칩(104)의 상부 표면이 상기 몰딩 부재(107)의 경사진 반사컵(107b)을 통해 노출될 수 있으며, 배선 기판(102)의 바닥면과 방열 패드(101)의 바닥면이 몰딩 부재(107)의 바닥면으로 노출될 수 있다. 앞서 설명한 바와 같이, 몰딩 부재(107)는 광반사율이 우수한 백색 몰딩 재료로 이루어질 수 있다.
도 8은 본 발명의 기술적 사상의 일 실시예에 따른 도 1의 패키지 공정을 자세히 설명하기 위한 흐름도이고, 도 9a 내지 도 9d는 도 8의 패키지 공정을 설명하기 위한 패키지 단면도들이다.
도 8과 도 9a 내지 도 9d의 패키지 공정은 도 6과 도 7a 내지 도 7d와 비교할 때 형광체층(105)을 몰딩 공정을 수행한(스텝 514) 후 형성하는 것을 제외하고는 동일하다.
도 9a를 참조하면, 반사층(24)를 포함하는 발광 다이오드 칩(104)을 배선 기판(102), 예컨대 리드 프레임에 탑재한다(스텝 510). 광출사면(LE)을 상측 방향으로 하면서 방열 패드(101) 상에 접착제(미도시) 등을 이용하여 발광 다이오드 칩(104)을 부착시킨다.
도 9b를 참조하면, 발광 다이오드 칩(104)과 배선 기판(102)을 전기 연결 부재(106), 예컨대 본딩 와이어로 연결한다. 다시 말해, 전기 연결 부재(106)를 이용하여 발광 다이오드 칩(104)의 전극 패드와 배선 기판(102) 사이를 연결한다(스텝 512).
도 9c를 참조하면, 광출사면(LE)을 노출하면서 발광 다이오드 칩(104)을 몰딩하는 몰딩 부재(107)를 형성한다(스텝 514). 몰딩 부재(107)의 형성 공정은 앞서 설명하였으므로 생략한다.
도 9d를 참조하면, 광출사면(LE) 및 몰딩 부재(107)의 양측 상부에 형광체층(105)을 형성한다(스텝 516). 몰딩 부재(107)을 형성한 후에, 형광체층(105)을 형성할 경우 보다 안정되게 형광체층을 형성할 수 있다.
도 10은 본 발명의 기술적 사상의 일 실시예에 따른 도 1의 패키지 공정을 자세히 설명하기 위한 흐름도이고, 도 11a 내지 도 11b는 도 10의 패키지 공정의 일예를 설명하기 위한 패키지 단면도이다.
도 10과 도 11a 내지 도 11b의 패키지 공정은 도 7과 도 7a 내지 도 7d 및 도 8과 도 9a 내지 도 9d와 비교할 때 형광체층(105)을 와이어 본딩후에 수행하는 것을 제외하고는 동일하다.
도 11a를 참조하면, 반사층(24)를 포함하는 발광 다이오드 칩(104)을 배선 기판(102), 예컨대 리드 프레임에 탑재한다(스텝 518). 광출사면(LE)을 상측 방향으로 하면서 방열 패드(101) 상에 접착제(미도시) 등을 이용하여 발광 다이오드 칩(104)을 부착시킨다.
발광 다이오드 칩(104)과 배선 기판(102)을 전기 연결 부재(106), 예컨대 본딩 와이어로 연결한다. 다시 말해, 전기 연결 부재(106)를 이용하여 발광 다이오드 칩(104)의 전극 패드와 배선 기판(102) 사이를 연결한다(스텝 520).
도 11b를 참조하면, 광출사면(LE) 및 반사층(24) 상에 형광체층(105)을 형성한다(스텝 522). 전기 연결 부재(106이 형성된 발광 다이오드 칩(104) 상에 형광체층(105)를 형성하기 때문에, 형광체층(105) 형성시 전극 패드를 노출하는 복잡한 공정을 생략할 수 있다.
계속하여, 형광체층(105)를 노출하고 발광 다이오드 칩(104)의 양측을 커버하면서 발광 다이오드(104)를 몰딩하는 몰딩 부재(107)를 형성한다(스텝 524). 몰딩 부재(107)의 형성 공정은 앞서 설명하였으므로 생략한다.
도 12은 본 발명의 기술적 사상의 일 실시예에 따른 도 1의 패키지 공정을 자세히 설명하기 위한 흐름도이고, 도 13은 도 12의 패키지 공정의 일예를 설명하기 위한 패키지 단면도이다.
도 12 및 도 13의 패키지 공정은 도 10과 도 11a 및 11b와 비교할 때 배선 기판(102)이 반사컵부(109)를 구비하고, 반사컵부(109) 내부에 몰딩재(107)가 형성된 것을 제외하고는 동일하다.
도 13를 참조하면, 앞서 설명한 바와 같이 반사층(24)를 포함하는 발광 다이오드 칩(104)을 제조한다(스텝 100, 300). 이어서, 반사컵부(109)를 갖는 배선 기판(102)을 준비한다(스텝 528). 배선 기판(102)은 발광 다이오드 칩(104)이 탑재될 수 있는 일 표면을 갖는 탑재부(101)와, 탑재부(101)의 양측 부분에 상기 일표면과 동일 평면인 평탄부(108), 평탄부(108)로부터 상측으로 연장되어 있는 반사컵부(109)를 구비할 수 있다.
계속하여, 배선 기판(102)의 탑재부(101)에 발광 다이오드 칩(104)을 탑재하여 패키지화한다. 즉, 패키지화 공정은 발광 다이오드 칩(104)과 배선 기판(102)을 전기 연결 부재로 연결한다(스텝 530). 이어서, 광출사면 및 반사층 상에 형광체층(105)을 형성한다(스텝 532). 계속하여, 반사컵부의 내부를 매립하도록 발광 다이오드 칩(104)을 몰딩하는 몰딩 부재(107)를 형성한다(스텝 534).
도 14는 본 발명의 기술적 사상의 일 실시예에 따른 도 1의 패키지 공정을 자세히 설명하기 위한 흐름도이고, 도 15는 도 12의 패키지 공정의 일예를 설명하기 위한 패키지 단면도이다.
도 14 및 도 15의 패키지 공정은 도 12 및 도 13과 비교할 때 몰딩 부재를 형성하지 않고 반사컵부(109) 내에 형광체층(105a)을 형성하는 것을 제외하고는 동일하다.
도 14를 참조하면, 앞서 설명한 바와 같이 반사층(24)를 포함하는 발광 다이오드 칩(104)을 제조한다(스텝 100, 300). 이어서, 반사컵부(109)를 갖는 배선 기판(102)을 준비한다(스텝 528). 배선 기판(102)은 발광 다이오드 칩(104)이 탑재될 수 있는 일 표면을 갖는 탑재부(101)와, 탑재부(101)의 양측 부분에 상기 일표면과 동일 평면인 평탄부(108), 평탄부(108)로부터 상측으로 연장되어 있는 반사컵부(109)를 구비할 수 있다.
계속하여, 배선 기판(102)의 탑재부(101)에 발광 다이오드 칩(104)을 탑재하여 패키지화한다. 즉, 패키지화 공정은 발광 다이오드 칩(104)과 배선 기판(102)을 전기 연결 부재로 연결한다(스텝 530). 상기 평탄부에는 제2 반사층(110)을 형성한다. 제2 반사층(110)은 앞서 설명한 바와 같은 반사층과 동일 물질로 형성할 수 있다. 제2 반사층(110)을 형성할 경우, 보다 더 광을 상측 방향으로 출사시킬 수 있다. 이어서, 광출사면, 반사층 및 제2 반사층 상에 반사컵부의 내부를 매립하도록 형광체층(105a)을 형성한다(스텝 532). 형광체층(105a)는 앞서의 형광체층(105)와 동일 물질로 형성할 수 있다.
도 16a 및 도 16b은 본 발명의 기술적 사상의 일 실시예에 따른 발광 다이오드 패키지를 도시한 단면도이다.
구체적으로, 도 16a는 도 7d에 도시한 몰딩 부재(107) 위로 투명한 봉지 부재(112)를 형성하여 발광소자 패키지를 완성한 것이다. 도 16b는 도 9d에 도시한 몰딩 부재(107) 위로 투명한 봉지 부재(112)를 형성하여 발광소자 패키지를 완성한 것이다. 도 16a 및 도 16b에서는, 발광 다이오드 칩의 상면에서 두개의 전기 연결 부재(106)을 이용하여 배선 기판과 전기적으로 연결된 것을 나타낸다.
그러나, 수직형 발광 다이오드 칩일 경우, 발광 다이오드 칩의 상면에서 한개의 전기 연결 부재(106)만을 이용하여 배선 기판(102)와 전기적으로 연결하고, 발광 다이오드 칩의 하면에 형성된 앞서 설명한 바와 같이 금속층이나 도전 물질층을 한 전극으로 사용할 수 있다.
이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상술한 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10, 10a: 지지층, 12, 16: 반도체층, 14: 활성층, 17: 발광 구조물, 20, 22: 전극 패드, 23: 금속층, 24, 24a: 반사층, 30: 캐리어 기판, 101: 방열 패드(탑재부), 102: 배선 기판, 104: 발광 다이오드 칩, 105: 형광체층, 106: 전기 연결 부재, 107: 몰딩 부재, 108: 평탄부, 109: 반사컵부,

Claims (10)

  1. 발광 다이오드 칩을 제작하는 단계;
    상기 발광 다이오드 칩의 양측면 및 배면에 물질층을 형성하는 단계;
    상기 물질층을 산화시켜 산화층으로 변경함으로써 상기 발광 다이오드 칩의 양측면 및 배면에 반사층을 형성하는 단계; 및
    상기 발광 다이오드 칩을 패키지화하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.
  2. 제1항에 있어서, 상기 발광 다이오드 칩을 제작하는 단계는 지지층 상에 발광 구조물을 형성하는 단계를 포함하고, 상기 반사층은 상기 지지층의 양측면 및 배면과 상기 발광 구조물의 양측면에 형성하는 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.
  3. 제2항에 있어서, 상기 반사층은 상기 지지층의 배면에서부터 상기 지지층의 양측면 및 발광 구조물의 양측면에 걸쳐 연속적인 막질로 형성하는 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.
  4. 제2항에 있어서, 상기 지지층은 에피성장용 기판, 금속층 또는 도전 물질층인 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.
  5. 제1항에 있어서, 상기 반사층을 형성하는 단계는,
    광출사면을 아래로 하여 상기 발광 다이오드 칩을 캐리어 기판 상에 위치시키는 단계; 및
    상기 발광 다이오드 칩의 양측면 및 배면에 상기 반사층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 패키지 제조방법.
  6. 제5항에 있어서, 상기 반사층을 형성하는 단계 후에,
    상기 반사층을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지 제조방법.
  7. 제1항에 있어서, 상기 물질층은 금속층이나 실리콘층으로 형성하는 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.
  8. 발광 다이오드 칩을 제작하는 단계;
    상기 발광 다이오드 칩의 양측면 및 배면에 금속층을 형성하는 단계;
    상기 금속층을 산화시켜 산화층으로 변경함으로써 상기 발광 다이오드 칩의 양측면 및 배면에 반사층을 형성하는 단계;
    상기 발광 다이오드 칩이 탑재될 수 있는 일 표면을 갖는 탑재부, 상기 탑재부의 양측에 상기 일 표면과 동일 평면인 평탄부 및 상기 평탄부로부터 상측으로 연장되어 있는 반사컵부를 구비하는 배선 기판을 준비하는 단계; 및
    상기 배선 기판의 상기 탑재부에 상기 반사층이 형성된 상기 발광 다이오드 칩을 탑재하여 패키지화하는 단계를 포함하여 이루어지는 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.
  9. 제8항에 있어서, 상기 발광 다이오드 칩을 패키지화하는 단계는,
    광출사면을 상측으로 하여 상기 발광 다이오드 칩을 배선 기판에 탑재하는 단계;
    상기 발광 다이오드 칩과 상기 배선 기판을 전기 연결 부재로 연결하는 단계;
    상기 광출사면 및 반사층 상에 형광체층을 형성하는 단계; 및
    상기 발광 다이오드 칩을 몰딩하는 몰딩 부재를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.
  10. 제8항에 있어서, 상기 평탄부 상에 제2 반사층을 더 형성하는 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.
KR1020130025749A 2013-03-11 2013-03-11 발광 다이오드 패키지의 제조 방법 KR102006390B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130025749A KR102006390B1 (ko) 2013-03-11 2013-03-11 발광 다이오드 패키지의 제조 방법
US14/203,191 US9214606B2 (en) 2013-03-11 2014-03-10 Method of manufacturing light-emitting diode package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130025749A KR102006390B1 (ko) 2013-03-11 2013-03-11 발광 다이오드 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140111511A true KR20140111511A (ko) 2014-09-19
KR102006390B1 KR102006390B1 (ko) 2019-08-01

Family

ID=51488300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130025749A KR102006390B1 (ko) 2013-03-11 2013-03-11 발광 다이오드 패키지의 제조 방법

Country Status (2)

Country Link
US (1) US9214606B2 (ko)
KR (1) KR102006390B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014105188A1 (de) * 2014-04-11 2015-10-15 Osram Opto Semiconductors Gmbh Halbleiterchip, optoelektronisches Bauelement mit Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
TW201545378A (zh) * 2014-05-19 2015-12-01 Achrolux Inc 封裝結構及其製法
CN107078193B (zh) * 2014-10-27 2019-11-22 亮锐控股有限公司 定向发光装置及其制造方法
CN107408614B (zh) * 2015-03-26 2020-09-01 亮锐控股有限公司 光源
CN105098014A (zh) * 2015-06-04 2015-11-25 京东方科技集团股份有限公司 发光二极管及其制造方法
TWI585928B (zh) * 2016-02-02 2017-06-01 Lead frame
KR102503215B1 (ko) 2016-03-28 2023-02-24 삼성전자 주식회사 발광 소자 패키지
US9653385B1 (en) 2016-05-26 2017-05-16 Sdi Corporation Lead frame
US10749086B2 (en) 2017-07-21 2020-08-18 Maven Optronics Co., Ltd. Asymmetrically shaped light-emitting device, backlight module using the same, and method for manufacturing the same
CN110335931B (zh) * 2019-07-05 2020-12-01 开发晶照明（厦门）有限公司 光电器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026382A (ja) * 2000-07-12 2002-01-25 Citizen Electronics Co Ltd 発光ダイオード
KR20070073042A (ko) * 2006-01-03 2007-07-10 엘지전자 주식회사 수직형 발광소자 및 그 제조방법
JP2007188962A (ja) * 2006-01-11 2007-07-26 Sharp Corp 蛍光体膜付発光素子及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353563A (ja) * 2001-05-24 2002-12-06 Rohm Co Ltd 半導体発光素子およびその製法
JP4330476B2 (ja) 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
US8134292B2 (en) * 2004-10-29 2012-03-13 Ledengin, Inc. Light emitting device with a thermal insulating and refractive index matching material
KR100862453B1 (ko) 2004-11-23 2008-10-08 삼성전기주식회사 ＧａＮ 계 화합물 반도체 발광소자
KR20060077801A (ko) 2004-12-31 2006-07-05 엘지전자 주식회사 고출력 발광 다이오드 및 그의 제조 방법
JP2007165726A (ja) 2005-12-15 2007-06-28 Sony Corp 半導体発光ダイオード
JP2007165803A (ja) * 2005-12-16 2007-06-28 Sharp Corp 発光装置
JP4958207B2 (ja) 2006-03-16 2012-06-20 豊田合成株式会社 光素子基板の製造方法
US8232564B2 (en) * 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US8415879B2 (en) * 2007-05-31 2013-04-09 Nthdegree Technologies Worldwide Inc Diode for a printable composition
KR100982983B1 (ko) 2008-02-11 2010-09-17 삼성엘이디 주식회사 수직구조 반도체 발광소자 및 그 제조방법
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026382A (ja) * 2000-07-12 2002-01-25 Citizen Electronics Co Ltd 発光ダイオード
KR20070073042A (ko) * 2006-01-03 2007-07-10 엘지전자 주식회사 수직형 발광소자 및 그 제조방법
JP2007188962A (ja) * 2006-01-11 2007-07-26 Sharp Corp 蛍光体膜付発光素子及びその製造方法

Also Published As

Publication number Publication date
US20140256071A1 (en) 2014-09-11
KR102006390B1 (ko) 2019-08-01
US9214606B2 (en) 2015-12-15

Similar Documents

Publication Publication Date Title
KR102006390B1 (ko) 발광 다이오드 패키지의 제조 방법
US8633503B2 (en) Wafer level light emitting diode package and method of fabricating the same
US10573786B2 (en) Semiconductor light emitting device
KR101114191B1 (ko) 발광소자
KR100652133B1 (ko) 플립칩 구조의 발광 소자
US9059149B2 (en) Electronic device package and packaging substrate for the same
KR101752663B1 (ko) 발광소자 및 발광소자 제조방법
JP5416149B2 (ja) 発光素子パッケージ及び照明システム
CN101740600A (zh) 发光器件以及具有该发光器件的发光器件封装
KR101860320B1 (ko) 발광소자
EP2953175B1 (en) Light emitting device module
US20150034991A1 (en) Light emitting device, light emitting device package
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20120039587A (ko) 웨이퍼 레벨 발광다이오드 패키지
US8368300B2 (en) Light emitting device, light emitting device package, and lighting system
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101007145B1 (ko) 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법
KR101689164B1 (ko) 발광소자
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
US20190140145A1 (en) Light-Emitting Device and Method for Manufacturing a Light-Emitting Device
KR20140098518A (ko) 발광소자
KR101701115B1 (ko) 발광소자 패키지
KR20110073114A (ko) 발광 장치 및 그 제조 방법
KR102410790B1 (ko) 반도체 소자 패키지
KR20140098521A (ko) 발광소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right