JPH0883233A

JPH0883233A - チャネル制御装置

Info

Publication number: JPH0883233A
Application number: JP22042694A
Authority: JP
Inventors: Hiroaki Otsuka; 裕朗大塚
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-09-14
Filing date: 1994-09-14
Publication date: 1996-03-26

Abstract

(57)【要約】【目的】本発明は、チャネル制御装置に関し、稼働状
態を維持しつつ所望の論理経路について動的に設定、除
去および状態監視を行うことを目的とする。【構成】入出力装置について、個別にその入出力装置
を制御する入出力制御装置の識別子と、その入出力制御
装置が識別する論理アドレスと、その入出力制御装置に
接続されたリンクを論理経路制御手段１２が認識する論
理番号と、そのリンクに接続されたパスおよびそのパス
に接続されたチャネル装置を示す識別情報とを保持する
記憶手段１４と、識別子、論理アドレス、論理番号およ
び識別情報の組み合わせと共に特定の入出力装置につい
て与えられるチャネルコマンドについて、その態様に応
じてこれらの組み合わせの登録あるいは削除の処理を記
憶手段１４に施し、要求に変換してその識別情報で示さ
れるチャネル装置およびパスを介して論理経路制御手段
１２に与える制御手段１５とを備えて構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、計算機システムにおい
て、多重化方式によって形成された論理経路を介して入
出力制御装置に接続される複数のチャネル装置と中央処
理装置とのインタフェースをとるチャネル制御装置に関
する。

【０００２】

【従来の技術】事務用や技術計算用に共用されるメイン
フレームシステムのような高性能の汎用計算機システム
では、多くの入出力装置が接続され、中央処理装置に大
きな負荷を課すことなくこれらの入出力装置が互いに並
行して効率的に動作することが要求される。

【０００３】図１９は、メインフレームシステムの構成
例を示す図である。図において、中央処理装置６１はメ
モリ制御装置６２を介して主記憶装置６３に接続され、
中央処理装置６１の入出力バスおよびメモリ制御装置６
２の入出力バスはチャネルサブシステム６４に接続され
る。チャネルサブシステム６４は複数のチャネル装置６
５₁、６５₂、…から構成され、これらのチャネル装置の
内、チャネル装置６５₁は光リンク６６₁を介してスイ
ッチャ６７₁の特定のポートに接続され、チャネル装置
６５₂は光リンク６６₂を介してスイッチャ６７₂の特
定のポートに接続される。スイッチャ６７₁の第一の入
出力ポートは光リンク６６₁₁および入出力制御装置（Ｃ
Ｕ）６８₁を介して入力装置（ＤＥＶ）６９₁に接続さ
れ、スイッチャ６７₁の第二の入出力ポートは光リンク
６６₁₂を介して入出力制御装置６８₂の第一の入出力に
接続される。スイッチャ６７₂の第一の入出力ポートは
光リンク６６₂₁を介して入出力制御装置（ＣＵ）６８₂
の第二の入出力に接続され、その入出力制御装置には入
出力装置（ＤＥＶ）６９₂に接続される。スイッチャ６
７₂の第二の入出力ポートは光リンク６６₂₂および入出
力制御装置（ＣＵ）６８₃を介して入力装置（ＤＥＶ）
６９₃に接続される。

【０００４】このような構成のメインフレームでは、入
出力装置６９₁、６９₂、６９₃、 …がそれぞれ異なった
時間帯や稼働率で運用されるために、例えば、２４時間
連続運転や３６５日連続運転その他のように停止するこ
となく稼働することが要求される。また、これらの入出
力装置は、必ずしも同じ場所には設置されず、例えば、
中央処理装置６１から遠隔の地点に分散して配置され、
かつ上述した業務にかかわる多量の情報を入出力する。

【０００５】チャネルサブシステム６４は、チャネル装
置６５₁から光リンク６６₁、スイッチャ６７₁および
光リンク６６₁₁、６６₁₂を介して入出力制御装置６
８₁、６８₂に至る区間と、チャネル装置６５₂から光
リンク６６₂、スイッチャ６７₂および光リンク６
６₂₁、６６₂₂を介して入出力制御装置６８₂、６８₃に
至る区間とについて、形成されべき全てのチャネルを定
義したＩ／Ｏ構成定義ファイル（ＩＯＲＳＦ）を有す
る。このようなチャネルサブシステム６４では、チャネ
ル装置６５₁、６５₂、…は、それぞれ電源投入と共に
このようなＩ／Ｏ構成定義ファイルを参照し、その内容
（個々の入出力装置に対応した入出力制御装置、その入
出力装置に接続された光リンクの識別情報、その光リン
クに所定の多重化方式に基づいて形成される論理経路
（チャネル）とからなる。）に基づいて、上述した区間
に個別に論理経路を形成する。

【０００６】中央処理装置６１は、入出力装置の何れか
（ここでは、簡単のため、入出力装置６９₁とする。）
と対向して情報を送受する場合には、その入出力装置を
指定してチャネルサブシステム６４に要求（チャネルコ
マンド）を与える。

【０００７】チャネルサブシステム６４では、このよう
な要求で指定される入出力装置に基づいて上述したＩ／
Ｏ構成定義ファイルその他を参照することにより、その
入出力装置に割り付けられたチャネルを示す論理経路を
求め、該当する論理経路に対応したチャネル装置（ここ
では、簡単のためチャネル装置６５₁とする。）、光リ
ンク（ここでは、光リンク６６₁、６６₁₁とする。）お
よびスイッチャ（ここでは、簡単のためスイッチャ６７
₁とする。）を介して入出力制御装置６８₁と対向して
情報を送受する。

【０００８】また、このような光リンクは、同軸ケーブ
ルその他のメタリックケーブルを用いて構成されたリン
クに比べて電磁的な外乱の影響を受け難く、かつ近年の
光伝送技術の進展により無中継で伝送可能な距離が長く
なりつつある。

【０００９】したがって、コストを抑えつつ上述した設
置場所や情報の多様性に柔軟に対応した良好な伝送特性
のチャネルが形成され、かつ入出力制御装置や入出力装
置の増設に対してビルディングブロック方式により適応
することが可能である。

【００１０】また、中央処理装置６１に複数の仮想計算
機が構成されたメインフレームシステムでは、上述した
ように論理的に形成されたチャネルは、その中央処理装
置に搭載されたモニタの管理の下で個々の仮想計算機に
割り付けられる。

【００１１】なお、チャネルパスがこのような論理経路
に拡張されていない計算機システムでは、上述した複数
の仮想計算機がチャネルを共用するためにこれらの仮想
計算機のモニタが介在する。したがって、一般に、中央
処理装置６１の処理効率が低下し、かつ個々の仮想計算
機については、割り付け可能なチャネル装置の台数が分
割損によって減少してアクセス可能な入出力制御装置
（入出力装置）の台数が減少したり、反対に所望の入出
力制御装置（入出力装置）にアクセス可能とするために
は搭載すべきチャネル装置を増設する必要がある。しか
し、上述したようにチャネルパスが論理経路に拡張され
た計算機システムでは、各仮想計算機の識別情報を含む
識別子を用いて論理経路を表すことにより、これらの仮
想計算機はチャネルパスを占有可能となる。

【００１２】また、チャネルサブシステム６４は、何れ
かの論理経路に障害が発生した場合には、このような論
理経路の動作と非同期にその論理経路に接続された入出
力制御装置（入出力装置）を再始動してその再始動の処
理が完了するまで待機するが、一定時間にわたって該当
する論理経路にかかわる事象（例えば、割り込み信号）
が発生しないことを認識すると、その論理経路を閉塞し
てシステム構成から切り離す。

【００１３】なお、本願に関連する先行技術としては、
例えば、特開平１−２５５９１２号公報や特開平４−２
４３４５７号公報に掲載されたものがある。

【００１４】

【発明が解決しようとする課題】ところで、このような
従来のメインフレームシステムでは、全ての論理経路が
Ｉ／Ｏ構成定義ファイルの内容に基づいて一括して電源
投入時に設定される。したがって、特に、中央処理装置
６１に複数の仮想計算機が形成された構成では、これら
の仮想計算機の運用形態が(例えば、昼と夜との時間帯
で)変更することが要求される場合には、その中央処理
装置（このような変更に関わりのない全ての仮想計算
機）の運用を停止させてＩ／Ｏ構成定義ファイルを変更
した後に、再度電源を投入したり始動を行わなければな
らず、実際には適用できない場合が多かった。また、
運用中に多くの仮想計算機やタスクが一部の入出力制御
装置（入出力装置）に集中してアクセスし、その入出力
制御装置（入出力装置）に割り付けられた論理経路が過
負荷状態に陥る可能性がある。しかし、このような事態
に際して該当する論理経路に代わる迂回路を形成して過
負荷の程度を軽減したり優先処理を行うためには、同様
にＩ／Ｏ構成定義ファイルを変更して再度電源を投入し
たり始動を行わなければならなかった。

【００１５】さらに、入出力制御装置に収容可能な論理
経路の本数がその入出力制御装置にアクセスすべき仮想
計算機の数より少ない場合には、このようなアクセスが
可能な仮想計算機が制約されて所望のシステムを構成す
ることが阻まれた。

【００１６】また、障害が発生した論理経路が閉塞され
た場合には、チャネルサブシステム６４および該当する
チャネル装置は、その論理経路の状態を判断することは
できず、障害の原因に適応した対策をとることはできな
かった。

【００１７】本発明は、稼働状態を維持しつつ所望の論
理経路について動的に設定、除去および状態監視を行う
ことができるチャネル制御装置を提供することを目的と
する。

【００１８】

【課題を解決するための手段】図１は、請求項１〜４に
記載の発明の原理ブロック図である。請求項１に記載の
本発明は、個別に物理的なリンクを介して単一または複
数の入出力制御装置１１₁〜１１_Mに接続され、かつ入出
力インタフェース方式に基づいて与えられる要求に応じ
てこれらのリンクに対する論理経路の設定および除去を
行う論理経路制御手段１２を介して、これらの入出力制
御装置の配下の入出力装置にかかわる入出力制御をチャ
ネルコマンドに基づいて行う複数のチャネル装置１３₁
〜１３_Nと、そのチャネルコマンドを与える中央処理装
置およびその中央処理装置の主記憶装置とのインタフェ
ースをとるチャネル制御装置において、入出力装置につ
いて、個別にその入出力装置を制御する入出力制御装置
の識別子と、その入出力制御装置が識別する論理アドレ
スと、その入出力制御装置に接続されたリンクを論理経
路制御手段１２が認識する論理番号と、そのリンクに接
続されたパスおよびそのパスに接続されたチャネル装置
を示す識別情報とを保持する記憶手段１４と、識別子、
論理アドレス、論理番号および識別情報の組み合わせと
共に特定の入出力装置について与えられるチャネルコマ
ンドについて、その態様に応じてこれらの組み合わせに
かかわる登録あるいは削除の処理を記憶手段１４に施
し、かつ要求に変換してその識別情報によって示される
チャネル装置およびパスを介して論理経路制御手段１２
に与える制御手段１５とを備えたことを特徴とする。

【００１９】請求項２に記載の本発明は、個別に物理的
なリンクを介して単一または複数の入出力制御装置１１
₁〜１１_Mに接続され、かつ入出力インタフェース方式に
基づいて与えられる要求に応じてこれらのリンクに対す
る論理経路の設定および除去を行う論理経路制御手段１
２を介して、これらの入出力制御装置の配下の入出力装
置にかかわる入出力制御をチャネルコマンドに基づいて
行う複数のチャネル装置１３₁〜１３_Nと、仮想計算機モ
ードで稼働してそのチャネルコマンドを与える中央処理
装置およびその中央処理装置の主記憶装置とのインタフ
ェースをとるチャネル制御装置において、中央処理装置
に形成された個々の仮想計算機について、入出力装置毎
にその入出力装置を制御する入出力制御装置の識別子
と、その入出力制御装置が識別する論理アドレスと、そ
の入出力制御装置に接続されたリンクを論理経路制御手
段１２が認識する論理番号と、そのリンクに接続された
パスおよびそのパスに接続されたチャネル装置を示す識
別情報とを保持する記憶手段２１と、送出元の仮想計算
機を示す仮想計算機識別情報、識別子、論理アドレス、
論理番号および識別情報の組み合わせと共に特定の入出
力装置について与えられるチャネルコマンドについて、
その態様に応じてこれらの組み合わせにかかわる登録あ
るいは削除の処理を記憶手段２１に施し、かつ要求に変
換してその識別情報によって示されるチャネル装置およ
びパスを介して論理経路制御手段１２に与える制御手段
２３とを備えたことを特徴とする。

【００２０】請求項３に記載の本発明は、請求項１に記
載のチャネル制御装置において、チャネル装置１３₁〜
１３_Nには、要求に応じて論理経路制御手段１２が行う
論理経路の設定および除去の処理の結果を取り込んでそ
の論理経路を示す論理経路識別情報に対応させて蓄積
し、かつ制御手段１５が参照可能な蓄積手段３１₁〜３
１_Nが個別に含まれ、制御手段１５には、特定のチャネ
ル装置および論理経路識別情報を含むチャネルコマンド
が与えられたときに、蓄積手段３１₁〜３１_Nの内、そ
のチャネル装置に含まれるものからその論理論理経路識
別情報に対応した処理の結果を検索して中央処理装置に
与える手段を含むことを特徴とする。

【００２１】請求項４に記載の本発明は、請求項２に記
載のチャネル制御装置において、チャネル装置１３₁〜
１３_Nには、要求に応じて論理経路制御手段１２が行う
論理経路の設定および除去の処理の結果を取り込んでそ
の論理経路を示す論理経路識別情報と、その要求を発し
た仮想計算機の仮想計算機識別情報とに対応させて蓄積
し、かつ制御手段１５が参照可能な蓄積手段４１₁〜４
１_Nが個別に含まれ、制御手段２３には、特定のチャネ
ル装置、論理経路識別情報および送出元の仮想計算機の
仮想計算機識別情報を含むチャネルコマンドが与えられ
たときに、蓄積手段４１₁〜４１_Nの内、そのチャネル
装置に含まれるものからその論理論理経路識別情報およ
び仮想計算機識別情報に対応した処理の結果を検索して
中央処理装置に与える手段を含むことを特徴とする。

【００２２】

【作用】請求項１に記載の本発明にかかわるチャネル制
御装置では、中央処理装置は、新たに論理経路を設定し
ようとする場合には、入出力制御装置の識別子と、その
入出力制御装置が識別すべき入出力装置の論理アドレス
と、その入出力制御装置に接続されたリンクについて論
理経路制御手段１２が認識する論理番号と、そのリンク
に接続されたパスおよびそのパスに接続されたチャネル
装置を示す識別情報との組み合わせによりその論理経路
を示すチャネルコマンドを出力する。制御手段１５は、
そのチャネルコマンドを認識すると、このような組み合
わせを取り込んで記憶手段１４に登録する。さらに、制
御手段１５は、これらの組み合わせの内容を論理経路を
設定すべき旨の要求に変換し、その組み合わせに含まれ
る識別情報で示されるチャネル装置およびパスを介して
入出力インタフェース方式に基づき論理経路制御手段１
２に与える。

【００２３】論理経路制御手段１２は、このようにして
与えられる要求に応じて、その要求に含まれる識別子、
論理アドレス、論理番号および識別情報とに対応した論
理経路を入出力制御装置１１₁〜１１_Mの該当するものと
の間に設定する。

【００２４】また、中央処理装置は、既に設定された論
理経路を除去しようとする場合には、上述した識別子、
論理アドレス、論理番号および識別情報の組み合わせに
よりその論理経路を示すチャネルコマンドを出力する。

【００２５】制御手段１５は、そのチャネルコマンドを
認識すると、このような組み合わせにかかわる記憶手段
１４上の登録を削除する。さらに、制御手段１５は、こ
れらの組み合わせの内容を論理経路を除去すべき旨の要
求に変換し、その組み合わせに含まれる識別情報で示さ
れるチャネル装置およびパスを介して入出力インタフェ
ース方式に基づき論理経路制御手段１２に与える。

【００２６】論理経路制御手段１２は、このようにして
与えられる要求に応じて、その要求に含まれる識別子、
論理アドレス、論理番号および識別情報とに対応した論
理経路を除去する。

【００２７】したがって、論理経路制御手段１２に対し
て要求を与える既存のインタフェース方式に何ら変更を
加えずに、中央処理装置から与えられるチャネルコマン
ドに応じて所望の論理経路を適宜設定したり除去するこ
とができる。

【００２８】請求項２に記載の本発明にかかわるチャネ
ル制御装置では、中央処理装置は、仮想計算機モードで
稼働して論理経路の設定および除去を要求する場合に
は、送出元の仮想計算機を示す仮想計算機識別情報が付
加された点を除き、請求項１に記載の発明と同じ構成の
チャネルコマンドを発する。記憶手段２１には、中央処
理装置に形成された個々の仮想計算機について、請求項
１に記載の発明における記憶手段１４と同様に入出力装
置毎に識別子、論理アドレス、論理番号および識別情報
を保持する。制御手段２３は、このような記憶手段２１
に保持されて仮想計算機識別情報に対応した情報に適応
した演算手順に基づいて、請求項１に記載の発明におけ
る制御手段１５と同様にして上述したチャネルコマンド
の態様に応じた登録および削除の処理を記憶手段２１に
施すと共に、要求を論理経路制御手段１２に与える。

【００２９】論理経路制御手段１２は、このようにして
与えられる要求に応じて、その要求に含まれる識別子、
論理アドレス、論理番号および識別情報とに対応した論
理経路を設定したり除去する。

【００３０】したがって、論理経路制御手段１２に対し
て要求を与える既存のインタフェース方式に何ら変更を
加えずに、仮想計算機モードで稼働する中央処理装置か
ら与えられるチャネルコマンドに応じて所望の論理経路
を適宜設定したり除去することができる。

【００３１】請求項３に記載の本発明にかかわるチャネ
ル制御装置では、個々のチャネル装置に含まれる蓄積手
段は、論理経路制御手段１２が要求に応じて行った論理
経路の設定および除去の処理の結果を取り込み、その論
理経路を示す論理経路識別情報に対応させて蓄積する。
制御手段１５は、中央処理装置からチャネル装置および
論理経路識別情報を含むチャネルコマンドが与えられる
と、そのチャネル装置に含まれる蓄積手段を参照し、そ
の論理経路識別情報に対応した処理の結果を検索して中
央処理装置に与える。

【００３２】したがって、中央処理装置では、所望の論
理経路についてチャネルコマンドを発することにより、
その論理経路の状態を確実に把握することができる。請
求項４に記載の本発明にかかわるチャネル制御装置で
は、個々のチャネル装置に含まれる蓄積手段は、論理経
路制御手段１２が要求に応じて行った論理経路の設定お
よび除去の処理の結果を取り込み、その論理経路を示す
論理経路識別情報と、その要求を発した仮想計算機の仮
想計算機識別情報とに対応させて蓄積する。制御手段２
３は、中央処理装置からチャネル装置、論理経路識別情
報および送出元の仮想計算機の仮想計算機番号を含むチ
ャネルコマンドが与えられると、そのチャネル装置に含
まれる蓄積手段を参照し、その論理経路識別情報および
仮想計算機識別情報に対応した処理の結果を検索して中
央処理装置に与える。

【００３３】したがって、中央処理装置に形成された個
々の仮想計算機では、所望の論理経路についてチャネル
コマンドを発することにより、その論理経路の状態を確
実に把握することができる。

【００３４】

【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図２は、請求項１〜４に記載の発明
に対応した実施例を示す図である。

【００３５】図において、図１９に示す従来例と機能お
よび構成が同じものについては、同じ参照番号を付与し
て示し、ここではその説明を省略する。本実施例と図１
９に示す従来例との相違点は、中央処理装置６１に代え
て中央処理装置５１が備えられ、かつチャネルサブシス
テム６４に代えてチャネルサブシステム５２が備えられ
た点にある。なお、チャネルサブシステム５２には、従
来のチャネルサブシステム６４と同様に複数のチャネル
装置６５₁、６５₂、…が含まれる。

【００３６】また、本実施例と図１に示すブロック図と
の対応については、入出力制御装置６８₁、６８₂、６
８₃、…は入出力制御装置１１₁〜１１_Mに対応し、光
リンク６６₁、６６₂、…およびスイッチャ６７₁、６
７₂、…は論理経路制御手段１２に対応し、チャネル装
置６５₁、６５₂、…はチャネル装置１３₁〜１３_Nに
対応し、チャネルサブシステム５２に設定される後述の
ＳＣＢおよびＰＧＢは記憶手段１４、２１に対応し、チ
ャネルサブシステム５２からこれらのＳＣＢ、ＰＧＢお
よびチャネル装置６５₁、６５₂、…を除いた部分は制
御手段１５、２３に対応し、チャネル装置６５₁、６５
₂、…に含まれる後述のＬＰＢは蓄積手段３１₁〜３１
_N、４１₁〜４１_Nに対応する。

【００３７】図３は、中央処理装置の動作フローチャー
トである。図４は、チャネルサブシステムの動作フロー
チャート(1) である。以下、本実施例の請求項１に記載
の発明に対応した動作を説明する。

【００３８】チャネルサブシステム５２は、図５に示す
ように、入出力制御装置６８₁、６８₂、６８₃、…を
個別に論理的に示す論理制御装置について、その論理制
御装置と共に配下の入出力装置を論理的に識別するＣＵ
論理アドレス（以下、「ＣＵＬＡ」という。）と、その
ＣＵＬＡで識別される論理制御装置に割り付けられた論
理経路が形成される光リンクのリンクアドレス（以下、
「ＬＩＮＫ」という。なお、該当するスイッチャのポー
トの番号とそのポートに接続されたリンクの番号とを含
む。）と、その論理経路を形成する物理チャネルのパス
（そのパスを形成するチャネル装置）の識別番号（以
下、「ＣＨＰＩＤ」という。）と、このようなＣＵＬ
Ａ、ＬＩＮＫおよびＣＨＰＩＤで示される論理経路につ
いて確立されたか否かと、登録の有効性とをそれぞれ示
すｅビットおよびｖビットとを構成要素とするサイズが
「１」ないし「８」の配列に併せて、これらの配列の
内、内容の有効性と無効性とをそれぞれ論理値「１」、
「０」で示すパスマスクＰＭと、該当する論理制御装置
に割り付けられた仮想計算機（中央処理装置５１に論理
的に形成される複数の仮想計算機ＶＭ₁、ＶＭ₂、…の
何れか）を示す仮想計算機番号（以下、「ＶＭＩＤ」と
いう。）との集合からなる論理経路グループ表（以下、
「ＰＧＢ(Path Group Block)」という。）を有する。な
お、仮想計算機番号ＶＭＩＤの論理値については、中央
処理装置５１が仮想計算機モードで稼働していない場合
には「０」に設定される。

【００３９】また、チャネルサブシステム５２は、図６
に示すように、入出力装置６９₁、６９₂、６９₃、…
について、個別に設定された論理経路を示すＰＢＧのＰ
ＢＧ番号（以下、「ＰＢＧＮ」という。）と、そのＰＢ
Ｇに含まれる配列のポインタをビットパターンとして示
すパスマスクｐｍとを示す入出力装置制御表（以下、
「ＳＣＢ」という。）を有する。

【００４０】さらに、チャネル装置６５₁、６５₂、…
は、図７に示すように、それぞれ配下の入出力制御装置
（入出力装置）との間に形成された個々の論理経路につ
いて、上述したＬＩＮＫＡ、ＣＵＬＡおよびＶＭＩＤに
併せて、該当する論理経路の状態を示すステータスを示
す論理経路ブロック（以下、「ＬＰＢ」という。）を有
する。

【００４１】一方、中央処理装置５１は、チャネルサブ
システム５２を介して入出力装置６９₁、６９₂、６９
₃、…の何れかとの間の論理経路について、設定、解
除、状態の把握その他の処理を行う場合には、その処理
を識別するオペレーションコードと、図８に示すよう
に、４バイト長の５ワードからなるＬＯＢ(Logical Pat
hOperation Block)とを生成する。なお、ＬＯＢは、本
願に関わりない機能やオプション機能用として予約され
た第一バイトと、上述したＣＨＰＩＤを示す第二バイト
と、上述したＰＢＧＮあるいはＬＩＮＫの何れかにより
論理経路を論理的に示す第三バイトおよび第四バイトと
からなる第一ワードと、第三バイトおよび第四バイトが
上述したＣＨＰＩＤに対応した論理経路（指定方法は後
述の個々の命令で異なる。）を示す第二ワードと、その
論理経路のステータス（ロジカルステータス）が格納さ
れる第三ワードと、後述のＧＩＯＲＳＦのアドレスを示
す第四ワードと、後述のＧＤＭのアドレスを示す第五ワ
ードとから構成される。

【００４２】また、中央処理装置５１とチャネルサブシ
ステム５２との間には、図９に示すように、相互にハン
ドシェーク可能であり、オペレーションコードとオペレ
ーションデータとの２つのフィールドからなるインタフ
ェースレジスタがバスを介して設けられる。

【００４３】中央処理装置５１は、その内部で行われる
マイクロプログラム制御の下でフェッチされた命令を逐
次デコードし、チャネルサブシステム５２を介して論理
経路を形成することを要求する命令（ここでは、「Onli
ne Logical Path 命令」とする。) を認識すると、上述
したインタフェースレジスタのオペレーションコードと
してその命令のインストラクションコードを設定し（図
３(1))、かつオペレーションデータとしてその命令のオ
ペランドに設定されたＬＯＢのアドレスを設定する（図
３(2))。なお、このようなＬＯＢには、上述したOnline
Logical Path命令については、図１０に示すように、i
dentifier-1としてＰＢＧＮが設定され、ＣＨＰＩＤと
してチャネル装置６５₂のＣＨＰＩＤが設定され、iden
tifier-2として入出力制御装置６８₂のＣＵＬＡと光リ
ンク６６₂₁のポート番号とが付加される。

【００４４】一方、チャネルサブシステム５２は、イン
タフェースレジスタを介してこのような命令が与えられ
ると、図１１に網かけをして示すように、オペレーショ
ンコードとＬＯＢのアドレスとを制御記憶に記憶する。
さらに、チャネルサブシステム５２は、このようなアド
レスに基づいてメモリ制御装置６２を介して主記憶装置
６３にアクセスし、そのＬＯＢの内容（チャネル装置６
５₂のＣＨＰＩＤ、ＰＢＧＮ、光リンク６６₂₁のポート
番号、入出力制御装置６８₂のＣＵＬＡ）を読み出して
制御記憶に記憶する。

【００４５】また、チャネルサブシステム５２は、この
ようにして求められたＰＢＧＮに基づいて以下の演算の
対象となるＰＢＧを確定し、そのＰＢＧに含まれる配列
の内、ｖビットの論理値が「０」であるものを検索する
ことにより空のエントリを決定する。さらに、チャネル
サブシステム５２は、制御記憶に格納されたチャネル装
置６５₂のＣＨＰＩＤと、光リンク６６₂₁のポート番号
と、入出力制御装置６８₂のＣＵＬＡとを上述した空の
エントリで示されるＰＢＧに格納し（図４(1))、かつそ
のＰＢＧについて、ｅビットとｖビットとの論理値を共
に「０」に設定すると共に、パスマスクＰＭを更新す
る。

【００４６】このような処理を完了すると、チャネルサ
ブシステム５２は、ＰＢＧに格納された光リンク６６₂₁
のポート番号と入出力装置６９₂のＣＵＬＡとをアドレ
スフィールドに設定し、出所アドレスフィールドとして
チャネル装置６５₂のリンクアドレスおよびＶＭＩＤを
設定することにより論理経路確立フレームＥＬＰを生成
し（図４(2))、チャネル装置６５₂を介してスイッチャ
６７₂にそのフレームＥＬＰを送出する（図４(3))。な
お、上述したチャネル装置６５₂のリンクアドレスにつ
いては、システムの初期化時に予め設定されるものとす
る。

【００４７】チャネル装置６５₂から光リンク６６₂、
スイッチャ６７₂および光リンク６６₂₁を介して入出力
制御装置６８₂に至る区間では、上述した論理経路確立
フレームＥＬＰに応じて従来例（ESCON I/O Interface
SA22−7202−02、EnterpriseSystem Archtecture /390
IBM 社、(米)、第３章に掲載されたもの）と同様の手順
に基づき論理経路を形成する処理が行われ、スイッチャ
６７₂はチャネル装置６５₂を介してチャネルサブシス
テム５２にその処理の結果を通知する。

【００４８】チャネルサブシステム５２では、このよう
な結果を取り込んで解析し、正常に論理経路が形成され
たことを示す「ＬＰＥ（論理経路確立完了）」を認識し
た場合には、該当するＰＢＧのｅビットおよびｖビット
の論理値を「１」に設定すると共に、ＳＣＢの内、ＰＧ
Ｂ番号が該当するＰＢＧを示すものの全てのパスマスク
ｐｍについて、上述したパスマスクＰＭの更新時に論理
値が新たに「１」となったビットの論理値を「１」とす
る更新処理を行った（図４(4))後に、値が「０」の条件
コードを生成してインタフェースレジスタのオペレーシ
ョンデータのフィールドに設定する（図４(5))。したが
って、このように正常に論理経路が確立された場合に
は、図１２(a)、(b)および(a′)、(b′)に対比して示す
ように、ＳＣＢおよびＰＧＢが更新される。

【００４９】また、チャネルサブシステム５２は、上述
した結果が「ＬＰＲ（論理経路確立不可）」である場合
には同様にして条件コードを「０」に設定し（図４
(6))、「ビジーフレーム」である場合には条件コードを
「２」に設定し（図４(7))、その他の場合には条件コー
ドを「１」に設定して（図４(8))、同様にインタフェー
スレジスタのオペレーションデータのフィールドに設定
する。

【００５０】さらに、チャネルサブシステム５２は、こ
のような結果に対応した処理を完了した後には、インタ
フェースレジスタのオペレーションコードのフィールド
に「Operation Complete」を設定して処理を完結する
（図４(9))。

【００５１】なお、チャネル装置６５₂では、上述した
論理経路確立フレームを取り込むと、論理経路毎に設け
られたＬＰＢ(Logcal Path Block) に、そのフレームに
含まれる光リンク６６₂₁のポート番号、入出力制御装置
６８₂のＣＵＬＡおよびＶＭＩＤを格納し、かつ上述し
た応答を示すフレームを取り込むと、該当するＬＰＢに
その応答を示すステータスを付加して保持して論理経路
の更新および管理に用いる。しかし、このようにしてチ
ャネル装置が行う処理については、従来例と同じである
から、ここではその詳細な説明を省略する。

【００５２】一方、中央処理装置５１では、インタフェ
ースレジスタを介して「OperationComplete」が与えら
れると、並行して与えられる条件コードの値が「０」〜
「２」であるとその値をOnline Logical Path 命令の条
件コードとして設定し（図３(3))、反対にその他の値で
あるとOnline Logical Path 命令の条件コードとして
「３」を設定し（図３(4))、何れの場合にもインタフェ
ースレジスタをリセットして（図３(5))処理を完結す
る。

【００５３】このように本実施例によれば、論理経路を
形成するために授受すべきフレームの構成に何ら変更を
施すことなく、チャネルサブシステム５２は中央処理装
置５１の制御下において、論理制御装置毎に論理経路の
形成に介在すべきチャネル装置のＣＨＰＩＤ、光リンク
のポート番号および入出力制御装置（入出力装置）のＣ
ＵＬＡが割り付けられ、かつ入出力装置毎にその割り付
けの対応関係を管理できる。

【００５４】したがって、中央処理装置５１によって実
行されるソフトウエアの下で、動的に論理チャネルが形
成される。図１３は、チャネルサブシステムの動作フロ
ーチャート(2) である。なお、図４との対比において、
同じ処理については同じ番号を付与し、類似した処理に
ついては同じ番号に「′」を付加して示す。

【００５５】以下、図２、図３、図１０、図１１および
図１３を参照して上述した論理経路が除去される過程に
おける本実施例の動作を説明する。中央処理装置５１
は、チャネルサブシステム５２を介して形成された論理
経路る何れかを除去する場合には、その処理を識別する
オペレーションコードと図１０に示すＬＯＢとを生成す
る。

【００５６】中央処理装置５１は、フェッチされた命令
を逐次デコードし、既に形成された論理経路の除去を要
求する「Offline Logical Path命令」を認識すると、上
述したインタフェースレジスタのオペレーションコード
としてその命令のインストラクションコードを設定し
（図３(1))、かつオペレーションデータとしてその命令
のオペランドに設定されたＬＯＢのアドレスを設定する
（図３(2))。なお、このようなＬＯＢの内容について
は、図１０に示すように上述した「Online LogicalPath
命令」の場合と同じであるから、ここではその説明を
省略する。

【００５７】一方、チャネルサブシステム５２は、イン
タフェースレジスタを介してこのような命令が与えられ
ると、図１１に網かけをして示すように、オペレーショ
ンコードとＬＯＢのアドレスとを制御記憶に記憶する。
さらに、チャネルサブシステム５２は、このようなアド
レスに基づいてメモリ制御装置６２を介して主記憶装置
６３にアクセスし、そのＬＯＢの内容（チャネル装置６
５₂のＣＨＰＩＤ、ＰＢＧＮ、光リンク６６₂₁のポート
番号、入出力制御装置６８₂のＣＵＬＡ）を読み出して
制御記憶に記憶する。

【００５８】また、チャネルサブシステム５２は、この
ようにして求められたＰＢＧＮに基づいて以下の演算の
対象となるＰＢＧを確定し、そのＰＢＧに含まれる配列
の内、除去の対象となるべき論理経路が登録された（例
えば、光リンク６６₂₁のポート番号等が等しい）エント
リーを求める。さらに、チャネルサブシステム５２は、
制御記憶に格納されたチャネル装置６５₂のＣＨＰＩＤ
と、光リンク６６₂₁のポート番号と、入出力制御装置６
８₂のＣＵＬＡとを上述した空のエントリで示されるＰ
ＢＧに格納する（図１３(1))。このような処理を完了す
ると、チャネルサブシステム５２は、ＰＢＧに格納され
た光リンク６６₂₁のポート番号と入出力制御装置６８₂
のＣＵＬＡとをアドレスフィールドに設定し、出所アド
レスフィールドとしてチャネル装置６５₂のリンクアド
レスおよびＶＭＩＤを設定することにより論理経路除去
フレームＲＬＰを生成し（図１３(2′))、チャネル装置
６５₂を介してスイッチャ６７₂にそのフレームＲＬＰ
を送出する（図１３(3′))。なお、上述したチャネル装
置６５₂のリンクアドレスについては、システムの初期
化時に予め設定されるものとする。

【００５９】チャネル装置６５₂から光リンク６６₂、
スイッチャ６７₂および光リンク６６₂₁を介して入出力
制御装置６８₂に至る区間では、上述した論理経路除去
フレームＲＬＰに応じて従来例（ESCON I/O Interface
SA22−7202−02、EnterpriseSystem Archtecture /390
IBM 社、(米)、第３章に掲載されたもの）と同様の手順
に基づき論理経路を除去する処理が行われ、スイッチャ
６７₂はチャネル装置６５₂を介してチャネルサブシス
テム５２にその処理の結果を通知する。

【００６０】チャネルサブシステム５２では、このよう
な結果を取り込んで解析し、正常に論理経路が除去され
たことを示す「ＬＰＲ（論理経路除去完了）」を認識し
た場合には、該当するＰＢＧのｅビットおよびｖビット
の論理値を「０」に設定すると共に、そのＰＧＢの対応
するパスマスクＰＭの論理値を「０」に設定する。さら
に、チャネルサブシステム５２は、ＳＣＢの内、ＰＧＢ
番号が該当するＰＢＧを示すものの全てについて、パス
マスクｐｍの該当するビットの論理値を「０」とする更
新処理を行った（図１３(4′))後に、値が「０」の条件
コードを生成してインタフェースレジスタのオペレーシ
ョンデータのフィールドに設定する（図１３(5))。した
がって、このように正常に論理経路が除去された場合に
は、ＳＣＢおよびＰＧＢは、図１２(a′)、(b′)に示す
状態から図１２(a)、(b)に示す状態に復帰する。

【００６１】また、チャネルサブシステム５２は、上述
した結果が「ビジーフレーム」である場合には条件コー
ドを「２」に設定し（図１３(7))、その他の場合には条
件コードを「１」に設定して（図１３(8))、同様にイン
タフェースレジスタのオペレーションデータのフィール
ドに設定する。

【００６２】さらに、チャネルサブシステム５２は、こ
のような結果に対応した処理を完了した後には、インタ
フェースレジスタのオペレーションコードのフィールド
に「Operation Complete」を設定して処理を完結する
（図１３(9))。

【００６３】なお、チャネル装置６５₂では、上述した
論理経路除去フレームを取り込むと、論理経路毎に設け
られたＬＰＢに、そのフレームに含まれる光リンク６６
₂₁のポート番号、入出力制御装置６８₂のＣＵＬＡおよ
びＶＭＩＤを格納し、かつ上述した応答を示すフレーム
を取り込むと、該当するＬＰＢにその応答を示すステー
タスを付加して論理経路の更新および管理に用いる。

【００６４】なお、このような「Operation Complete」
に対する中央処理装置５１の動作については、上述した
「Online Logical Path 命令」の場合と同じであるか
ら、ここではその説明を省略する。

【００６５】このように本実施例によれば、既に形成さ
れた論理経路を除去するために授受すべきフレームの構
成に何ら変更を施すことなく、チャネルサブシステム５
２は、中央処理装置５１の制御下において、その論理経
路の設定に介在していたチャネル装置のＣＨＰＩＤ、光
リンクのポート番号および入出力制御装置（入出力装
置）のＣＵＬＡの割り付けが解除される。

【００６６】したがって、中央処理装置５１によって実
行されるソフトウエアの下で、動的に論理チャネルが除
去される。ところで、「Offline Logical Path命令」で
は、図１２(a′)、(b′)に示す状態から図１２(a)、(b)
に示す状態にＳＣＢおよびＰＧＢを更新することにより
論理経路の除去が行われる。しかし、本発明では、チャ
ネルサブシステム５２が独自にこのような論理経路を管
理し、かつチャネル装置から入出力制御装置（入出力装
置）に至る区間に対するインンタフェースの方式は従来
例と同じである。したがって、例えば、演算対象となる
ＰＧＢが存在してそのｖビットおよびｅビットの論理値
が共に「１」であり、かつそのＰＧＢのパスマスクＰＭ
の該当するビットの論理値が「１」となっていることを
確認して「Offline Logical Path命令」と同様の処理を
行い、さらに、その処理の下で論理経路の除去が完了し
たときにｅビットのみの論理値を「０」に更新する「Sc
ratch Logical Path命令」を別途設けることにより、上
述したパスマスクＰＭやＳＣＢのパスマスクｐｍに対す
る更新処理を行うことなく簡単にかつ確実に論理経路の
除去が可能となる。

【００６７】また、上述した「Scratch Logical Path命
令」によって除去された論理経路については、演算対象
となるＰＧＢが存在し、かつそのパスマスクＰＭの該当
するビットとｖビットとの論理値が「１」となっている
ことを確認した後に「OnlineLogical Path 命令」と同
様の処理を行うと共に、その処理の下で論理経路の設定
が完了したときにｅビットのみの論理値を「１」に更新
する「Setup LogicalPath命令」を設けることにより、
上述したパスマスクＰＭやＳＣＢのパスマスクｐｍに対
する更新処理を行う必要がないので、既述の「Online L
ogical Path 命令」に比較して簡単にかつ確実に復元す
ることが可能である。

【００６８】なお、上述した「Scratch Logical Path命
令」や「Setup Logical Path命令」に対応したチャネル
サブシステム５２の処理では、演算対象のＰＧＢが存在
しないことを認識した場合には条件コードを「１」に設
定して処理を完結することにより、中央処理装置５１と
の間のインタフェースについて、「Offline LogicalPat
h命令」や「Online Logical Path 命令」との互換性を
担保することができる。

【００６９】図１４は、チャネルサブシステムの動作フ
ローチャート(3) である。なお、図４と同じ処理につい
ては、同じ番号を付与して示す。以下、図２、図３、図
１１および図１４を参照して本実施例の請求項２に記載
の発明に対応した動作を説明する。

【００７０】中央処理装置５１は仮想計算機モードで稼
働し、主記憶装置６３には、図１５に示すように、中央
処理装置５１に形成される個々の仮想計算機について、
アクセスすべき論理制御装置毎のＰＧＢエントリーと、
そのＰＧＢエントリのアドレスを示すＰＧＢインデック
スを含むデバイスエントリとの集合からなるＩ／Ｏ構成
定義ファイル（以下、「ＧＩＯＲＳＦ」という。）に併
せて、アクセスすべき個々の入出力装置に対応して、Ｓ
ＣＢを示すＳＣＢ番号と、ＧＩＯＲＳＦに含まれるデバ
イスエントリのアドレスを示すデバイスインデックス
と、これらのＳＣＢ番号およびデバイスインデックスが
有効に登録されたか否かを示すｖビットとを示すゲスト
デバイスマップ（以下、「ＧＤＭ」という。）が予め形
成される。なお、このようなＧＩＯＲＳＦおよびＧＤＭ
については、図１９に示す従来例においても同様に形成
されていたものであるから、ここでは、詳細な説明を省
略する。また、ＰＧＢの構成については、図５に示すも
のと同じであるから、ここではその説明を省略する。

【００７１】さらに、中央処理装置５１は、仮想計算機
モードで稼働しつつ新たな仮想計算機（ゲスト）を開設
するときに、その開設の処理を識別するオペレーション
コードと図１６に示すＬＯＢとを生成する。なお、この
ようなＬＯＢと図１０に示すＬＯＢとの相違点は、第一
ワードの第二バイトにはＣＨＰＩＤが設定されず、第一
ワードの第三バイトおよび第四バイトにはＰＧＢ番号に
代えて新たに開設されるべき仮想計算機を示すＶＭＩＤ
が設定され、第二ワードには何も設定されず、第四ワー
ドには開設されるべき仮想計算機のＧＩＯＲＳＦのアド
レスが設定され、第五ワードには開設されるべき仮想計
算機のＧＤＭのアドレスが設定された点にある。

【００７２】また、中央処理装置５１は、フェッチされ
た命令を逐次デコードすることにより上述した仮想計算
機の開設に伴って実行すべき「Setup Guest 命令」を認
識すると、上述したインタフェースレジスタのオペレー
ションコードとしてその命令のインストラクションコー
ドを設定し（図３(1))、かつオペレーションデータとし
てその命令のオペランドに設定されたＬＯＢのアドレス
を設定する（図３(2))。

【００７３】一方、チャネルサブシステム５２は、この
ような命令がインタフェースレジスタを介して与えられ
ると、図１１に網かけをして示すように、オペレーショ
ンコードとＬＯＢのアドレスとを制御記憶に記憶する。
さらに、チャネルサブシステム５２は、このようなアド
レスに基づいてメモリ制御装置６２を介して主記憶装置
６３にアクセスし、そのＬＯＢの内容（ＶＭＩＤ、ＧＩ
ＯＲＳＦのアドレス、ＧＤＭのアドレス）と、そのＧＩ
ＯＲＳＦのアドレスで示されるＧＩＯＲＳＦの内容と、
そのＧＤＭのアドレスで示されるＧＤＭの内容とを読み
出して制御記憶に格納する（図１４(a))。

【００７４】また、チャネルサブシステム５２は、この
ようにして求められたＧＤＭの内、ＬＯＢの内容で示さ
れるＶＭＩＤに対応したものの内容を参照してデバイス
インデックスの値を求め、その値に基づいてＧＩＯＲＳ
Ｆ上のデバイスエントリを参照すると共に、そのデバイ
スエントリで与えられるＰＧＢインデックスに基づいて
ＰＢＧエントリを求める（図１４(b))。

【００７５】さらに、チャネルサブシステム５２は、こ
のようなＰＧＢエントリに基づいて演算の対象となるＰ
ＧＢを確定し（図１４(c))、図４(1)〜(9)に示す処理手
順と同じ処理手順（図１４(1)〜(9)）に基づいて「Onli
ne Logical Path 命令」と同様に論理経路を設定する処
理を行い、かつＧＩＯＲＳＦおよびＧＤＭについて、こ
のような処理の過程において更新された制御記憶上の内
容をメモリ制御装置６２を介して主記憶装置６３に転送
する。

【００７６】なお、このような「Operation Complete」
に対する中央処理装置５１の動作については、上述した
「Online Logical Path 命令」の場合と同じであるか
ら、ここではその説明を省略する。

【００７７】このように本実施例によれば、論理経路を
形成するために授受されるフレームの構成に何ら変更を
施すことなく、中央処理装置５１は、開設すべき仮想計
算機について、所望の入出力制御装置（入出力装置）と
の間に適宜論理経路を形成することができる。

【００７８】図１７は、チャネルサブシステムの動作フ
ローチャート(4) である。なお、図１３との対比におい
て、同じ処理については同じ番号を付与して示す。以
下、図２、図３、図１１および図１７を参照して上述し
た論理経路が除去される過程における本実施例の動作を
説明する。

【００７９】また、中央処理装置５１は、仮想計算機モ
ードで稼働しつつ既に開設されている仮想計算機（ゲス
ト）の何れかを閉塞するときに、その閉塞の処理を識別
するオペレーションコードと図１６に示すＬＯＢとを生
成する。

【００８０】中央処理装置５１は、フェッチされた命令
を逐次デコードすることにより上述した仮想計算機の閉
塞に伴って実行すべき「Scratch Guest 命令」を認識す
ると、上述したインタフェースレジスタのオペレーショ
ンコードとしてその命令のインストラクションコードを
設定し（図３(1))、かつオペレーションデータとしてそ
の命令のオペランドに設定されたＬＯＢのアドレスを設
定する（図３(2))。

【００８１】一方、チャネルサブシステム５２は、この
ような命令がインタフェースレジスタを介して与えられ
ると、図１１に網かけをして示すように、オペレーショ
ンコードとＬＯＢのアドレスとを制御記憶に記憶する。
さらに、チャネルサブシステム５２は、このようなアド
レスに基づいてメモリ制御装置６２を介して主記憶装置
６３にアクセスし、そのＬＯＢの内容（ＶＭＩＤ、ＧＩ
ＯＲＳＦのアドレス、ＧＤＭのアドレス）と、そのＧＩ
ＯＲＳＦのアドレスで示されるＧＩＯＲＳＦの内容と、
そのＧＤＭのアドレスで示されるＧＤＭの内容とを読み
出して制御記憶に格納する（図１７(a))。

【００８２】また、チャネルサブシステム５２は、ＧＩ
ＯＲＳＦに含まれるＰＧＢエントリの内、上述したＶＭ
ＩＤと同じＶＭＩＤが含まれるものを検索し、その検索
によって求められたＰＧＢエントリーを示すＰＧＢ番号
が含まれるＳＣＢを全て検索すると共に、このようにし
て検索された個々のＳＣＢの番号とＶＭＩＤとに対応し
た全てのＧＤＭを求める（図１７(b),(c))。

【００８３】さらに、チャネルサブシステム５２は、こ
のようにして求められたＧＤＭとこれらのＧＤＭに対応
するＰＢＧエントリおよびＳＣＢの組み合わせの全てに
ついて、図１３(2′)〜(3′)に示す処理手順と同じ処理
手順に基づいて、「OfflineLogical Path命令」の場合
と同様に論理経路除去フレームを生成して送出する（図
１７(2′）〜(3′))。

【００８４】また、チャネルサブシステム５２は、上述
した論理経路除去フレームに応じた結果が与えられる
と、その結果を取り込んで解析し、その結果に応じて図
１３(4′) に示す処理手順と同じ処理手順に基づいてＰ
ＧＢやＳＣＢの内容を更新したり（図１７(4′))、図１
３(5)〜(8)に示す処理手順と同じ処理手順に基づいて条
件コードの値を設定する。ただし、ＳＣＢについては、
チャネルサブシステム５２は、図１７(4′) に示す処理
を行った後に、そのＳＣＢが示すＰＢＧＮに対応したＰ
ＢＧエントリーに含まれる全てのｖビットの論理値が
「０」となったことを確認した時点で、そのＰＢＧエン
トリーと共に削除する（図１７(d))。

【００８５】さらに、チャネルサブシステム５２は、Ｇ
ＩＯＲＳＦおよびＧＤＭについて、上述した処理の過程
において制御記憶上で更新された内容をメモリ制御装置
６２を介して主記憶装置６３に転送した後に、インタフ
ェースレジスタのオペレーションコードのフィールドに
「Operation Complete」を設定して処理を完結する（図
１７(9))。

【００８６】なお、このような「Operation Complete」
に対する中央処理装置５１の動作については、上述した
「Online Logical Path 命令」の場合と同じであるか
ら、ここではその説明を省略する。

【００８７】このように本実施例によれば、論理経路を
除去するために授受されるフレームの構成に何ら変更を
施すことなく、中央処理装置５１は、閉塞すべき仮想計
算機がアクセスし得た入出力制御装置（入出力装置）に
かかわる論理経路を適宜除去することができる。

【００８８】図１８は、チャネルサブシステムの動作フ
ローチャート(5) である。以下、図２、図３、図１１お
よび図１８を参照して本実施例の請求項３、４に記載の
発明に対応した動作を説明する。

【００８９】チャネル装置には、上述した６つの命令の
何れが実行された場合にも、図７に示すように、これら
の命令の実行結果を示すステータスがＬＰＲとして保持
される。

【００９０】一方、中央処理装置５１は、上述したステ
ータスを参照する場合には、例えば、図１０に示すＬＯ
Ｂを生成した後に、「Store Logical Path Status 命
令」を実行する。

【００９１】中央処理装置５１は、フェッチされた命令
を逐次デコードすることによりこのような「Store Logi
cal Path Status 命令」を認識すると、上述したインタ
フェースレジスタのオペレーションコードとしてその命
令のインストラクションコードを設定し（図３(1))、か
つオペレーションデータとしてその命令のオペランドに
設定されたＬＯＢのアドレスを設定する（図３(2))。

【００９２】一方、チャネルサブシステム５２は、この
ような命令がインタフェースレジスタを介して与えられ
ると、図１１に網かけをして示すように、オペレーショ
ンコードとＬＯＢのアドレスとを制御記憶に記憶する。
さらに、チャネルサブシステム５２は、このようなアド
レスに基づいてメモリ制御装置６２を介して主記憶装置
６３にアクセスし、そのＬＯＢの内容（チャネル装置６
５₂のＣＨＰＩＤ、ＰＢＧＮ、光リンク６６₂₁のポート
番号、入出力制御装置６８₂のＣＵＬＡ）を読み出して
制御記憶に記憶する。

【００９３】また、チャネルサブシステム５２は、この
ようにして求められたＰＢＧＮに基づいて以下の演算の
対象となるＰＢＧを確定し、かつ同様にして求められた
ＣＨＰＩＤに基づいてステータスを参照すべきチャネル
装置６５₂を特定する（図１８(1))。

【００９４】ところで、チャネルサブシステム５２は、
所定のインタフェースを介して全てのチャネル装置に個
別に蜜に結合し、何れのチャネル装置に含まれるＬＰＲ
も直接参照することができる。

【００９５】チャネルサブシステム５２は、このように
して特定されたチャネル装置６５₂に保持されるＬＰＲ
の内、光リンク６６₂₁のポート番号がＬＩＮＫとして格
納されたものを検索する（図１８(2))。さらに、チャネ
ルサブシステム５２は、このような検索により該当する
ＬＰＲが存在することを認識した場合には、そのＬＰＲ
に含まれるステータス（論理経路の状態）を読み出して
ＬＯＢの第三ワードに格納する（図１８(3))と共に、条
件コードを「０」に設定し（図１８(4))、反対に存在し
ないことを認識した場合には条件コードを「１」に設定
する（図１８(5))。さらに、チャネルサブシステム５２
は、これらの何れの場合にも、インタフェースレジスタ
のオペレーションコードのフィールドに「Operation Co
mplete」を設定して処理を完結する（図１８(6))。

【００９６】なお、このような「Operation Complete」
に対する中央処理装置５１の動作については、上述した
「Online Logical Path 命令」の場合と同じであるか
ら、ここではその説明を省略する。

【００９７】このように本実施例によれば、中央処理装
置５１は、所望の論理経路について適宜状態を把握する
ことができる。なお、上述した例では、中央処理装置５
１が非仮想計算機モードで稼働している場合に論理経路
について状態の把握がなされている。しかし、本発明は
このような場合に限定されず、中央処理装置５１が仮想
計算機モードで稼働している場合には、例えば、図１０
に示すＬＯＢに代えて図１６に示すＬＯＢを用いて、チ
ャネルサブシステム５２が上述したSetup Guest 命令と
同様にして論理経路を示す情報を得ることにより、その
論理経路について状態を把握することも可能である。

【００９８】また、上述した例では、中央処理装置５１
は、ＬＯＢに各パラメータを設定することにより状態を
把握すべき論理経路を特定しているが、本発明はこのよ
うな方法に限定されず、例えば、Online Logical命令や
Setup Guest 命令によって形成された論理経路を示す識
別情報がスイッチャ等により中央処理装置５１に返され
る場合には、その識別情報を用いて特定することもでき
る。

【００９９】さらに、上述した例では、論理経路の状態
がＬＯＢの第三ワードに返されているが、本発明はこの
ような方法に限定されず、確実に伝達することができる
ならば、専用のバスや通信リンクあるいはインタフェー
スレジスタを介して中央処理装置５１にその状態を与え
てもよい。

【０１００】また、上述した各実施例では、ＰＧＢおよ
びＳＣＢがチャネルサブシステム５２に保持され、かつ
ＧＩＯＲＳＦ、ＧＤＭおよびＬＯＢが主記憶装置６３に
保持されるが、本発明はこのような構成に限定されず、
その主記憶装置とチャネルサブシステム５２との間の結
合が密であるならば、例えば、これらが主記憶装置６３
あるいはチャネルサブシステム５２の何れに保持される
構成としてもよい。

【０１０１】さらに、ＳＣＢやＰＧＢに保持される情報
については、システムの立ち上がり時には上述した実施
例に示す処理の手順に基づいて設定する必要はなく、例
えば、ＩＯＲＳＦ等の設定内容に基づいて所定の初期値
（デフォルト値）が設定されれば十分である。

【０１０２】また、上述した各実施例では、論理チャネ
ルの設定、除去および状態把握を行うために必要なパラ
メータがＬＯＢとして生成されているが、本発明はこの
ようなＬＯＢに限定されず、通常の入出力制御にかかわ
るチャネルコマンドと同様にしてチャネルサブシステム
５２やチャネル装置６５₁、６５₂、…に確実に与えら
れるならば、中央処理装置５１とチャネルサブシステム
５２との間のインタフェースの方式は如何なるものであ
ってもよい。

【０１０３】さらに、上述した各実施例では、チャネル
装置６５₁、６５₂、…がそれぞれ光リンク６６₁、６
６₂、…を介してスイッチャ６７₁、６７₂、…に接続
されているが、本発明はこのような構成に限定されず、
例えば、これらの間が直結されてもよい。

【０１０４】

【発明の効果】以上説明したように請求項１に記載の本
発明では、論理経路制御手段に対して要求を与える既存
のインタフェース方式に何ら変更を加えずに、中央処理
装置から与えられるチャネルコマンドに応じて所望の論
理経路を適宜設定したり除去することができる。

【０１０５】また、請求項２に記載の発明では、仮想計
算機モードで稼働する中央処理装置において、同様にチ
ャネルコマンドに応じて所望の論理経路を適宜設定した
り除去できる。

【０１０６】さらに、請求項３に記載の発明では、中央
処理装置が所望の論理経路についてチャネルコマンドを
発することによりその論理経路の状態を確実に把握する
ことができる。

【０１０７】また、請求項４に記載の発明では、中央処
理装置に形成された個々の仮想計算機が、同様にチャネ
ルコマンドを発することにより所望の論理経路の状態を
把握することができる。

【０１０８】すなわち、中央処理装置は、従来例のよう
に初期設定を行うことなく、動的に論理経路について設
定や除去を行ったり状態を把握することができるので、
本発明を適用した計算機システムでは、入出力装置や入
出力制御装置の稼働状態に応じてチャネル制御の最適化
と効率化とがはかることができる。

【図面の簡単な説明】

【図１】請求項１〜４に記載の発明の原理ブロック図で
ある。

【図２】請求項１〜４に記載の発明に対応した実施例を
示す図である。

【図３】中央処理装置の動作フローチャートである。

【図４】チャネルサブシステムの動作フローチャート
(1) である。

【図５】ＰＧＢの構成を示す図である。

【図６】ＳＣＢの構成を示す図である。

【図７】ＬＰＲの構成を示す図である。

【図８】ＬＯＢの構成の一般形を示す図である。

【図９】インタフェースレジスタの構成を示す図であ
る。

【図１０】Online Logical Path 命令のＬＯＢの内容を
示す図である。

【図１１】制御記憶の構成を示す図である。

【図１２】Online Logical Path 命令によって更新され
たＰＧＢおよびＳＣＢを示す図である。

【図１３】チャネルサブシステムの動作フローチャート
(2) である。

【図１４】チャネルサブシステムの動作フローチャート
(3) である。

【図１５】ＧＤＭおよびＧＩＯＲＳＦの構成を示す図で
ある。

【図１６】Setup Guest 命令のＬＯＢの内容を示す図で
ある。

【図１７】チャネルサブシステムの動作フローチャート
(4) である。

【図１８】チャネルサブシステムの動作フローチャート
(5) である。

【図１９】メインフレームシステムの構成例を示す図で
ある。

【符号の説明】

１１入出力制御装置１２論理経路制御手段１３，６５チャネル装置１４，２１記憶手段１５，２３制御手段３１，４１蓄積手段５１，６１中央処理装置５２，６４チャネルサブシステム６２メモリ制御装置６３主記憶装置６６光リンク６７スイッチャ６８入出力制御装置（ＣＵ）６９入出力装置（ＤＥＶ）

Claims

【特許請求の範囲】

【請求項１】個別に物理的なリンクを介して単一また
は複数の入出力制御装置に接続され、かつ入出力インタ
フェース方式に基づいて与えられる要求に応じてこれら
のリンクに対する論理経路の設定および除去を行う論理
経路制御手段を介して、これらの入出力制御装置の配下
の入出力装置にかかわる入出力制御をチャネルコマンド
に基づいて行う複数のチャネル装置と、そのチャネルコ
マンドを与える中央処理装置およびその中央処理装置の
主記憶装置とのインタフェースをとるチャネル制御装置
において、前記入出力装置について、個別にその入出力装置を制御
する入出力制御装置の識別子と、その入出力制御装置が
識別する論理アドレスと、その入出力制御装置に接続さ
れたリンクを前記論理経路制御手段が認識する論理番号
と、そのリンクに接続されたパスおよびそのパスに接続
されたチャネル装置を示す識別情報とを保持する記憶手
段と、前記識別子、前記論理アドレス、前記論理番号および前
記識別情報の組み合わせと共に特定の入出力装置につい
て与えられるチャネルコマンドについて、その態様に応
じてこれらの組み合わせにかかわる登録あるいは削除の
処理を前記記憶手段に施し、かつ前記要求に変換してそ
の識別情報によって示されるチャネル装置およびパスを
介して前記論理経路制御手段に与える制御手段とを備え
たことを特徴とするチャネル制御装置。
【請求項２】個別に物理的なリンクを介して単一また
は複数の入出力制御装置に接続され、かつ入出力インタ
フェース方式に基づいて与えられる要求に応じてこれら
のリンクに対する論理経路の設定および除去を行う論理
経路制御手段を介して、これらの入出力制御装置の配下
の入出力装置にかかわる入出力制御をチャネルコマンド
に基づいて行う複数のチャネル装置と、仮想計算機モー
ドで稼働してそのチャネルコマンドを与える中央処理装
置およびその中央処理装置の主記憶装置とのインタフェ
ースをとるチャネル制御装置において、前記中央処理装置に形成された個々の仮想計算機につい
て、前記入出力装置毎にその入出力装置を制御する入出
力制御装置の識別子と、その入出力制御装置が識別する
論理アドレスと、その入出力制御装置に接続されたリン
クを前記論理経路制御手段が認識する論理番号と、その
リンクに接続されたパスおよびそのパスに接続されたチ
ャネル装置を示す識別情報とを保持する記憶手段と、送出元の仮想計算機を示す仮想計算機識別情報、前記識
別子、前記論理アドレス、前記論理番号および前記識別
情報の組み合わせと共に特定の入出力装置について与え
られるチャネルコマンドについて、その態様に応じてこ
れらの組み合わせにかかわる登録あるいは削除の処理を
前記記憶手段に施し、かつ前記要求に変換してその識別
情報によって示されるチャネル装置およびパスを介して
前記論理経路制御手段に与える制御手段とを備えたこと
を特徴とするチャネル制御装置。
【請求項３】請求項１に記載のチャネル制御装置にお
いて、チャネル装置には、要求に応じて論理経路制御手段が行う論理経路の設定お
よび除去の処理の結果を取り込んでその論理経路を示す
論理経路識別情報に対応させて蓄積し、かつ制御手段が
参照可能な蓄積手段が個別に含まれ、制御手段には、特定のチャネル装置および論理経路識別情報を含むチャ
ネルコマンドが与えられたときに、前記蓄積手段の内、
そのチャネル装置に含まれるものからその論理論理経路
識別情報に対応した処理の結果を検索して中央処理装置
に与える手段を含むことを特徴とするチャネル制御装
置。
【請求項４】請求項２に記載のチャネル制御装置にお
いて、チャネル装置には、要求に応じて論理経路制御手段が行う論理経路の設定お
よび除去の処理の結果を取り込んでその論理経路を示す
論理経路識別情報と、その要求を発した仮想計算機の仮
想計算機識別情報とに対応させて蓄積し、かつ制御手段
が参照可能な蓄積手段が個別に含まれ、制御手段には、特定のチャネル装置、論理経路識別情報および送出元の
仮想計算機の仮想計算機識別情報を含むチャネルコマン
ドが与えられたときに、前記蓄積手段の内、そのチャネ
ル装置に含まれるものからその論理論理経路識別情報お
よび仮想計算機識別情報に対応した処理の結果を検索し
て中央処理装置に与える手段を含むことを特徴とするチ
ャネル制御装置。