JPH088305B2 - 正当でないコピーおよび使用から集積回路を保護する方法および装置 - Google Patents
正当でないコピーおよび使用から集積回路を保護する方法および装置Info
- Publication number
- JPH088305B2 JPH088305B2 JP63506384A JP50638488A JPH088305B2 JP H088305 B2 JPH088305 B2 JP H088305B2 JP 63506384 A JP63506384 A JP 63506384A JP 50638488 A JP50638488 A JP 50638488A JP H088305 B2 JPH088305 B2 JP H088305B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control code
- control
- control signal
- subcircuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 49
- 230000006870 function Effects 0.000 claims description 65
- 238000004519 manufacturing process Methods 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000012986 modification Methods 0.000 claims description 23
- 230000004048 modification Effects 0.000 claims description 23
- 150000002500 ions Chemical class 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000010894 electron beam technology Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000010884 ion-beam technique Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000012795 verification Methods 0.000 claims description 3
- 230000002401 inhibitory effect Effects 0.000 claims 2
- 230000004382 visual function Effects 0.000 claims 1
- 238000013461 design Methods 0.000 description 19
- 235000012431 wafers Nutrition 0.000 description 18
- 239000010410 layer Substances 0.000 description 13
- 238000013459 approach Methods 0.000 description 10
- 238000011960 computer-aided design Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000006378 damage Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 101100326580 Arabidopsis thaliana CAD4 gene Proteins 0.000 description 3
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 description 3
- 101150081304 CAD2 gene Proteins 0.000 description 3
- 101150096994 Cdx1 gene Proteins 0.000 description 3
- 101100381325 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PCA1 gene Proteins 0.000 description 3
- 238000013475 authorization Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101100494473 Rattus norvegicus Cdh20 gene Proteins 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 238000011423 initialization method Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
- G06F21/101—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM] by binding digital rights to specific entities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
- H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Technology Law (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
Description
【発明の詳細な説明】 発明の背景 発明の分野 本発明は集積回路のための安全システムおよび方法に
関するものであり、特に正当でないコピーから集積回路
システムを保護しそれらの使用を制御するためのシステ
ムおよび方法に関するものである。
関するものであり、特に正当でないコピーから集積回路
システムを保護しそれらの使用を制御するためのシステ
ムおよび方法に関するものである。
関連技術の説明 集積回路（IC）に伴う大きな問題の１つは集積回路自
身の設計および使用と、回路を組込むシステムに安全性
を与えることである。装置を切断し、その回路の写真を
取り、写真から回路を複製することによって技術者は簡
単に（ICの）ほとんどをリバースすることが可能であ
る。コピー者は従ってオリジナルな設計にかかる費用の
ほんの一部で完成された回路の利益を得ることができ
る。
身の設計および使用と、回路を組込むシステムに安全性
を与えることである。装置を切断し、その回路の写真を
取り、写真から回路を複製することによって技術者は簡
単に（ICの）ほとんどをリバースすることが可能であ
る。コピー者は従ってオリジナルな設計にかかる費用の
ほんの一部で完成された回路の利益を得ることができ
る。
ICを組込むシステムの使用の制御はもう１つの継続的
に存在する問題であり必要性である。例えば、使用され
るシステムの時間数およびシステム使用期間に基づくソ
フトウェア／ハードウェアシステムのための認可料金が
しばしば所望される。しかしながら、現在多数の異なる
認可システムの使用を認可所有者が離れていても監視で
きる確実で安全な方法はない。使用制御の必要性のもう
１つの例は安全と思われるコンピュータシステムが様々
な異なるエントリーポイントを有し、その各々はその制
御メカニズムが正当な者によってのみアクセスできると
いうことである。しかしながら、不正者がエントリーポ
イントの１つへのアクセスを得るために必要な情報およ
び装置を得るなら、同じ情報または装置がその他のエン
トリーポイントへのアクセスを得るために使用され、そ
れによって全システムに及ぶことになる。同様の問題が
多量に製造されるICシステムの場合において存在し、各
システムは同じ安全メカニズムを有する。システムの１
つが不正なアクセスを得ることによって構成されると、
その他のシステムの全てが同様に構成される。
に存在する問題であり必要性である。例えば、使用され
るシステムの時間数およびシステム使用期間に基づくソ
フトウェア／ハードウェアシステムのための認可料金が
しばしば所望される。しかしながら、現在多数の異なる
認可システムの使用を認可所有者が離れていても監視で
きる確実で安全な方法はない。使用制御の必要性のもう
１つの例は安全と思われるコンピュータシステムが様々
な異なるエントリーポイントを有し、その各々はその制
御メカニズムが正当な者によってのみアクセスできると
いうことである。しかしながら、不正者がエントリーポ
イントの１つへのアクセスを得るために必要な情報およ
び装置を得るなら、同じ情報または装置がその他のエン
トリーポイントへのアクセスを得るために使用され、そ
れによって全システムに及ぶことになる。同様の問題が
多量に製造されるICシステムの場合において存在し、各
システムは同じ安全メカニズムを有する。システムの１
つが不正なアクセスを得ることによって構成されると、
その他のシステムの全てが同様に構成される。
発明の概要 上記問題の観点において、本発明の目的は様々なICお
よびICを組込むシステムのための安全システムおよび方
法を提供することである。この安全システムはICの設計
のコピーを防ぎ、ICの使用を制御するため使用される。
ICの使用の制御はICが組込まれる任意のシステムの使用
を制御する。この使用制御はシステムの任意の形の不正
使用からシステムを保護する。
よびICを組込むシステムのための安全システムおよび方
法を提供することである。この安全システムはICの設計
のコピーを防ぎ、ICの使用を制御するため使用される。
ICの使用の制御はICが組込まれる任意のシステムの使用
を制御する。この使用制御はシステムの任意の形の不正
使用からシステムを保護する。
これらの目標は多数の異なるタイプのICシステムのた
め習慣化される技術によって達成され、有効なチップ領
域のごくわずかな部分のみを使用するにすぎない。
め習慣化される技術によって達成され、有効なチップ領
域のごくわずかな部分のみを使用するにすぎない。
本発明に従うと、特定の回路機能を実施するように設
計されているICはそれに加えられるその機能に貢献しな
い少なくとも１つの回路素子を有する。むしろ、付加素
子はIC回路の残りのものへ接続され、システムの不正な
使用の試みにおいてその適切な機能を抑制し、その使用
はコピーあるいは回路動作のいずれかを含む。付加的回
路素子の同一性はシステムの有効性を増すため１以上の
様々な方法で偽装される。
計されているICはそれに加えられるその機能に貢献しな
い少なくとも１つの回路素子を有する。むしろ、付加素
子はIC回路の残りのものへ接続され、システムの不正な
使用の試みにおいてその適切な機能を抑制し、その使用
はコピーあるいは回路動作のいずれかを含む。付加的回
路素子の同一性はシステムの有効性を増すため１以上の
様々な方法で偽装される。
基本的にコピーを防止するように設計される実施にお
いて、付加的回路素子は残りのIC回路と機能的に相互接
続される外観を有する。しかしながら、それらはコピー
する者にとっては容易に明らかではなく、異なる方法で
それらを機能させる物理的修正を含む。この修正は集束
されたイオンビーム（FIB）、レーザービーム、あるい
は修正された回路性能を生ずるように回路中の絶縁され
た場所へ電荷を注入する電子ビームによって成される。
１つのアプローチは見掛け上の金属回路接続の形で付加
的素子を提供することであり、それは実際にはFIBまた
はレーザービームによって切断された非常に狭い非導電
性の間隙によって別々の部分へ分割されたものである。
この間隙は部分を電気に分離するには十分広いが、目立
ちにくいように狭いものである。もう１つのアプローチ
はドープされた半導体領域によって付加的素子を構成す
ることであり、そのドープ領域はその明らかに目立つ機
能から素子の機能を変化させるのに十分なイオン注入を
される。基板材料のイオン注入はドープ領域の格子構造
を乱すために使用され、あるいはこの領域のドーピング
レベルは全素子の動作特性が実質的に変えられる点へ領
域の導電率を変えるように増加されるかあるいは減少さ
れる。
いて、付加的回路素子は残りのIC回路と機能的に相互接
続される外観を有する。しかしながら、それらはコピー
する者にとっては容易に明らかではなく、異なる方法で
それらを機能させる物理的修正を含む。この修正は集束
されたイオンビーム（FIB）、レーザービーム、あるい
は修正された回路性能を生ずるように回路中の絶縁され
た場所へ電荷を注入する電子ビームによって成される。
１つのアプローチは見掛け上の金属回路接続の形で付加
的素子を提供することであり、それは実際にはFIBまた
はレーザービームによって切断された非常に狭い非導電
性の間隙によって別々の部分へ分割されたものである。
この間隙は部分を電気に分離するには十分広いが、目立
ちにくいように狭いものである。もう１つのアプローチ
はドープされた半導体領域によって付加的素子を構成す
ることであり、そのドープ領域はその明らかに目立つ機
能から素子の機能を変化させるのに十分なイオン注入を
される。基板材料のイオン注入はドープ領域の格子構造
を乱すために使用され、あるいはこの領域のドーピング
レベルは全素子の動作特性が実質的に変えられる点へ領
域の導電率を変えるように増加されるかあるいは減少さ
れる。
基本的に使用制御を意図されたもう１つの実施例にお
いて、コピー制御に対立するものとして、複数の分離し
たICの各々は制御コードを有する制御コードサブ回路の
形で付加素子を備えられている。制御コードサブ回路
は、そのコードに従って適切にアドレスされない限り、
残りのICの適切な機能を抑制する。各ICは、不適切にア
ドレスされた後の予め決められた期間に直接的に不適切
にアドレスされるか、あるいは予め決められた時間数を
不適切にアドレスされた後のいずれかでその適切な機能
を抑制するためのメカニズムを備えている。各ICのため
の制御コードサブ回路は少なくとも部分的にFIBによっ
て形成され、それはICからICへ制御コードサブ回路を変
えるようにプログラムされる。従って、その制限におい
て、集積回路構成の全ての個々のコピーはそれ独自の制
御コードを装備する。いくつかの制御コードサブ回路素
子もまたコピー制御のためのFIBまたはレーザ技術の使
用によって、それらの実際の機能と異なる見掛け上の機
能によって形成される。
いて、コピー制御に対立するものとして、複数の分離し
たICの各々は制御コードを有する制御コードサブ回路の
形で付加素子を備えられている。制御コードサブ回路
は、そのコードに従って適切にアドレスされない限り、
残りのICの適切な機能を抑制する。各ICは、不適切にア
ドレスされた後の予め決められた期間に直接的に不適切
にアドレスされるか、あるいは予め決められた時間数を
不適切にアドレスされた後のいずれかでその適切な機能
を抑制するためのメカニズムを備えている。各ICのため
の制御コードサブ回路は少なくとも部分的にFIBによっ
て形成され、それはICからICへ制御コードサブ回路を変
えるようにプログラムされる。従って、その制限におい
て、集積回路構成の全ての個々のコピーはそれ独自の制
御コードを装備する。いくつかの制御コードサブ回路素
子もまたコピー制御のためのFIBまたはレーザ技術の使
用によって、それらの実際の機能と異なる見掛け上の機
能によって形成される。
多数の異なるICが全機能的システムの一部を形成する
なら、ICはコード信号を伝送する各ICと連続する環状に
配列され、そのコード信号は次のICを“ロック解除”し
それを適切に機能させる。第１のICは外部制御装置によ
ってアドレスされ、それはまたリング中の最後のICから
の送信を受信する。全システムの適切な機能はICの各々
がその正確な制御コードを受信しない限り抑制される。
ICが異なる回路板上に取付けられる場合、通信は赤外線
電磁伝送によって達成されてもよい。各ICの各制御コー
ドは多数のデジタルビット（例えば8,16,32）からな
る。従って、多数のICが連続リングを形成するような実
施において、独特な結合の数は非常に高い。この多数の
可能の制御コードの結合はこれらの特別なICによって達
成されたこの安全システムの裏をかくことを事実上不可
能にする。
なら、ICはコード信号を伝送する各ICと連続する環状に
配列され、そのコード信号は次のICを“ロック解除”し
それを適切に機能させる。第１のICは外部制御装置によ
ってアドレスされ、それはまたリング中の最後のICから
の送信を受信する。全システムの適切な機能はICの各々
がその正確な制御コードを受信しない限り抑制される。
ICが異なる回路板上に取付けられる場合、通信は赤外線
電磁伝送によって達成されてもよい。各ICの各制御コー
ドは多数のデジタルビット（例えば8,16,32）からな
る。従って、多数のICが連続リングを形成するような実
施において、独特な結合の数は非常に高い。この多数の
可能の制御コードの結合はこれらの特別なICによって達
成されたこの安全システムの裏をかくことを事実上不可
能にする。
制御コードサブ回路に加えて、使用する制御システム
における各ICは外部から読取れる同一サブ回路を備えて
いる。これはICが独自に識別されることを可能にし、そ
のためその対応する制御コードはICへのアクセスを得る
ようにルックアップテーブルなどの中に配置される。
における各ICは外部から読取れる同一サブ回路を備えて
いる。これはICが独自に識別されることを可能にし、そ
のためその対応する制御コードはICへのアクセスを得る
ようにルックアップテーブルなどの中に配置される。
FIBあるいは同等のビームによって可能な回路修正は
２つの特徴を有する。その特徴とは、１）それらが目立
たないように配列されること、２）この修正が随意に特
別仕様化され、ウェハの個々のICチップへ下がることで
ある。この方法の目立たないという観点は設計の保護の
ためには重要な特徴である。他方で、この方法の特別仕
様化という観点は仕様の制御にとって重要な特徴であ
る。
２つの特徴を有する。その特徴とは、１）それらが目立
たないように配列されること、２）この修正が随意に特
別仕様化され、ウェハの個々のICチップへ下がることで
ある。この方法の目立たないという観点は設計の保護の
ためには重要な特徴である。他方で、この方法の特別仕
様化という観点は仕様の制御にとって重要な特徴であ
る。
このシステムソフトウェアは識別サブ回路を調査し、
その特定のICのため正確な制御コードを発生する。この
“ハンドシェイク”はソフトウェアの個々のコピーをハ
ードウェアの個々のコピーへ独自に結合する。このハー
ドウェア／ソフトウェアの結合はソフトウェアコピー保
護および認可の強要と同様にシステム仕様制御の領域に
おいて多数の適用を生じる。
その特定のICのため正確な制御コードを発生する。この
“ハンドシェイク”はソフトウェアの個々のコピーをハ
ードウェアの個々のコピーへ独自に結合する。このハー
ドウェア／ソフトウェアの結合はソフトウェアコピー保
護および認可の強要と同様にシステム仕様制御の領域に
おいて多数の適用を生じる。
本発明の他の特徴および利点は添付図面と共に以下の
様々な実施例の詳細な説明から当業者にとって明らかと
される。
様々な実施例の詳細な説明から当業者にとって明らかと
される。
図面の説明 第１図はコピー制御特徴が本発明に従って加えられる
IC製造方法のブロック図である。
IC製造方法のブロック図である。
第２図は使用制御特徴が本発明に従って加えられるIC
製造方法のブロック図である。
製造方法のブロック図である。
第３図は見掛け上金属接続のように偽装された電気的
に分離された金属部分を伴う見掛け上の回路素子の断面
図である。
に分離された金属部分を伴う見掛け上の回路素子の断面
図である。
第４図は数千の論理ゲートを有する回路中の見掛け上
の回路素子の可能な配置を示すICの平面図である。
の回路素子の可能な配置を示すICの平面図である。
第５図はその見掛け上の機能と異なる電気特性を与え
る素子中のドープ領域の変更を示す部分的に形成された
見掛け上のIC回路素子の断面図である。
る素子中のドープ領域の変更を示す部分的に形成された
見掛け上のIC回路素子の断面図である。
第６図は製造が終了した後の第５図に示される回路素
子の図である。
子の図である。
第７図は第６図に示された回路素子の平面図である。
第８図はチャンネル領域が本発明に従ってFIBによっ
て変えられている部分的に形成された見掛け上のFETの
断面図である。
て変えられている部分的に形成された見掛け上のFETの
断面図である。
第９図は製造が終了した後の第８図に示された見掛け
上のFETの断面図である。
上のFETの断面図である。
第10A図、第10B図および第10C図は本発明に従って電
子ビームによって修正されたFETの断面図である。
子ビームによって修正されたFETの断面図である。
第11図はICを識別し、それを使用制御実施例において
適切に機能させるようにアドレスするシーケンスを示す
ブロック図である。
適切に機能させるようにアドレスするシーケンスを示す
ブロック図である。
第12図は制御機能が予め決められた時間あるいは予め
決められた使用数のいずれかのため遅延される、説明的
な論理テーブルを伴う代わりの使用制御実施例のブロッ
ク図である。
決められた使用数のいずれかのため遅延される、説明的
な論理テーブルを伴う代わりの使用制御実施例のブロッ
ク図である。
第13図は制御コードが安全リングを確立するため別々
の回路板上のIC間で伝送される使用制御実施例のブロッ
ク図である。
の回路板上のIC間で伝送される使用制御実施例のブロッ
ク図である。
第14図は第13図のチップにおいて使用される制御回路
のブロック図である。
のブロック図である。
好ましい実施例の詳細な説明 第１図は本発明に従った不正コピーの心配のないICの
ための製造シーケンスを示す。第１のコンピュータ補助
設計（CAD）システム２はその意図される機能を実行す
るため通常の方法でICを設計するように使用される。通
常の製造シーケンス図の上部に示されており、CAD2によ
って生成されたIC設計レイアウトデータを使用するマス
ク製造過程４、マスクを使用するウェハ処理６、生成IC
のパッケージおよびテスト８、および全体システム中の
ICの最終的な実際のフィールド使用10を含む。本発明に
従うと、この製造シーケンスはブロック12中の制御素子
によって修正され、ICを不正コピーから守る。CAD2から
のオリジナル設計はもう１つのCADシステム14へ伝えら
れ、それはコピー制御のためのみ使用される付加的回路
素子を備えることによってIC設計を修正する。これらの
回路素子はICの正常動作を妨害することはなく、コピー
の試みを妨げるため備えられている。修正された回路設
計は第１のCAD2へ戻され、それからマスク製造へ付加的
コピー制御回路を組込む。
ための製造シーケンスを示す。第１のコンピュータ補助
設計（CAD）システム２はその意図される機能を実行す
るため通常の方法でICを設計するように使用される。通
常の製造シーケンス図の上部に示されており、CAD2によ
って生成されたIC設計レイアウトデータを使用するマス
ク製造過程４、マスクを使用するウェハ処理６、生成IC
のパッケージおよびテスト８、および全体システム中の
ICの最終的な実際のフィールド使用10を含む。本発明に
従うと、この製造シーケンスはブロック12中の制御素子
によって修正され、ICを不正コピーから守る。CAD2から
のオリジナル設計はもう１つのCADシステム14へ伝えら
れ、それはコピー制御のためのみ使用される付加的回路
素子を備えることによってIC設計を修正する。これらの
回路素子はICの正常動作を妨害することはなく、コピー
の試みを妨げるため備えられている。修正された回路設
計は第１のCAD2へ戻され、それからマスク製造へ付加的
コピー制御回路を組込む。
第２のCADシステム14はまたコピー制御システムを付
勢するために使用される集束されたイオンビーム（FI
B）16をプログラムする。FIBはイオンビームを発生し焦
点を非常に小さく絞るシステムである。現在のFIBシス
テムは１ミクロンよりかなり小さい、あるいはIC中に通
常見られる最少表面特徴部分より小さい点の大きさを達
成できる。１つの適切なFIBシステムは文献（V.Wang,J.
W.WardおよびR.L.Seliger著、“マスクレスイオン注入
のための大量分離集束イオンビームシステム、J.Vac.Sc
i.Tecnol.,19（４）,Nov./Dec.1981,1158−1162頁）に
記載されている。
勢するために使用される集束されたイオンビーム（FI
B）16をプログラムする。FIBはイオンビームを発生し焦
点を非常に小さく絞るシステムである。現在のFIBシス
テムは１ミクロンよりかなり小さい、あるいはIC中に通
常見られる最少表面特徴部分より小さい点の大きさを達
成できる。１つの適切なFIBシステムは文献（V.Wang,J.
W.WardおよびR.L.Seliger著、“マスクレスイオン注入
のための大量分離集束イオンビームシステム、J.Vac.Sc
i.Tecnol.,19（４）,Nov./Dec.1981,1158−1162頁）に
記載されている。
コピー制御のため加えられた付加回路素子は付加素子
がそれらの“ロック解除”状態においてコピーされない
限りはこの回路が旨くコピーされることがないという意
味で“ロック”として機能すると考えられる。第１図に
示されるIC製造過程はそれらの“ロック解除”状態にお
いてそれらの“ロック”によって回路を生成する。製造
過程のシーケンスは以下のとおりである。即ち、上述の
方法で修正されたマスクはウェハ上の製造の最初の部分
を実行するため使用される。このウェハはFIBシステム
へ伝達され、そこでは必要なFIB処理がそれらの“ロッ
クされた”状態から“ロック解除”状態へ“ロック”を
変換するように実行される。それからこのウェハは正常
な処理へ戻され、そこでは製造シーケンス中の残りの過
程が完全に処理されたウェハを生じるように実行され
る。ウェハはそれから通常の方法でパッケージされテス
トされる。ウェハ上に伝えられるFIB処理は少なくとも
いくつかの回路素子へFIBを向けることを含み、それら
の電気特性を変える。しかしながら、非常に小さいサイ
ズのFIB焦点はあまり目立たない電気的改造を行なうた
めに使用される。従って、ICがコピーする者によって写
真をとられるなら、変えられた付加回路素子がそれらの
変えられていない状態の外観を保ち、コピー者はそれら
の変えられていない状態の全付加回路を伴うICを再生す
る。従って、ICコピーはオリジナルのICと同じ外観を有
するけれども、電気的には同様には機能しない。特に見
掛け上オリジナルのICに従ってコピーされたICは正確に
は機能せず、従って、コピー者には使用不可能である。
この方法で付加回路素子を変えるためFIBを使用するた
めの様々な技術は以下に説明される。この改造は“ロッ
ク解除”状態に“ロック”を置くと見なされる。製造
後、コピー防止ICは正常な様式でパッケージされテスト
され、それからフィールドシステムにおける使用のため
分配される。上述の方法は製造過程中“ロック解除”で
ある“ロック”を生じる。これらの“ロック”はそれら
の“ロック解除”状態へ再び戻るということは決してな
く、これらの“ロック”は“静止ロック”と呼ばれる。
この付加的な的確な用語の効用は以下の説明において明
らかとなる。
がそれらの“ロック解除”状態においてコピーされない
限りはこの回路が旨くコピーされることがないという意
味で“ロック”として機能すると考えられる。第１図に
示されるIC製造過程はそれらの“ロック解除”状態にお
いてそれらの“ロック”によって回路を生成する。製造
過程のシーケンスは以下のとおりである。即ち、上述の
方法で修正されたマスクはウェハ上の製造の最初の部分
を実行するため使用される。このウェハはFIBシステム
へ伝達され、そこでは必要なFIB処理がそれらの“ロッ
クされた”状態から“ロック解除”状態へ“ロック”を
変換するように実行される。それからこのウェハは正常
な処理へ戻され、そこでは製造シーケンス中の残りの過
程が完全に処理されたウェハを生じるように実行され
る。ウェハはそれから通常の方法でパッケージされテス
トされる。ウェハ上に伝えられるFIB処理は少なくとも
いくつかの回路素子へFIBを向けることを含み、それら
の電気特性を変える。しかしながら、非常に小さいサイ
ズのFIB焦点はあまり目立たない電気的改造を行なうた
めに使用される。従って、ICがコピーする者によって写
真をとられるなら、変えられた付加回路素子がそれらの
変えられていない状態の外観を保ち、コピー者はそれら
の変えられていない状態の全付加回路を伴うICを再生す
る。従って、ICコピーはオリジナルのICと同じ外観を有
するけれども、電気的には同様には機能しない。特に見
掛け上オリジナルのICに従ってコピーされたICは正確に
は機能せず、従って、コピー者には使用不可能である。
この方法で付加回路素子を変えるためFIBを使用するた
めの様々な技術は以下に説明される。この改造は“ロッ
ク解除”状態に“ロック”を置くと見なされる。製造
後、コピー防止ICは正常な様式でパッケージされテスト
され、それからフィールドシステムにおける使用のため
分配される。上述の方法は製造過程中“ロック解除”で
ある“ロック”を生じる。これらの“ロック”はそれら
の“ロック解除”状態へ再び戻るということは決してな
く、これらの“ロック”は“静止ロック”と呼ばれる。
この付加的な的確な用語の効用は以下の説明において明
らかとなる。
焦点が小さいサイズであることは重要であるけれど
も、更に重要な他の２つの特徴がある。第１は、FIBが
アドレス可能であるという事実が所望される特別仕様化
を可能にするということである。他のビーム、例えば電
子ビームもまたアドレス可能である。第２の重要な特徴
は１つのアプローチにおいてFIBがIC基板へのドーパン
トイオンを導くツールとして使用され、それが装置の電
気的特性を変えるこれらのドーパントイオンの導入であ
るということである。FIBによって可能な非常に高い分
解能はマイクロスコープカットの生成において有効にな
るが、この制限においてFIBによって発生した全てのカ
ットはそれらが材料の除去を含むので観察可能である。
対照的に、電気的機能における大きな変化は全体的に観
察不可能な方法でFIBによってドーパントイオンの導入
により生じることが示された。従って、この特別仕様化
と結合したときの観察不可能性および非常に多数のデジ
タル結合性は不正コピーからのIC保護のアプローチおよ
び非常に協力な仕様を可能にする。
も、更に重要な他の２つの特徴がある。第１は、FIBが
アドレス可能であるという事実が所望される特別仕様化
を可能にするということである。他のビーム、例えば電
子ビームもまたアドレス可能である。第２の重要な特徴
は１つのアプローチにおいてFIBがIC基板へのドーパン
トイオンを導くツールとして使用され、それが装置の電
気的特性を変えるこれらのドーパントイオンの導入であ
るということである。FIBによって可能な非常に高い分
解能はマイクロスコープカットの生成において有効にな
るが、この制限においてFIBによって発生した全てのカ
ットはそれらが材料の除去を含むので観察可能である。
対照的に、電気的機能における大きな変化は全体的に観
察不可能な方法でFIBによってドーパントイオンの導入
により生じることが示された。従って、この特別仕様化
と結合したときの観察不可能性および非常に多数のデジ
タル結合性は不正コピーからのIC保護のアプローチおよ
び非常に協力な仕様を可能にする。
仕様制御の安全性を与えるための製造シーケンスが第
２図に示されている。ベーシックIC設計のため使用され
るCADシステムはCAD18で示される。ベーシック回路設計
のICはチップからチップへ変えられない。使用制御特徴
を加えるため使用されるCADシステムはCAD20で示され
る。使用制御は“ダイナミックロック”の発生によって
達成される。これは常時この回路が使用されていること
を意味し、ICが存在するシステムへ常時変換しパワーア
ップされ、“キー”または“制御コード”は“ロックさ
れている”ものが“ロック解除”のものへその状態を変
えるようにICへ同じ方法で供給されなければならない。
これはまたIC設計中の付加的構造がこのシステムがパワ
ーアップされるときは常にそれらの“ロックされた”状
態に上げるように動作しなければならない。これを達成
するための回路設計方法は良く理解される。使用が制御
されるIC製造のための製造シーケンスはコピー防止に伴
って製造されるICと同様に開始する。このICは標準的な
方法で設計され、この設計はCADシステム20へ伝送さ
れ、そこでは付加的構造が組込まれており、修正された
設計はマスク製造データを生成する第１のCADシステム1
8へ戻される。マスクは修正された設計に従って構成さ
れ、ウェハ製造のため使用される。標準ウェハ製造は中
断され、ウェハはFIBシステムへ送られる。FIBシステム
は第２のCADシステム20から設計データを供給される。
この設計データを使用するFIBシステムはFIBシステムへ
送られてきたウェハ中の付加的構造を修正する。この修
正は全ウェハ上の各および全てのチップ（あるいはIC）
へ２つのものを組込む。第１のものは“制御コード”で
あり、第２は“チップ識別性”即ち“チップID"であ
る。各チップが個々に修正されるので、実際使用制御の
ためには、全チップのための独自の制御コードおよびチ
ップIDを実施することが望ましい。
２図に示されている。ベーシックIC設計のため使用され
るCADシステムはCAD18で示される。ベーシック回路設計
のICはチップからチップへ変えられない。使用制御特徴
を加えるため使用されるCADシステムはCAD20で示され
る。使用制御は“ダイナミックロック”の発生によって
達成される。これは常時この回路が使用されていること
を意味し、ICが存在するシステムへ常時変換しパワーア
ップされ、“キー”または“制御コード”は“ロックさ
れている”ものが“ロック解除”のものへその状態を変
えるようにICへ同じ方法で供給されなければならない。
これはまたIC設計中の付加的構造がこのシステムがパワ
ーアップされるときは常にそれらの“ロックされた”状
態に上げるように動作しなければならない。これを達成
するための回路設計方法は良く理解される。使用が制御
されるIC製造のための製造シーケンスはコピー防止に伴
って製造されるICと同様に開始する。このICは標準的な
方法で設計され、この設計はCADシステム20へ伝送さ
れ、そこでは付加的構造が組込まれており、修正された
設計はマスク製造データを生成する第１のCADシステム1
8へ戻される。マスクは修正された設計に従って構成さ
れ、ウェハ製造のため使用される。標準ウェハ製造は中
断され、ウェハはFIBシステムへ送られる。FIBシステム
は第２のCADシステム20から設計データを供給される。
この設計データを使用するFIBシステムはFIBシステムへ
送られてきたウェハ中の付加的構造を修正する。この修
正は全ウェハ上の各および全てのチップ（あるいはIC）
へ２つのものを組込む。第１のものは“制御コード”で
あり、第２は“チップ識別性”即ち“チップID"であ
る。各チップが個々に修正されるので、実際使用制御の
ためには、全チップのための独自の制御コードおよびチ
ップIDを実施することが望ましい。
FIB処理後、ウェハは標準ウェハ処理ラインへ戻さ
れ、そこでは残りの製造過程がウェハ上で実行される。
ウェハはそれからダイスされ、パッケージされ、テスト
テストされる。テスト中、これらのICの次の使用と同様
に、正しい制御コードは回路が正しく機能するために備
えられなければならない。従って、チップのテスト中、
IDは最初にテストされているICから読み出される。従っ
て、FIBシステムによって生成されるデータベースの使
用によって、テスト者にはテストされているICのための
正しい制御コードを決定する。それ故、データベースは
チップIDを制御コードと関連させる。制御コードはテス
ト下のICへ供給され、標準テストがそれから実行され
る。最初のテスト中後続される方法またシステム使用中
続けられる。従って、使用制御メカニズムを装備した１
以上のICを含むシステムがパワーアップされるとき、パ
ワーアップシーケンスは“ハンドシェイク”によって進
行しなければならず、それはチップIDが得られ、適切な
制御コードがICへ供給されるものである。このパワーア
ップシーケンスはソフトウェアおよび／またはファーム
ウェア中に存在する。使用制御“ロック”の“ロック解
除”がICが使用される各々および全ての時間で実行され
るので、これらの“ロック”は“ダイナミックロック”
と呼ばれ、それらはコピー制御方法と関連する“静止ロ
ック”と対比したものである。
れ、そこでは残りの製造過程がウェハ上で実行される。
ウェハはそれからダイスされ、パッケージされ、テスト
テストされる。テスト中、これらのICの次の使用と同様
に、正しい制御コードは回路が正しく機能するために備
えられなければならない。従って、チップのテスト中、
IDは最初にテストされているICから読み出される。従っ
て、FIBシステムによって生成されるデータベースの使
用によって、テスト者にはテストされているICのための
正しい制御コードを決定する。それ故、データベースは
チップIDを制御コードと関連させる。制御コードはテス
ト下のICへ供給され、標準テストがそれから実行され
る。最初のテスト中後続される方法またシステム使用中
続けられる。従って、使用制御メカニズムを装備した１
以上のICを含むシステムがパワーアップされるとき、パ
ワーアップシーケンスは“ハンドシェイク”によって進
行しなければならず、それはチップIDが得られ、適切な
制御コードがICへ供給されるものである。このパワーア
ップシーケンスはソフトウェアおよび／またはファーム
ウェア中に存在する。使用制御“ロック”の“ロック解
除”がICが使用される各々および全ての時間で実行され
るので、これらの“ロック”は“ダイナミックロック”
と呼ばれ、それらはコピー制御方法と関連する“静止ロ
ック”と対比したものである。
FIB処理の非観察制特徴はコピー防止のためには重要
である。FIB処理の特別仕様化特徴は使用制御のために
重要である。しかしながら、使用制御のためのFIB処理
がコピー防止のためのFIB処理の最高のセットであるこ
とが理解されなければならず、使用制御FIB処理は容易
に目立たないように配置され得る。
である。FIB処理の特別仕様化特徴は使用制御のために
重要である。しかしながら、使用制御のためのFIB処理
がコピー防止のためのFIB処理の最高のセットであるこ
とが理解されなければならず、使用制御FIB処理は容易
に目立たないように配置され得る。
後に説明されるような使用制御のためにやはり使用さ
れるコピー制御安全システムの実施の１方法が第３図に
示されている。回路装置は、説明のためｐ型決板26中の
ｎ＋ドープ領域22,24の対から構成され、基板上に存在
する酸化層28を伴っている。金属層30は酸化層28上に形
成され、酸化層中の窓を経てｎ＋領域22,24と接触す
る。最初に形成されると、金属層30は２つのｎ＋領域間
の短絡回路を生成する。本発明に従って、非常に狭い切
断部32は２つのｎ＋領域の金属層において生成される。
切断部は電気的に２つのｎ＋領域を分離するのに十分広
いが、しかしコピー者には容易にはわからないように十
分狭い。従って、もし通常の写真技術によって回路をコ
ピーしようとするなら、ドープされた領域22および24の
間のオープン回路は連続する金属接続と見え、コピー者
は彼自身の回路にこのような回路を備える。金属部分30
によって与えられる見掛け上の接続は全回路内に設計さ
れ、そのためもし切断部によって離された２つの部分が
互いに電気的に分離されるならこの回路は適切に機能す
るが、しかし連続する電気接続が実際に形成されるなら
適切には機能しない。従って、コピー者は実際の接続を
設けさせられ、結果的に彼の回路は適切には機能しな
い。
れるコピー制御安全システムの実施の１方法が第３図に
示されている。回路装置は、説明のためｐ型決板26中の
ｎ＋ドープ領域22,24の対から構成され、基板上に存在
する酸化層28を伴っている。金属層30は酸化層28上に形
成され、酸化層中の窓を経てｎ＋領域22,24と接触す
る。最初に形成されると、金属層30は２つのｎ＋領域間
の短絡回路を生成する。本発明に従って、非常に狭い切
断部32は２つのｎ＋領域の金属層において生成される。
切断部は電気的に２つのｎ＋領域を分離するのに十分広
いが、しかしコピー者には容易にはわからないように十
分狭い。従って、もし通常の写真技術によって回路をコ
ピーしようとするなら、ドープされた領域22および24の
間のオープン回路は連続する金属接続と見え、コピー者
は彼自身の回路にこのような回路を備える。金属部分30
によって与えられる見掛け上の接続は全回路内に設計さ
れ、そのためもし切断部によって離された２つの部分が
互いに電気的に分離されるならこの回路は適切に機能す
るが、しかし連続する電気接続が実際に形成されるなら
適切には機能しない。従って、コピー者は実際の接続を
設けさせられ、結果的に彼の回路は適切には機能しな
い。
狭い切断部はFIBによって形成されることが望まし
く、それは10分の１ミクロ程度の焦点のサイズで切断で
きる。FIBは好ましいけれども、このために集束された
電子ビームまたは集束されたレーザビームを使用するこ
ともまた可能である。一般に、ビームの大きさが切断さ
れる素子の特徴部分の最小の大きさより大きくないよう
な連続的な上述のビームマシンが使用されても良い。
く、それは10分の１ミクロ程度の焦点のサイズで切断で
きる。FIBは好ましいけれども、このために集束された
電子ビームまたは集束されたレーザビームを使用するこ
ともまた可能である。一般に、ビームの大きさが切断さ
れる素子の特徴部分の最小の大きさより大きくないよう
な連続的な上述のビームマシンが使用されても良い。
動作電圧レベルによっては、それらが容易には見られ
ないくらい小さく、しかも金属部分間の絶縁を維持する
ような切断部分を得ることは困難な場合がある。しかし
ながら、多数のICは非常に複雑にされ、約50,000以上の
ゲートを使用する。このような回路によって第３図の分
割された金属接続のような見掛け上の回路素子の存在は
回路中のいくつかの任意の位置に見掛けの素子を配置す
ることによってコピー者から有効に隠せる。この状況が
第４図に示されており、数千の論理ゲートを有する複雑
なIC33は全回路中の異なる位置に多数の見掛け上の回路
素子34を含む（見掛け上の素子34の大きさは誇張されて
いる）。たとえば切断部が個々の見掛け上の回路素子の
合理的な精査のもとで見えるくらい広いとしても、それ
らが非常に多数の実際の回路素子中に隠されているので
それらの存在を検出することは非常に困難である。
ないくらい小さく、しかも金属部分間の絶縁を維持する
ような切断部分を得ることは困難な場合がある。しかし
ながら、多数のICは非常に複雑にされ、約50,000以上の
ゲートを使用する。このような回路によって第３図の分
割された金属接続のような見掛け上の回路素子の存在は
回路中のいくつかの任意の位置に見掛けの素子を配置す
ることによってコピー者から有効に隠せる。この状況が
第４図に示されており、数千の論理ゲートを有する複雑
なIC33は全回路中の異なる位置に多数の見掛け上の回路
素子34を含む（見掛け上の素子34の大きさは誇張されて
いる）。たとえば切断部が個々の見掛け上の回路素子の
合理的な精査のもとで見えるくらい広いとしても、それ
らが非常に多数の実際の回路素子中に隠されているので
それらの存在を検出することは非常に困難である。
ほとんどの集積回路は２以上のレベルの金属部分を有
する。第１の金属レベルの金属部分で切断部を有し、そ
れから第２のレベルの金属部分において金属構造によっ
て切断部分を被覆することは比較的簡単である。もし回
路が十分に複雑で十分に狭いなら、この“被覆”は切断
部を見えなくする。
する。第１の金属レベルの金属部分で切断部を有し、そ
れから第２のレベルの金属部分において金属構造によっ
て切断部分を被覆することは比較的簡単である。もし回
路が十分に複雑で十分に狭いなら、この“被覆”は切断
部を見えなくする。
残りのIC回路と機能的に相互接続されているような外
観を有しているが、コピー者には容易に見えない物理的
修正を実際に包含している付加的な回路素子を提供する
ことのもう１つのアプローチは第５図乃至第７図に示さ
れている。この説明において使用される見掛けの素子は
電界効果トランジスタ（FET）であるが、一般には１以
上のドープされた領域上に存在する任意の回路が使用さ
れる。その他の例はバイポーラおよびECLトランジス
タ、およびGaAs装置である。
観を有しているが、コピー者には容易に見えない物理的
修正を実際に包含している付加的な回路素子を提供する
ことのもう１つのアプローチは第５図乃至第７図に示さ
れている。この説明において使用される見掛けの素子は
電界効果トランジスタ（FET）であるが、一般には１以
上のドープされた領域上に存在する任意の回路が使用さ
れる。その他の例はバイポーラおよびECLトランジス
タ、およびGaAs装置である。
第５図において示されているFETは製造の中間段階で
ある。２つのドープされた領域22および24は第３図の実
施例においてと同様にｐ型基板26に設けられている。絶
縁酸化層28は基板上を被覆し、窓はｎ＋ドープ領域の各
々の上に開口されている。観察者にとってｎ＋領域の一
方はソースと見え、他方はドレインと見え、酸化層の直
ぐ下に存在する介在する基板はチャンネルに見える。
ある。２つのドープされた領域22および24は第３図の実
施例においてと同様にｐ型基板26に設けられている。絶
縁酸化層28は基板上を被覆し、窓はｎ＋ドープ領域の各
々の上に開口されている。観察者にとってｎ＋領域の一
方はソースと見え、他方はドレインと見え、酸化層の直
ぐ下に存在する介在する基板はチャンネルに見える。
正常な製造方法が中断され、ドープ領域の１つ22はFI
B35からイオン注入される。FIBイオン注入は、窓下のド
ープ領域36の導電性が“ダメージ”をうけ、あるいは変
えられてもはやソースまたはドレインとして有効に機能
しなくなるまで続く。この注入はドープ領域の任意の重
要な部分を物理的に削り取られないように十分低いレベ
ルで維持されるが、本当のFET動作を阻止するように窓
に隣接する領域の導電性を十分に変えるのに十分高い。
全窓領域が変えられることを確実にするため、FIBは各
操作中ウィンドを超えてオーバースキャンされることが
好ましい。FIBは全範囲を確実にカバーするため通常の
ラスタ操作形式で制御される。
B35からイオン注入される。FIBイオン注入は、窓下のド
ープ領域36の導電性が“ダメージ”をうけ、あるいは変
えられてもはやソースまたはドレインとして有効に機能
しなくなるまで続く。この注入はドープ領域の任意の重
要な部分を物理的に削り取られないように十分低いレベ
ルで維持されるが、本当のFET動作を阻止するように窓
に隣接する領域の導電性を十分に変えるのに十分高い。
全窓領域が変えられることを確実にするため、FIBは各
操作中ウィンドを超えてオーバースキャンされることが
好ましい。FIBは全範囲を確実にカバーするため通常の
ラスタ操作形式で制御される。
FIBはダメージ領域36の格子構造を乱すために使用さ
れることが望ましく、それによってそれの比抵抗を高め
る。格子を乱すことは基板26と同じ型の材料から得られ
るFIBにおいてイオン化されたイオンを使用することに
よって達成される。例えば、シリコン基板によってSi
＋＋イオンが使用される。GaAs基板のため、GaまたはAs
イオンのいずれかが所望される格子破壊を行なうが、こ
れはまだ発表されていない。
れることが望ましく、それによってそれの比抵抗を高め
る。格子を乱すことは基板26と同じ型の材料から得られ
るFIBにおいてイオン化されたイオンを使用することに
よって達成される。例えば、シリコン基板によってSi
＋＋イオンが使用される。GaAs基板のため、GaまたはAs
イオンのいずれかが所望される格子破壊を行なうが、こ
れはまだ発表されていない。
格子構造の破壊の代わりに、ダメージ領域36はその抵
抗を増すためそのドーピングレベルを変えることによっ
て生成される。リン（Ｐ）またはヒ素（As）のイオン注
入は典型的に領域22（NMOS装置）のようなｎ＋ドーピン
グを生成するため使用され、一方ホウ素（Ｂ）イオンは
典型的にｐ＋ドーピング（PMOS装置）のため使用され
る。ｎ＋領域22はそのドーピングレベルの極性を減少す
るあるいは反転するようにホウ素によってドープされ
る。上述のＢ、As、Ｐイオンは提案された適用に関して
二元的な目的をはたす。第１に、付勢イオンとしてそれ
らは結晶格子においてダメージまたは破壊をなす。この
ダメージはこの領域の導電性を減少し、それによって装
置特性を修正する。第２に、これらのイオンは、もし次
の熱処理によって付勢されるなら、結晶格子をドーピン
グし、それによって一方のまたは他方の極性の電気的キ
ャリアを与える。この２つの特徴は短にダメージを与え
るよりも更に精巧な方法でこの装置の電気的特性を修正
するために使用され、例えば付加的なPN接合を形成す
る。格子構造が破壊されたドープ領域は任意の正常な状
況下では導電性にならない。
抗を増すためそのドーピングレベルを変えることによっ
て生成される。リン（Ｐ）またはヒ素（As）のイオン注
入は典型的に領域22（NMOS装置）のようなｎ＋ドーピン
グを生成するため使用され、一方ホウ素（Ｂ）イオンは
典型的にｐ＋ドーピング（PMOS装置）のため使用され
る。ｎ＋領域22はそのドーピングレベルの極性を減少す
るあるいは反転するようにホウ素によってドープされ
る。上述のＢ、As、Ｐイオンは提案された適用に関して
二元的な目的をはたす。第１に、付勢イオンとしてそれ
らは結晶格子においてダメージまたは破壊をなす。この
ダメージはこの領域の導電性を減少し、それによって装
置特性を修正する。第２に、これらのイオンは、もし次
の熱処理によって付勢されるなら、結晶格子をドーピン
グし、それによって一方のまたは他方の極性の電気的キ
ャリアを与える。この２つの特徴は短にダメージを与え
るよりも更に精巧な方法でこの装置の電気的特性を修正
するために使用され、例えば付加的なPN接合を形成す
る。格子構造が破壊されたドープ領域は任意の正常な状
況下では導電性にならない。
ダメージ領域36の完成後、第６図に示されるように、
金属層38は酸化層28を覆って被覆される。金属部分は個
々のソース、ドレインおよびゲートを形成するためエッ
チングされ、ドープ領域22および24と接触するように酸
化層においてソースおよびドレイン窓を経て下へ延在す
る。ドープ領域22との接触はしかしながら有効ではな
く、それはFIBの追加によって非導電性領域36へ転換さ
れたからである。従って、この装置は正常なFETの外観
を有するけれども、機能しない。機能性の欠如はコピー
者によっては理解されないが、それは変えられたドープ
領域の視覚的形跡がないからであり、またダメージ領域
が金属層38によって被覆されているからである。第７図
におけるような見掛けのFETの頂部から見た図は変化の
形跡を明らかにはしていない。
金属層38は酸化層28を覆って被覆される。金属部分は個
々のソース、ドレインおよびゲートを形成するためエッ
チングされ、ドープ領域22および24と接触するように酸
化層においてソースおよびドレイン窓を経て下へ延在す
る。ドープ領域22との接触はしかしながら有効ではな
く、それはFIBの追加によって非導電性領域36へ転換さ
れたからである。従って、この装置は正常なFETの外観
を有するけれども、機能しない。機能性の欠如はコピー
者によっては理解されないが、それは変えられたドープ
領域の視覚的形跡がないからであり、またダメージ領域
が金属層38によって被覆されているからである。第７図
におけるような見掛けのFETの頂部から見た図は変化の
形跡を明らかにはしていない。
上述のFETのような回路素子を機能的装置の外観を有
しているが実際には機能しないようにする物理的修正を
行なうための別のアプローチが第８図および第９図にお
いて示されている。このアプローチにおいて、ソースと
ドレインとの間のチャンネル40は機能的にダメージをう
け、オンにするためのFET閾値レベルを変える。再び、F
IBがダメージを発生させるために使用される。チャンネ
ル格子構造は説明されたシリコン基板のためのSi＋＋イ
オンの注入によって破壊され、それによってチャンネル
40を全体的に非導電性にする。その代わりに、チャンネ
ルＰまたはAsイオンによってドープされ、そのためそれ
はｎ＋であり常に導電性である。これは有効にこの装置
をFETから短絡回路へ変える。チャンネルが完全にオー
プンにされるかあるいは完全に短絡させることは必要で
はなく、動作電流および電圧レベルをより少ない量まで
変えることもまたこの装置を機能的に動作させなくす
る。これは、修正が完全に機能的から完全に非機能的へ
の変化を生じるような上述の“デジタル”例とは対照的
に、完全に機能的である状態と完全に非機能的である状
態の間の状態が達成される“アナログ”状態を導く。修
正の２つの主なカテゴリは従って切断とドーピングであ
る。ドーピング修正は３つのサブカテゴリを有する。即
ち、導電性の増加、導電性の減少、および領域の完全な
非導電化である。導電性を増加するためあるいは減少す
るため、FIBによって実行されるドーピング過程は熱ア
ニール過程に後続され、それはFIBによって領域内へ導
かれるドーパンドイオンを電気的に付勢する。対照的
に、熱アニール過程は、領域が完全に非導電化されるよ
うな状況において故意に避けられる。この非導電状態は
FIB導入イオンによって発生するダメージによって生じ
る。
しているが実際には機能しないようにする物理的修正を
行なうための別のアプローチが第８図および第９図にお
いて示されている。このアプローチにおいて、ソースと
ドレインとの間のチャンネル40は機能的にダメージをう
け、オンにするためのFET閾値レベルを変える。再び、F
IBがダメージを発生させるために使用される。チャンネ
ル格子構造は説明されたシリコン基板のためのSi＋＋イ
オンの注入によって破壊され、それによってチャンネル
40を全体的に非導電性にする。その代わりに、チャンネ
ルＰまたはAsイオンによってドープされ、そのためそれ
はｎ＋であり常に導電性である。これは有効にこの装置
をFETから短絡回路へ変える。チャンネルが完全にオー
プンにされるかあるいは完全に短絡させることは必要で
はなく、動作電流および電圧レベルをより少ない量まで
変えることもまたこの装置を機能的に動作させなくす
る。これは、修正が完全に機能的から完全に非機能的へ
の変化を生じるような上述の“デジタル”例とは対照的
に、完全に機能的である状態と完全に非機能的である状
態の間の状態が達成される“アナログ”状態を導く。修
正の２つの主なカテゴリは従って切断とドーピングであ
る。ドーピング修正は３つのサブカテゴリを有する。即
ち、導電性の増加、導電性の減少、および領域の完全な
非導電化である。導電性を増加するためあるいは減少す
るため、FIBによって実行されるドーピング過程は熱ア
ニール過程に後続され、それはFIBによって領域内へ導
かれるドーパンドイオンを電気的に付勢する。対照的
に、熱アニール過程は、領域が完全に非導電化されるよ
うな状況において故意に避けられる。この非導電状態は
FIB導入イオンによって発生するダメージによって生じ
る。
修正を行なうもう１つのアプローチは第10A図、第10B
図および第10C図において示されている。第８図および
第９図における素子と共通する素子は同じ参照符号によ
って示されている。この修正はFET導電状態が永久ゲー
ト電圧を発生することによって変えられるという機能的
本質である。正常な動作において、FETのゲート42へ供
給される電圧は回路の動作に従って変化する。第10A図
乃至第10C図において、ＮチャンネルFET、すなわちNFET
が示されている。正の電圧がNFETのゲートへ供給される
とき、負の電荷が装置のチャンネル40内へ導かれ、NFET
のソース22とドレイン24との間の導電路を形成する。こ
の導電路によってNFET導電回路を提供し、もしそれが存
在しないなら、NFETは電流を導電しない。示されたNFET
はゲート構造42が回路の他の部分へ電気的に接続されな
い点で通常とは異なり、浮遊ゲートと呼ばれる。この実
施例において、開口41は浮遊ゲート42の一部が露出する
ような保護頂部層28中にある。集束された電子ビーム43
はそれから正味の正の電荷をゲート構造42へ注入するた
めの開口を経て向けられる。ゲート42が保護層28によっ
て取巻かれているので、この注入された電荷は半永久的
な期間中帯電されないままである（数年間は正常な動作
状態のもとで示されている）。正味の正の電荷をゲート
42内へ注入するための電子ビーム43の状態は良く理解さ
れる。従って、電子ビーム修正の後、永久的な負の電荷
はNFETのチャンネル領域40中に存在し、NFETを導電性に
する。この正の電荷を浮けなかった浮動ゲートを伴うNF
ETはそれらのオリジナルな非導電性状態のままである。
もしNFETが“Ｐチャンネル”装置であったなら、電子ビ
ーム43の状態（主にそのエネルギ）が正味の負の電荷を
注入するように修正される。
図および第10C図において示されている。第８図および
第９図における素子と共通する素子は同じ参照符号によ
って示されている。この修正はFET導電状態が永久ゲー
ト電圧を発生することによって変えられるという機能的
本質である。正常な動作において、FETのゲート42へ供
給される電圧は回路の動作に従って変化する。第10A図
乃至第10C図において、ＮチャンネルFET、すなわちNFET
が示されている。正の電圧がNFETのゲートへ供給される
とき、負の電荷が装置のチャンネル40内へ導かれ、NFET
のソース22とドレイン24との間の導電路を形成する。こ
の導電路によってNFET導電回路を提供し、もしそれが存
在しないなら、NFETは電流を導電しない。示されたNFET
はゲート構造42が回路の他の部分へ電気的に接続されな
い点で通常とは異なり、浮遊ゲートと呼ばれる。この実
施例において、開口41は浮遊ゲート42の一部が露出する
ような保護頂部層28中にある。集束された電子ビーム43
はそれから正味の正の電荷をゲート構造42へ注入するた
めの開口を経て向けられる。ゲート42が保護層28によっ
て取巻かれているので、この注入された電荷は半永久的
な期間中帯電されないままである（数年間は正常な動作
状態のもとで示されている）。正味の正の電荷をゲート
42内へ注入するための電子ビーム43の状態は良く理解さ
れる。従って、電子ビーム修正の後、永久的な負の電荷
はNFETのチャンネル領域40中に存在し、NFETを導電性に
する。この正の電荷を浮けなかった浮動ゲートを伴うNF
ETはそれらのオリジナルな非導電性状態のままである。
もしNFETが“Ｐチャンネル”装置であったなら、電子ビ
ーム43の状態（主にそのエネルギ）が正味の負の電荷を
注入するように修正される。
この議論は従って更に単に不正コピーの防止に向けら
れる。本発明はまた動作システムの不正な使用またはそ
れへのアクセスを防ぐため非常に重要な適用を有する。
最も一般的な意味において、この目的のための動作シス
テムはそのシステムの一部である１以上のICの正しい動
作に依存するシステムである。こしこれらのICが正確に
機能するなら、このシステムは期待された性能および動
作を行なう。もしICが正確に機能しないなら、このシス
テムはその意図された目的を実行しない。意図されたよ
うに動作するための“使用制御”のため、このシステム
において実施された決定方法が存在しなければならな
い。それはICが正確に機能するかあるいは不正確である
かを決定する方法である。この決定方法の実行はある方
法でトリガーされ開始されなければならない。この方法
を開始するための提案された事象はシステムのオンへの
切替え、使用者によるこのシステムをアクセスする試
み、あるいは予め決められた時間の経過である。決定方
法はシステム状態検証方法および／または使用者証明方
法からなる。これらの方法はシステムを構成する部品の
固有の物理的形状およびベースライン動作、あるいはフ
ァームウェアまたはハードウェア中に存在する一連の過
程からなる論理アルゴリズム、またはシステムと関連す
る動作システムソフトウェア中に蓄積された同じ論理ア
ルゴリズム中に存在する。システムの状態を決定するア
クティビティはシステムに設けられている“使用制御”
メカニズムを自己保護する付加的目的を有する。この自
己保護は独自のシステム部品の存在を識別することによ
って達成され、それによって“使用制御”メカニズムを
バイパスするために配置された部品がないことを確証す
る。
れる。本発明はまた動作システムの不正な使用またはそ
れへのアクセスを防ぐため非常に重要な適用を有する。
最も一般的な意味において、この目的のための動作シス
テムはそのシステムの一部である１以上のICの正しい動
作に依存するシステムである。こしこれらのICが正確に
機能するなら、このシステムは期待された性能および動
作を行なう。もしICが正確に機能しないなら、このシス
テムはその意図された目的を実行しない。意図されたよ
うに動作するための“使用制御”のため、このシステム
において実施された決定方法が存在しなければならな
い。それはICが正確に機能するかあるいは不正確である
かを決定する方法である。この決定方法の実行はある方
法でトリガーされ開始されなければならない。この方法
を開始するための提案された事象はシステムのオンへの
切替え、使用者によるこのシステムをアクセスする試
み、あるいは予め決められた時間の経過である。決定方
法はシステム状態検証方法および／または使用者証明方
法からなる。これらの方法はシステムを構成する部品の
固有の物理的形状およびベースライン動作、あるいはフ
ァームウェアまたはハードウェア中に存在する一連の過
程からなる論理アルゴリズム、またはシステムと関連す
る動作システムソフトウェア中に蓄積された同じ論理ア
ルゴリズム中に存在する。システムの状態を決定するア
クティビティはシステムに設けられている“使用制御”
メカニズムを自己保護する付加的目的を有する。この自
己保護は独自のシステム部品の存在を識別することによ
って達成され、それによって“使用制御”メカニズムを
バイパスするために配置された部品がないことを確証す
る。
使用制御適用のため、本発明に従って形成された各IC
は以下の３つの機能を有すると見なされる。即ち、１）
公称機能、それはICの意図された使用である。２）中断
機能、および３）制御機能である。公称機能は発明の利
点を加える修正の前のオリジナルなIC機能である。中断
機能は公称機能の正確な動作を中断するため加えられて
いる。中断機能が公称機能の動作を中断するか否かは制
御機能によって制御される。もし制御機能が中断機能へ
の適切な制御出力を発生するなら、中断は起こらない。
もし中断機能が制御機能から必要とされる制御出力を受
信しないなら、中断が発生する。
は以下の３つの機能を有すると見なされる。即ち、１）
公称機能、それはICの意図された使用である。２）中断
機能、および３）制御機能である。公称機能は発明の利
点を加える修正の前のオリジナルなIC機能である。中断
機能は公称機能の正確な動作を中断するため加えられて
いる。中断機能が公称機能の動作を中断するか否かは制
御機能によって制御される。もし制御機能が中断機能へ
の適切な制御出力を発生するなら、中断は起こらない。
もし中断機能が制御機能から必要とされる制御出力を受
信しないなら、中断が発生する。
本発明はICを含む多数のシステムの基本的特性がそれ
らが繰返される循環パターンで定期的にオフにされたり
再びオンに戻されるということであるという事実を使用
する。本発明の使用制御観点はこの比較的頻繁なオン、
オフの利点を得る。コンピュータのようなICシステムが
オンにされるとき、発生する第１の動作はディスクから
プロセッサメモリへの動作システムソフトウェアのブー
ティング（booting）、あるいは同様のシステム初期化
方法である。このブーティング動作は使用制御の実行に
有効な特徴を有する。即ち、１）それが終了するのに少
なくとも数秒かかるということ、２）詳細に追跡するこ
とは困難または不可能な過渡的動作であるということ、
および３）その発生が（バッテリーバックアップによっ
て付勢されたICを含む）電力の再適用を経てシステム中
の全ICへ信号されることである。
らが繰返される循環パターンで定期的にオフにされたり
再びオンに戻されるということであるという事実を使用
する。本発明の使用制御観点はこの比較的頻繁なオン、
オフの利点を得る。コンピュータのようなICシステムが
オンにされるとき、発生する第１の動作はディスクから
プロセッサメモリへの動作システムソフトウェアのブー
ティング（booting）、あるいは同様のシステム初期化
方法である。このブーティング動作は使用制御の実行に
有効な特徴を有する。即ち、１）それが終了するのに少
なくとも数秒かかるということ、２）詳細に追跡するこ
とは困難または不可能な過渡的動作であるということ、
および３）その発生が（バッテリーバックアップによっ
て付勢されたICを含む）電力の再適用を経てシステム中
の全ICへ信号されることである。
使用制御機能はIC上の制御コードサブ回路の形で設け
られてあり、そこではそれが正確な制御コードを受信し
ない限り公称IC機能の好ましい動作を中断または抑制す
る。重要な要素は制御コードが一方のICから他方へ変え
られることであり、従ってたとえコードの一方が影響を
受けても、全システムへ、あるいはもう一方のシステム
へのアクセスが阻止される。
られてあり、そこではそれが正確な制御コードを受信し
ない限り公称IC機能の好ましい動作を中断または抑制す
る。重要な要素は制御コードが一方のICから他方へ変え
られることであり、従ってたとえコードの一方が影響を
受けても、全システムへ、あるいはもう一方のシステム
へのアクセスが阻止される。
使用制御アプローチの１実施が第11図に示されてい
る。IC内部の回路は垂直な破線44の左側に示され、一方
チップ外部の装置は右側に示されている。安全回路はチ
ップを識別する識別サブ回路45と、安全メカニズムを実
際に与える制御コードサブ回路46を具備する。識別サブ
回路45は４ビットデジタル回路として示され、各ビット
は見掛け上のFET47によって与えられている。実際、よ
り大きな数のビットが解読がより複雑で困難なコードが
必要とされるなら使用され得る。例示において、FETは
エンファンスメント型であり、それらのゲートはバイア
スライン48からバイアスされる。トランジスタ電流は正
の電圧ライン50から各装置のソースへ供給される。個々
の回路はFETのいくつかをオフ状態にし、その他はオン
状態にされるように設けられ、装置のデジタルパターン
はチップのための独特な識別コードを確立する。
る。IC内部の回路は垂直な破線44の左側に示され、一方
チップ外部の装置は右側に示されている。安全回路はチ
ップを識別する識別サブ回路45と、安全メカニズムを実
際に与える制御コードサブ回路46を具備する。識別サブ
回路45は４ビットデジタル回路として示され、各ビット
は見掛け上のFET47によって与えられている。実際、よ
り大きな数のビットが解読がより複雑で困難なコードが
必要とされるなら使用され得る。例示において、FETは
エンファンスメント型であり、それらのゲートはバイア
スライン48からバイアスされる。トランジスタ電流は正
の電圧ライン50から各装置のソースへ供給される。個々
の回路はFETのいくつかをオフ状態にし、その他はオン
状態にされるように設けられ、装置のデジタルパターン
はチップのための独特な識別コードを確立する。
識別コードは開いた回路素子と閉じられた回路素子と
の簡単な組合わせによって供給されるけれども、FETの
各々が機能的導電装置の外観を有するが、上述のような
技術によってそれらのいくつかが非動作的にされること
が好ましい。例えば、FETのいくつかへのバイアスライ
ンは狭いFIB切断部52を有し、それはバイアスラインを
開き装置の導電を防ぐ。その代わり、選択されたFETの
ソースまたはドレインを形成するドープ領域は上述のよ
うに、見ることはできないが開かれた素子回路を維持す
るダメージ領域54によって変えられる。隠れたチャンネ
ル修正もまた上述のように与えられる。
の簡単な組合わせによって供給されるけれども、FETの
各々が機能的導電装置の外観を有するが、上述のような
技術によってそれらのいくつかが非動作的にされること
が好ましい。例えば、FETのいくつかへのバイアスライ
ンは狭いFIB切断部52を有し、それはバイアスラインを
開き装置の導電を防ぐ。その代わり、選択されたFETの
ソースまたはドレインを形成するドープ領域は上述のよ
うに、見ることはできないが開かれた素子回路を維持す
るダメージ領域54によって変えられる。隠れたチャンネ
ル修正もまた上述のように与えられる。
識別サブ回路45からの二進識別コードはクロック56へ
供給され識別コードをシフトレジスタ58へクロックす
る。これはチップと外部アクセス装置との間に、“ハン
ドシェイク”を発生し、チップ識別を得ることを可能に
する。シフトレジスタ58はチップの識別コードをルック
アップテーブル60へ供給し、異なる識別コードの各々に
対応するチップ制御コードを蓄積する。ルックアップテ
ーブル60および制御コード62はシステム中でファームウ
ェアまたはソフトウェアで設けられる。ルックアップテ
ーブルは識別されたチップのため特定の制御コード62を
発生し、それからチップ上のシフトレジスタ64へ入力さ
れる。チップの制御コードサブ回路46は安全制御機能を
与えるが、それはチップ識別サブ回路45と同様に構成さ
れる。それは二進の一連の外見上のFETビット66を含
み、そのいくつかはFIB切断不68、ダメージを受けたド
ープ領域70、あるいはその他の上述された隠された技術
によって非導電性を維持される。４ビットだけ示されて
いるけれども、実際様々なチップのための多数の異なる
二進アドレスコードを適応させるため非常に多数の切断
部が一般に存在する。
供給され識別コードをシフトレジスタ58へクロックす
る。これはチップと外部アクセス装置との間に、“ハン
ドシェイク”を発生し、チップ識別を得ることを可能に
する。シフトレジスタ58はチップの識別コードをルック
アップテーブル60へ供給し、異なる識別コードの各々に
対応するチップ制御コードを蓄積する。ルックアップテ
ーブル60および制御コード62はシステム中でファームウ
ェアまたはソフトウェアで設けられる。ルックアップテ
ーブルは識別されたチップのため特定の制御コード62を
発生し、それからチップ上のシフトレジスタ64へ入力さ
れる。チップの制御コードサブ回路46は安全制御機能を
与えるが、それはチップ識別サブ回路45と同様に構成さ
れる。それは二進の一連の外見上のFETビット66を含
み、そのいくつかはFIB切断不68、ダメージを受けたド
ープ領域70、あるいはその他の上述された隠された技術
によって非導電性を維持される。４ビットだけ示されて
いるけれども、実際様々なチップのための多数の異なる
二進アドレスコードを適応させるため非常に多数の切断
部が一般に存在する。
シフトレジスタ64中に保持される外部的に供給される
制御コードは比較器72によって制御コードサブ回路46か
らの内部制御コードと比較される。比較器の出力は外部
的に供給された制御コードが内部制御コードと整合する
か否かを示す。もし内部コードと外部コードが整合する
なら、ICは意図されるように機能する。もし整合しない
なら、正しい制御コードが使用制御ICへ供給されなかっ
たことを示し、比較器出力はICの適切な動作を抑制する
ため使用される。
制御コードは比較器72によって制御コードサブ回路46か
らの内部制御コードと比較される。比較器の出力は外部
的に供給された制御コードが内部制御コードと整合する
か否かを示す。もし内部コードと外部コードが整合する
なら、ICは意図されるように機能する。もし整合しない
なら、正しい制御コードが使用制御ICへ供給されなかっ
たことを示し、比較器出力はICの適切な動作を抑制する
ため使用される。
多数の異なるスキームは比較器出力の使用を意図さ
れ、残りのICの動作を制御する。１つの非常に簡単なア
プローチにおいて、比較器出力ライン74はアンド論理ゲ
ート76の１入力へ接続される。アンド論理ゲート76はメ
インIC中でメイン回路を２つの部分へ分割するように接
続され、それは論理ゲート76が変更を伴わずにその入力
80で発生する論理状態を論理ゲート76の出力へ伝送する
ときのみ機能的に接続される。もし比較器74が論理的に
高レベルであるなら、論理ゲート76はその第２の入力80
の論理状態をその出力で再生する。これらの状況下で、
論理ゲート76の存在はメイン回路の動作を修正しない。
メイン回路の１部分78はリード線80によってアンド論理
ゲート76の他方の入力へ接続され、その出力はメイン回
路82の残りへ接続される。従って、メイン回路の２つの
部分は絶縁され、外部から供給された制御コードがチッ
フの内部制御コードを整合することを示す比較器72から
論理高信号がないとき適切に機能しない。これは適切な
制御コードをだれも知らないことによる不正使用防止、
或いはICシステムの制御またはモニタの安全性要素を与
える。第11図のシステムは当業者におこる回路設計およ
び通信システム技術の多数の異なる実施例の１つにすぎ
ない。
れ、残りのICの動作を制御する。１つの非常に簡単なア
プローチにおいて、比較器出力ライン74はアンド論理ゲ
ート76の１入力へ接続される。アンド論理ゲート76はメ
インIC中でメイン回路を２つの部分へ分割するように接
続され、それは論理ゲート76が変更を伴わずにその入力
80で発生する論理状態を論理ゲート76の出力へ伝送する
ときのみ機能的に接続される。もし比較器74が論理的に
高レベルであるなら、論理ゲート76はその第２の入力80
の論理状態をその出力で再生する。これらの状況下で、
論理ゲート76の存在はメイン回路の動作を修正しない。
メイン回路の１部分78はリード線80によってアンド論理
ゲート76の他方の入力へ接続され、その出力はメイン回
路82の残りへ接続される。従って、メイン回路の２つの
部分は絶縁され、外部から供給された制御コードがチッ
フの内部制御コードを整合することを示す比較器72から
論理高信号がないとき適切に機能しない。これは適切な
制御コードをだれも知らないことによる不正使用防止、
或いはICシステムの制御またはモニタの安全性要素を与
える。第11図のシステムは当業者におこる回路設計およ
び通信システム技術の多数の異なる実施例の１つにすぎ
ない。
本発明のもう１つの重要な特徴は、FIBまたは同等の
ツールが制御コードサブ回路コードを実施するため使用
されるとき、製造ラインにおける全ウェハの各個々のIC
のためのコードは各チップに特有の制御コードを与える
ために容易に変えられることである。もし製造ラインか
らの連続チップが異なるシステム中に各々配置されるな
ら、制御コードにおける差はたとえ不正アクセスがチッ
プの１つに対して得られても他のシステムの安全性を維
持する。この観点において、異なってコード化されたIC
が配置されているシステムの各々は、たとえサブシステ
ムが機能的に相互接続されなくても、全マスタ安全方法
におけるサブシステムとして見られる。制御コードにお
ける差は、たとえそのサブシステムの１つな影響されて
も、全体的にマスタ安全方法を保護する。
ツールが制御コードサブ回路コードを実施するため使用
されるとき、製造ラインにおける全ウェハの各個々のIC
のためのコードは各チップに特有の制御コードを与える
ために容易に変えられることである。もし製造ラインか
らの連続チップが異なるシステム中に各々配置されるな
ら、制御コードにおける差はたとえ不正アクセスがチッ
プの１つに対して得られても他のシステムの安全性を維
持する。この観点において、異なってコード化されたIC
が配置されているシステムの各々は、たとえサブシステ
ムが機能的に相互接続されなくても、全マスタ安全方法
におけるサブシステムとして見られる。制御コードにお
ける差は、たとえそのサブシステムの１つな影響されて
も、全体的にマスタ安全方法を保護する。
記述された安全制御システムは従って、不適切な制御
コードがチップをアドレスするため使用される場合ICの
直接的な故障を更に与える。いくつかの状況においては
故障の開始を遅延することが望ましい。例えば、もしこ
のシステムが使用に基づいて支払いを受けるなら、一定
の動作数あるいは一定の動作期間が、システムがシステ
ムをリセットするための適切な制御コードを欠如によっ
て終了される前に与えられても差支えない。第12図はこ
の概念の２つの実施例を示す。スタータ84からの信号は
メインIC回路の１部分86へ接続され、また遅延時間装置
88またはカウンタ90のいずれかへ接続される。非中断動
作を可能にするため、外部に供給される制御コード92は
ロック回路94へ伝達され、第11図の制御コードサブ回路
46および比較器72によって実行される。ロック回路出力
は遅延タイマ88/カウンタ90へ伝えられる。遅延タイマ8
8/カウンタ90の出力はアンドゲート102によってメインI
C回路の２つの部分86と100との間の機能的相互接続を制
御する。遅延タイマ88/カウンタ90およびメイン回路86
の出力はアンドゲート102への入力として共に供給さ
れ、その出力はメイン回路100の残りの部分との接続を
完了する。遅延タイマ88/カウンタ90からの高レベル論
理信号の欠如によって、メイン回路A86の出力はメイン
回路B100の入力へ正確には伝達されず、ICの適切な動作
は抑制される。使用制御（88,90,94）に含まれる様々な
回路素子の論理状態は、論理ゲート102がメイン回路A86
の出力を、正しい制御コードが供給されて遅延タイマ88
またはカウンタ90が正しい動作を許容するときだけメイ
ン回路B100の入力へ伝達するように配列される。正しい
動作を抑制する状態の多数の例の１つはシステム部品の
現在の構成が意図されない場合、例えば、ソフトウェア
のコピーがハードウェアのコピーによって適切に整合さ
れない場合である。もう１つのタイプの部品のミスマッ
チは修正されたハードウェア部品の１つがもう１つの部
品によって置換される場合である。
コードがチップをアドレスするため使用される場合ICの
直接的な故障を更に与える。いくつかの状況においては
故障の開始を遅延することが望ましい。例えば、もしこ
のシステムが使用に基づいて支払いを受けるなら、一定
の動作数あるいは一定の動作期間が、システムがシステ
ムをリセットするための適切な制御コードを欠如によっ
て終了される前に与えられても差支えない。第12図はこ
の概念の２つの実施例を示す。スタータ84からの信号は
メインIC回路の１部分86へ接続され、また遅延時間装置
88またはカウンタ90のいずれかへ接続される。非中断動
作を可能にするため、外部に供給される制御コード92は
ロック回路94へ伝達され、第11図の制御コードサブ回路
46および比較器72によって実行される。ロック回路出力
は遅延タイマ88/カウンタ90へ伝えられる。遅延タイマ8
8/カウンタ90の出力はアンドゲート102によってメインI
C回路の２つの部分86と100との間の機能的相互接続を制
御する。遅延タイマ88/カウンタ90およびメイン回路86
の出力はアンドゲート102への入力として共に供給さ
れ、その出力はメイン回路100の残りの部分との接続を
完了する。遅延タイマ88/カウンタ90からの高レベル論
理信号の欠如によって、メイン回路A86の出力はメイン
回路B100の入力へ正確には伝達されず、ICの適切な動作
は抑制される。使用制御（88,90,94）に含まれる様々な
回路素子の論理状態は、論理ゲート102がメイン回路A86
の出力を、正しい制御コードが供給されて遅延タイマ88
またはカウンタ90が正しい動作を許容するときだけメイ
ン回路B100の入力へ伝達するように配列される。正しい
動作を抑制する状態の多数の例の１つはシステム部品の
現在の構成が意図されない場合、例えば、ソフトウェア
のコピーがハードウェアのコピーによって適切に整合さ
れない場合である。もう１つのタイプの部品のミスマッ
チは修正されたハードウェア部品の１つがもう１つの部
品によって置換される場合である。
遅延タイマ88は、回路動作が適切な制御コードの欠如
によってICを不能にする作用を開始した後で予め決めら
れた遅延時間で動作に入り、一方カウンタ90はICがアド
レスされる時間数をカウントし、それが適切にアドレス
されない限り予め決められた時間後にそれを不能にす
る。ある特定のチップのため、遅延タイマまたはカウン
タのいずれか、あるいはその両方が使用される。
によってICを不能にする作用を開始した後で予め決めら
れた遅延時間で動作に入り、一方カウンタ90はICがアド
レスされる時間数をカウントし、それが適切にアドレス
されない限り予め決められた時間後にそれを不能にす
る。ある特定のチップのため、遅延タイマまたはカウン
タのいずれか、あるいはその両方が使用される。
タイマまたはカウンタがその予め設定された制限へ達
した後で、その出力は論理０へスイッチされ、システム
を不能にする。続く不正確な制御コードはロック回路出
力を変化させず、このシステムはロックアウトされたま
まである。しかしながら、もし正しい制御コードが再び
供給されると、ロック回路出力は論理１であり、タイマ
／カウンタをふたたび論理１出力を発生させるようにリ
セットする。これは次に再びシステム動作をイネーブル
する。従って、このシステムは動作の最初の時間の間は
適切に機能するが、その後適切な制御コードがないので
不能にされる。
した後で、その出力は論理０へスイッチされ、システム
を不能にする。続く不正確な制御コードはロック回路出
力を変化させず、このシステムはロックアウトされたま
まである。しかしながら、もし正しい制御コードが再び
供給されると、ロック回路出力は論理１であり、タイマ
／カウンタをふたたび論理１出力を発生させるようにリ
セットする。これは次に再びシステム動作をイネーブル
する。従って、このシステムは動作の最初の時間の間は
適切に機能するが、その後適切な制御コードがないので
不能にされる。
本発明に従って使用制御のもう１つの例が第13図に示
されている。安全システムはいくつかのプリント回路
（PC）板112をし、その各々は先に述べられたもののよ
うな使用制御のため修正されたIC114を搭載されてい
る。加えて、これらの修正されたICの各々は次のPC板へ
制御コード信号を送信する関連する送信器と、先のPC板
から送信された制御コード信号を受信する受信器を有す
る。外部のソフトウェア検証装置116は制御コードを第
１のICの受信器へ送信する。もし正しい制御コードが使
用されるなら、そのICのための回路ロックはロックされ
ず、ICは適切に機能する。加えて、第１のICの送信器は
第２のPC板上の使用制御のため修正されたICについて独
特のコードを整合する制御コードを送信する。この信号
は第２のICの受信器によって受信され、第２のICの回路
ロックを解除させ、適切に動作させる。同期の様式にお
いて、各関連する修正されたICは次のICの制御コードに
対応するコード化された制御信号を送信し、動作を可能
にする制御信号を前段のICの送信器から受信する。最後
のICの送信器はソフトウェア検出装置116へコード化さ
れた信号を送信し、適切なコードが受信されたことを検
証する。
されている。安全システムはいくつかのプリント回路
（PC）板112をし、その各々は先に述べられたもののよ
うな使用制御のため修正されたIC114を搭載されてい
る。加えて、これらの修正されたICの各々は次のPC板へ
制御コード信号を送信する関連する送信器と、先のPC板
から送信された制御コード信号を受信する受信器を有す
る。外部のソフトウェア検証装置116は制御コードを第
１のICの受信器へ送信する。もし正しい制御コードが使
用されるなら、そのICのための回路ロックはロックされ
ず、ICは適切に機能する。加えて、第１のICの送信器は
第２のPC板上の使用制御のため修正されたICについて独
特のコードを整合する制御コードを送信する。この信号
は第２のICの受信器によって受信され、第２のICの回路
ロックを解除させ、適切に動作させる。同期の様式にお
いて、各関連する修正されたICは次のICの制御コードに
対応するコード化された制御信号を送信し、動作を可能
にする制御信号を前段のICの送信器から受信する。最後
のICの送信器はソフトウェア検出装置116へコード化さ
れた信号を送信し、適切なコードが受信されたことを検
証する。
ICは従って完成され検証された制御コード伝送が各連
続する対のIC間で、およびソフトウェア検証装置と２つ
の端部のICとの間で、全システム動作が必要とされるよ
うな連続するリングで構成される。各ICは先に述べられ
たような独特の制御コードを供給される制御コードサブ
回路を有し、この制御コードは前述の見掛け上の回路素
子の使用によって偽装される。従って、もしこのシステ
ムが板のいくつかを除去し、異なる制御コードを伴うIC
を有する代用の板をそれへ戻すことによっていじられる
なら、このシステムは故障する。
続する対のIC間で、およびソフトウェア検証装置と２つ
の端部のICとの間で、全システム動作が必要とされるよ
うな連続するリングで構成される。各ICは先に述べられ
たような独特の制御コードを供給される制御コードサブ
回路を有し、この制御コードは前述の見掛け上の回路素
子の使用によって偽装される。従って、もしこのシステ
ムが板のいくつかを除去し、異なる制御コードを伴うIC
を有する代用の板をそれへ戻すことによっていじられる
なら、このシステムは故障する。
各ICのための制御コードは独特である。従って、第13
図に示されるケースにおいて、６個のPC板および１個の
ソフトウェア検証装置に伴って、７個の独特な制御コー
ドの全てが存在する。それ故、７個の装置（６個の板と
１個のソフトウェア装置）がそれらへ入力されるとき１
つの独自のコードを予期し、正しい制御コードの受信に
おいて、連鎖中の後続する装置へもう１つ独自の制御コ
ードを伝送する。この要求は各装置が２つの異なる独自
の制御コード、あるいはその認識を含まなければならな
いことを意味する。これはチップIDサブ回路に加えて２
個の制御コードサブ回路の製造によって６個のFIB修正
されたICにおいて実施される。
図に示されるケースにおいて、６個のPC板および１個の
ソフトウェア検証装置に伴って、７個の独特な制御コー
ドの全てが存在する。それ故、７個の装置（６個の板と
１個のソフトウェア装置）がそれらへ入力されるとき１
つの独自のコードを予期し、正しい制御コードの受信に
おいて、連鎖中の後続する装置へもう１つ独自の制御コ
ードを伝送する。この要求は各装置が２つの異なる独自
の制御コード、あるいはその認識を含まなければならな
いことを意味する。これはチップIDサブ回路に加えて２
個の制御コードサブ回路の製造によって６個のFIB修正
されたICにおいて実施される。
もし各制御コードが８ビットからなるなら、７個の独
自のコードを有することの利点は明らかになる。７個の
独自の８ビットコードがあるので、全システム用の可能
な独自のコードの数は（28）７＝256に等しい。明らか
に、これは天文学的な数字である。
自のコードを有することの利点は明らかになる。７個の
独自の８ビットコードがあるので、全システム用の可能
な独自のコードの数は（28）７＝256に等しい。明らか
に、これは天文学的な数字である。
各板のための安全システムは第14図に示されている。
各IC上のロック回路は第11図に示された制御コードサブ
回路として構成されるが、それは例えば比較器120へそ
のコードを伝達する。比較器はまた受信器122によって
リング中の先行するICから受信された制御コードを受信
する。比較器はロック回路118および受信器112からの制
御信号が整合するときのみ出力ライン124上にメインIC
回路へのイネーブル信号を供給する。同じ板上の送信器
126はロック回路と受信された制御コード（ライン128に
よって示される）との間の比較成功に応答して次のICへ
制御コードを送信する。次のICへ送信された制御コード
は先行するICと異なる独自のものである。
各IC上のロック回路は第11図に示された制御コードサブ
回路として構成されるが、それは例えば比較器120へそ
のコードを伝達する。比較器はまた受信器122によって
リング中の先行するICから受信された制御コードを受信
する。比較器はロック回路118および受信器112からの制
御信号が整合するときのみ出力ライン124上にメインIC
回路へのイネーブル信号を供給する。同じ板上の送信器
126はロック回路と受信された制御コード（ライン128に
よって示される）との間の比較成功に応答して次のICへ
制御コードを送信する。次のICへ送信された制御コード
は先行するICと異なる独自のものである。
安全メカニズムの製造において、受信器および送信器
は理想的にロック回路および比較器と同じIC内に設けら
れる。しかしながら、多重チップを含むハイブリッドパ
ッケージもまた使用されても良い。公称ICが１チップ上
に配置され、ロック回路はもう１つのチップ上に配置さ
れ、公称ICをイネーブルまたは不能にするようにロック
回路に応答するその中断回路は第３のチップ上に配置さ
れ、送信器および受信器はそれら自身のチップ上に配置
されることができる。
は理想的にロック回路および比較器と同じIC内に設けら
れる。しかしながら、多重チップを含むハイブリッドパ
ッケージもまた使用されても良い。公称ICが１チップ上
に配置され、ロック回路はもう１つのチップ上に配置さ
れ、公称ICをイネーブルまたは不能にするようにロック
回路に応答するその中断回路は第３のチップ上に配置さ
れ、送信器および受信器はそれら自身のチップ上に配置
されることができる。
チップ間の伝送媒体としての赤外線範囲における電磁放
射線の使用が有望であることが明らかである。他の伝送
候補はPC板の機械的構造を経てあるいは空中を経て伝達
された超音波であり、またPC板の電力導電体上を伝達さ
れる高周波搬送信号である。伝送リング中に含まれる全
PC板は従って更に全システムの動作部品として説明され
るけれども、適切な制御コードの送受信によって中継器
としてのみ動作することもまた可能である。これを限度
まで押すと、唯一の重要な動作ICについて中断されるこ
とが可能であり、リングの残りの部材の全ては中継器と
して動作する。
射線の使用が有望であることが明らかである。他の伝送
候補はPC板の機械的構造を経てあるいは空中を経て伝達
された超音波であり、またPC板の電力導電体上を伝達さ
れる高周波搬送信号である。伝送リング中に含まれる全
PC板は従って更に全システムの動作部品として説明され
るけれども、適切な制御コードの送受信によって中継器
としてのみ動作することもまた可能である。これを限度
まで押すと、唯一の重要な動作ICについて中断されるこ
とが可能であり、リングの残りの部材の全ては中継器と
して動作する。
コピーまたは使用制御のいずれか、あるいは両方に対
して多数の異なる環境において行なうことのできる非常
に強力な安全技術がが説明された。多数の修正および変
更が当業者によって行われるので、本発明は添付された
請求の範囲においてのみ制限されることが意図されてい
る。
して多数の異なる環境において行なうことのできる非常
に強力な安全技術がが説明された。多数の修正および変
更が当業者によって行われるので、本発明は添付された
請求の範囲においてのみ制限されることが意図されてい
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｆ (72)発明者 ロセンベルグ・ゲラルド・ビー アメリカ合衆国 カリフォルニア州 94402 サン・マテオ，アッシュウッド・ シーテイ 1306 (56)参考文献 米国特許4583011（ＵＳ，Ａ)
Claims (46)
- 【請求項１】所望される回路機能を実行するように構成
された１以上の集積回路（IC）であって、前記回路機能
を実行するように相互接続された回路素子を具備するIC
と、 前記回路機能に貢献しないIC中の１以上の付加的な回路
素子であって、システムの不正使用またはコピーが企て
られるとその適切な機能を抑制するように残りのIC回路
と接続される付加的回路素子と、 前記付加的回路素子の識別を偽装するための手段とを具
備し、 前記付加的回路素子がIC回路の残りと機能的に相互接続
されるような外観を有するが、異なる方法でそれらを機
能させるコピー者にとって容易にわからない物理的修正
を含み、 少なくとも前記１以上の付加的な回路素子は明らかな金
属回路接続を含み、ここで前記明らかな金属回路接続は
金属部分間の回路をオープンにする極めて狭く且つ非導
電性の間隙により互いに分離されて配置された金属部分
を含む、 権限のないコピーからの電気回路の安全化システム。 - 【請求項２】所望の回路機能を形成するために設計さ
れ、前記回路機能を形成するための内部接続された回路
素子を含む複数の個々のICと、 各ICにおいて、IC回路の固有の機能を阻止するために残
りのIC回路に接続されている、前記回路機能に関しては
寄与をしない少なくとも１以上の付加的な回路素子と、 ここで各ICにおける前記付加的素子は、関連する制御コ
ードを有する制御コードサブ回路を具備し、前記制御コ
ードサブ回路はそれが正しい制御コードを受信しない限
り残りのICの適切な機能を抑制し、システム中の少なく
ともいくつかのICのための制御回路コードが互いに異な
る制御回路コードを前記ICに供給することによって偽装
される、 を含む権限のないコピーからの電気回路の安全化システ
ム。 - 【請求項３】前記ICが全機能システムの一部を構成し、
少なくともいくつかの前記ICがICの他のものへコード化
された制御信号を伝達するための手段を具備し、送信さ
れた信号が前記他のICの制御回路コードに対応し、前記
ICの少なくともいくつかが送信ICからコード化された制
御信号を受信するための手段と、その制御サブ回路中の
制御回路コードと受信された制御信号を比較するための
手段と、もし比較された信号およびコードが整合されな
いなら残りのICの適切な機能を抑制するための手段とを
具備している請求項２記載のシステム。 - 【請求項４】システム中の各ICがコード化された制御信
号を送信するための手段および受信するための手段の両
方を具備する請求項２記載のシステム。 - 【請求項５】前記送信および受信手段が各々電磁赤外線
信号を送信し受信するための手段を具備する請求項３記
載のシステム。 - 【請求項６】前記ICが前記コード化された制御信号の連
続送信および受信のため配列される請求項３記載のシス
テム。 - 【請求項７】前記ICがチップ上に構成され、各ICの送信
および受信手段が個々のチップ上に構成されている請求
項３記載のシステム。 - 【請求項８】IC制御コードサブ回路が見掛け上の制御コ
ードを発生するため制御コードサブ回路の残りのものと
機能的に相互接続されている外観を有する１以上の回路
素子を具備し、前記回路素子がコピー者にとって制御コ
ードサブ回路をその見掛け上のコードと異なる制御コー
ドを有するようにさせることが、容易には分らないよう
な物理的修正を含む請求項２記載のシステム。 - 【請求項９】前記回路素子が素子の異なる部分間の見掛
け上の金属接続部分を含み、前記見掛け上の接続が非常
に狭い、非導電性の間隙によって互いに分離された個々
の金属部分を含み、前記間隙が部分間にオープン回路を
形成している請求項８記載のシステム。 - 【請求項１０】前記回路素子がドープ半導体領域を含
み、前記修正が素子の機能をその見掛け上の機能から変
化させるのに十分な前記領域のドーピングの変化を含
み、それによってICの制御コードをその見掛け上のコー
ドから変化させている請求項８記載のシステム。 - 【請求項１１】複数の回路素子を有する集積回路（IC）
を不正なコピーから保護するための方法において、前記
回路素子が見掛け上の構造を有し、 １以上の前記回路素子を容易には分らない方法でその電
気的特徴を変化させるために物理的に修正し、それらの
修正された状態においては前記素子がICの適切な機能を
可能にするが、それらの見掛け上の状態ではICの適切な
機能を抑制し、 １以上の前記修正された回路素子が最初に金属回路接続
を含み、非常に狭い間隙がそれを部分へ分割するため接
続部分へ切断して形成され、前記間隙は互いの部分を電
気的に分離するには十分であるが容易には分らない程度
に広くない方法。 - 【請求項１２】前記間隙が少なくとも変えられた回路素
子の最小の特徴部分の大きさ以下の大きさのビーム面積
を有する連続書込みビーム装置によって接続される請求
項11記載の方法。 - 【請求項１３】前記間隙が集束イオンビームあるいはレ
ーザビームによって切断される請求項12記載の方法。 - 【請求項１４】前記間隙が切断領域上を金属層によって
被覆されている請求項11記載の方法。 - 【請求項１５】１以上の前記修正された回路素子が変化
の前にドープされた領域を含み、前記素子が注入イオン
によって前記領域へ変えられ、その電気的特性が変化さ
れ、 前記ICが半導体基板上に形成され、前記素子がドープ領
域への基板材料のイオン注入によって修正されてその格
子構造を破壊し少なくともその比抵抗を高くされる請求
項11記載の方法。 - 【請求項１６】集束イオンビームがイオンを前記領域へ
注入するため使用される請求項15記載の方法。 - 【請求項１７】電子ビームが前記領域へ電子を注入する
ため使用される請求項15記載の方法。 - 【請求項１８】変えられた後で金属層によってドープ領
域を被覆する過程を含む請求項15記載の方法。 - 【請求項１９】機能的に関連する一連の集積回路（IC）
を不正な使用から保護するための方法において、 各意図された機能を実行するためのICを製造し、 各制御コードを蓄積するため各IC上の各制御コードサブ
回路を製造し、 外部から供給された制御信号を受信するための手段を各
ICに設け、 制御コードサブ回路に蓄積された制御コードと整合する
外部から供給された制御信号を受信しないかぎりICにそ
の意図された機能を実行させない、回路ロックを各IC上
に製造し、 様々なICが同じ制御信号によって解除されることできな
いようにIC毎に制御コードサブ回路を変えることを含む
方法。 - 【請求項２０】前記制御コードサブ回路が少なくとも部
分的に、集束イオンビーム（FIB），レーザビームまた
は電子ビームによって形成され、前記ビームが各連続IC
の制御コードを修正するようにプログラムされる請求項
19記載の方法。 - 【請求項２１】ビームが容易には見て分らない方法で各
連続ICのため制御コードを修正するようにプログラムさ
れている請求項20記載の方法。 - 【請求項２２】前記制御コードサブ回路が最初に金属回
路接続を具備し、FIBまたはレーザビームが非常に狭い
間隙で前記接続の少なくともいくつかへ切断するように
プログラムされてそれらを部分へ分割し、前記間隙が互
いに電気的に分離するには十分な広さであるが容易には
見ても分らない程度である請求項21記載の方法。 - 【請求項２３】前記制御コードサブ回路が各ドープ領域
を伴う回路素子を具備し、FIBが前記領域の少なくとも
いくつかへイオンを注入するため使用されてそれらの各
回路素子の電気特性を変える請求項21記載の方法。 - 【請求項２４】各ICのための回路ロックがICが整合制御
信号によってアドレスされないかぎりその意図される機
能をICに実行させないように適用されている請求項21記
載の方法。 - 【請求項２５】各ICのための回路ロックが、ICが整合制
御信号によってアドレスされなかった後の予め決められ
た遅延期間にICにその意図された機能を実行させないよ
うに構成される請求項21記載の方法。 - 【請求項２６】各ICのための回路ロックが、ICが整合制
御信号を受信しなかった後の予め決められた複数の時間
に使用されたときICにその意図された機能をさせないよ
うに構成されている請求項21記載の方法。 - 【請求項２７】ICのチップ識別が外部から読まれる各IC
上の各チップ識別サブ回路を製造し、ICからICへ識別サ
ブ回路を修正して各ICがその各識別サブ回路によって独
自に識別される過程を含む請求項19記載の方法。 - 【請求項２８】前記制御コードサブ回路が集束イオンビ
ーム（FIB），レーザビーム、あるいは電子ビームによ
って少なくとも一部形成され、前記ビームが各連続ICの
ため識別サブ回路を修正するようにプログラムされてい
る請求項27記載の方法。 - 【請求項２９】ビームが見ても容易には分らない方法で
各連続ICのため識別サブ回路を修正するようにプログラ
ムされている請求項28記載の方法。 - 【請求項３０】安全電気回路システムにおいて、 各機能を実行するように設計された複数の集積回路（I
C）であって、制御コードを蓄積し制御信号を受信する
ように構成された制御コードサブ回路を具備するICと、
外部から供給された制御信号を受信してその制御コード
と整合する制御コードサブ回路がないときにICにその意
図された機能をさせない回路ロックとを具備し、 前記ICは１以上のICがその意図された機能を実行するこ
とを禁止することがシステが好ましく動作することを阻
止するシステムにおいて共に接続され、 前記ICの各々が各コード化された制御信号を送信するた
めの手段と受信するための手段とを含み、 前記ICが開いたリングにおける直列連続伝送を行うよう
に構成され、リング中の第１のICが外部から供給された
制御信号を受信し、リング中の第２のICの制御コードと
整合するコード化された制御信号を送信するように構成
され、最後のICを除いてリング中の各連続するICがリン
グ中の先行するICによって送信された制御信号と整合す
る制御コードを有し、リング中の次のICの制御コードと
整合する制御信号を送信し、最後のICがリング中の最後
の１つ前のICによって送信された制御信号と整合する制
御コードを有し、外部検証装置へ制御信号を送信し、 それによってこのシステムが、もし任意のICが２つの必
要とされる制御コードを有しないICで置換されるなら適
切に動作することが阻止される安全電気回路システム。 - 【請求項３１】各ICのための制御コードが他のICのため
の制御コードと異なる請求項30記載のシステム。 - 【請求項３２】リング中の最後のICから制御信号を受信
し、最後のICからの信号を検証し、最後のICからの適切
な信号がないときにシステムの適切な動作を禁止するた
め、リング中の最初のICへ制御コードを伝送するための
手段を含む外部検証装置を備えている請求項30記載のシ
ステム。 - 【請求項３３】外部検証装置が１以上のソフトウェア、
ファームウェアまたはハードウェアで構成される請求項
32記載のシステム。 - 【請求項３４】各ICのための回路ロックは、ICがその制
御コードと整合する制御信号を受信しない限りその意図
された機能をICが行うことを直接的に禁止するように構
成されている請求項30記載のシステム。 - 【請求項３５】各ICのための回路ロックは、ICが予め決
められた期間整合制御信号を受信しなかった後にその意
図された機能をICが実行することを禁止するように構成
されている請求項30記載のシステム。 - 【請求項３６】各ICのための回路ロックは、ICが予め決
められた時間回数整合制御信号を受信しなかった後に使
用されたときICがその意図された機能を実行することを
禁止するように構成されている請求項30記載のシステ
ム。 - 【請求項３７】少なくともいくつかのICのための前記制
御コードサブ回路が１以上の見掛け上の金属回路接続を
含み、前記見掛け上の接続が非常に狭く非導電性の間隙
によって互いに分離されている個々の金属部分を含み、
その間隙が互いに電気的に分離されるには十分広いが容
易には分らない程度である請求項30記載のシステム。 - 【請求項３８】少なくともいつくかのICのための前記制
御コードサブ回路がドープ領域を伴う１以上の回路素子
を含み、前記領域が見えないがその外観上の機能と異な
るように前記素子の機能を修正するイオン注入を含む請
求項30記載のシステム。 - 【請求項３９】リング中の連続するIC間に散在する１以
上のIC中継器を含み、各中継器が先行するICから送信さ
れた制御信号と整合する制御コードを伴う制御コードサ
ブ回路と、先行するICから制御信号を受信しそれを制御
コードサブ回路へ供給するための手段と、次のICの制御
コードサブ回路と整合するコード化された制御信号を送
信するための手段と、中継器がその制御コードと整合し
ない制御信号を受信するとき連続直列リング伝送を中断
するための手段とを具備する請求項30記載のシステム。 - 【請求項４０】ICが各回路チップ上に備えられ、各ICの
ための制御信号受信および送信手段がそのICのためのチ
ップから離れて配置されている請求項30記載のシステ
ム。 - 【請求項４１】ICが各回路チップ上に備えられ、少なく
ともいくつかのICのための制御信号受信および送信手段
がそれらの各ICと同じチップ上に配置されている請求項
30記載のシステム。 - 【請求項４２】リングの１素子が動作するシステムソフ
トウェアを含む請求項30記載のシステム。 - 【請求項４３】リングが１以上のICおよび動作システム
ソフトウェアからなる請求項42記載のシステム。 - 【請求項４４】前記ソフトウェアが、このような制御コ
ードを送信し、受信し、証明するようにシステムハード
ウェアと相互作用するようにICおよびアルゴリズムによ
って必要とされる独特な制御コードを含む請求項42記載
のシステム。 - 【請求項４５】前記ソフトウェアが動作システムソフト
ウェアの個々のコピーを含み、それがシステムハードウ
ェアの単独の予め決められたコピーと関連する制御コー
ドのみを含む請求項44記載のシステム。 - 【請求項４６】リングがファームウェアで構成される１
以上のICおよび制御アルゴリズムからなる請求項30記載
のシステム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/101,529 US4766516A (en) | 1987-09-24 | 1987-09-24 | Method and apparatus for securing integrated circuits from unauthorized copying and use |
| US101,529 | 1987-09-24 | ||
| PCT/US1988/001726 WO1989003124A1 (en) | 1987-09-24 | 1988-05-19 | Method and apparatus for securing integrated circuits from unauthorized copying and use |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02501428A JPH02501428A (ja) | 1990-05-17 |
| JPH088305B2 true JPH088305B2 (ja) | 1996-01-29 |
Family
ID=22285121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63506384A Expired - Lifetime JPH088305B2 (ja) | 1987-09-24 | 1988-05-19 | 正当でないコピーおよび使用から集積回路を保護する方法および装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4766516A (ja) |
| EP (2) | EP0488364B1 (ja) |
| JP (1) | JPH088305B2 (ja) |
| KR (1) | KR920008418B1 (ja) |
| DE (2) | DE3856432T2 (ja) |
| WO (1) | WO1989003124A1 (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129328A (ja) * | 1987-11-13 | 1989-05-22 | Toshiba Corp | コピー防止装置 |
| US4920402A (en) * | 1988-02-15 | 1990-04-24 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuit device |
| US4908226A (en) * | 1988-05-23 | 1990-03-13 | Hughes Aircraft Company | Selective area nucleation and growth method for metal chemical vapor deposition using focused ion beams |
| JPH0375827A (ja) * | 1989-08-18 | 1991-03-29 | Toshiba Corp | コピー防止装置 |
| US5121335A (en) * | 1990-02-09 | 1992-06-09 | Hughes Aircraft Company | Method and apparatus for verifying microcircuit fabrication procedure |
| DE4005003C2 (de) * | 1990-02-19 | 2001-09-13 | Steve Cordell | Verfahren zur Unterbindung des Kenntnisgewinnens derStruktur oder Funktion eines integrierten Schaltkreises |
| US5163005A (en) * | 1990-12-19 | 1992-11-10 | The United States Of America As Represented By The Secretary Of The Air Force | Method of cloning printed wiring boards |
| US5199159A (en) * | 1991-01-31 | 1993-04-06 | The United States Of America As Represented By The Secretary Of The Air Force | Methods for cryogenic removal of epoxy/wire field windings and for separating multi-layer printed circuit wiring boards |
| US5070603A (en) * | 1991-01-31 | 1991-12-10 | The United States Of America As Represented By The Secretary Of The Air Force | Method of separating multi-layer printed circuit wiring boards |
| US5428923A (en) * | 1991-02-25 | 1995-07-04 | Gmi Holdings, Inc. | Fail safe obstruction detector for door operators and door operator system incorporating such detector |
| US5146117A (en) * | 1991-04-01 | 1992-09-08 | Hughes Aircraft Company | Convertible multi-function microelectronic logic gate structure and method of fabricating the same |
| US6782479B1 (en) * | 1991-04-26 | 2004-08-24 | Raytheon Company | Apparatus and method for inhibiting analysis of a secure circuit |
| US5072331A (en) * | 1991-04-26 | 1991-12-10 | Hughes Aircraft Company | Secure circuit structure |
| US5202591A (en) * | 1991-08-09 | 1993-04-13 | Hughes Aircraft Company | Dynamic circuit disguise for microelectronic integrated digital logic circuits |
| DE69324637T2 (de) * | 1992-07-31 | 1999-12-30 | Hughes Electronics Corp., El Segundo | Sicherheitssystem für integrierte Schaltung und Verfahren mit implantierten Leitungen |
| US5511223A (en) * | 1992-11-25 | 1996-04-23 | The B&W Nuclear Service Company | Diverse processor electronic protection and control module |
| US5452229A (en) * | 1992-12-18 | 1995-09-19 | Lattice Semiconductor Corporation | Programmable integrated-circuit switch |
| DE19526672A1 (de) * | 1995-07-21 | 1997-01-23 | Giesecke & Devrient Gmbh | Datenträger mit integriertem Schaltkreis |
| US5783846A (en) * | 1995-09-22 | 1998-07-21 | Hughes Electronics Corporation | Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering |
| JP2795234B2 (ja) * | 1995-10-16 | 1998-09-10 | 日本電気株式会社 | 半導体集積回路 |
| US5751595A (en) * | 1996-03-14 | 1998-05-12 | International Business Machines Corporation | Method for building and verifying authenticity of a rule system |
| US5861652A (en) * | 1996-03-28 | 1999-01-19 | Symbios, Inc. | Method and apparatus for protecting functions imbedded within an integrated circuit from reverse engineering |
| US5965867A (en) * | 1996-07-19 | 1999-10-12 | Gieseke & Devrient Gmbh | Data medium incorporating integrated circuits |
| US5973375A (en) * | 1997-06-06 | 1999-10-26 | Hughes Electronics Corporation | Camouflaged circuit structure with step implants |
| WO1999007013A1 (de) * | 1997-07-29 | 1999-02-11 | Infineon Technologies Ag | Nur-lese-speicher und verfahren zu seiner herstellung |
| DE19737693A1 (de) * | 1997-08-29 | 1999-03-04 | Philips Patentverwaltung | Verfahren zur Überprüfung der Unverfälschtheit einer elektrischen Schaltung |
| PL331114A1 (en) | 1998-01-28 | 1999-08-02 | Chipworks | Method of analysing an integrated circuit, method of visualising an integrated circuit and method of analysing at last a portion of integrated circuit |
| JPH11282671A (ja) * | 1998-03-31 | 1999-10-15 | Texas Instr Japan Ltd | コンピュータシステム |
| US6161213A (en) * | 1999-02-17 | 2000-12-12 | Icid, Llc | System for providing an integrated circuit with a unique identification |
| FI990414A (fi) * | 1999-02-26 | 2000-08-27 | Nokia Multimedia Network Terminals Oy | Menetelmä ja kytkentäjärjestely luvattoman pääsyn estämiseksi mikrosuo rittimeen |
| US6326675B1 (en) | 1999-03-18 | 2001-12-04 | Philips Semiconductor, Inc. | Semiconductor device with transparent link area for silicide applications and fabrication thereof |
| US6396368B1 (en) | 1999-11-10 | 2002-05-28 | Hrl Laboratories, Llc | CMOS-compatible MEM switches and method of making |
| US6246254B1 (en) * | 1999-12-06 | 2001-06-12 | International Business Machines Corporation | Method and circuit for providing copy protection in an application-specific integrated circuit |
| DE19962915A1 (de) | 1999-12-23 | 2001-09-06 | Intelligent Implants Gmbh | Vorrichtung für den geschützten Betrieb von Neuroprothesen und Verfahren hierzu |
| GB2361567B (en) * | 2000-04-18 | 2004-02-11 | Mitel Corp | Hardware authentication system and method |
| US7217977B2 (en) * | 2004-04-19 | 2007-05-15 | Hrl Laboratories, Llc | Covert transformation of transistor properties as a circuit protection method |
| US6815816B1 (en) | 2000-10-25 | 2004-11-09 | Hrl Laboratories, Llc | Implanted hidden interconnections in a semiconductor device for preventing reverse engineering |
| US7316934B2 (en) * | 2000-12-18 | 2008-01-08 | Zavitan Semiconductors, Inc. | Personalized hardware |
| US7294935B2 (en) * | 2001-01-24 | 2007-11-13 | Hrl Laboratories, Llc | Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide |
| US6791191B2 (en) | 2001-01-24 | 2004-09-14 | Hrl Laboratories, Llc | Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations |
| JP4899248B2 (ja) * | 2001-04-02 | 2012-03-21 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
| US6774413B2 (en) | 2001-06-15 | 2004-08-10 | Hrl Laboratories, Llc | Integrated circuit structure with programmable connector/isolator |
| US6740942B2 (en) | 2001-06-15 | 2004-05-25 | Hrl Laboratories, Llc. | Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact |
| US20030075746A1 (en) * | 2001-10-22 | 2003-04-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device for determining identification code and application thereof |
| US6897535B2 (en) * | 2002-05-14 | 2005-05-24 | Hrl Laboratories, Llc | Integrated circuit with reverse engineering protection |
| US7049667B2 (en) * | 2002-09-27 | 2006-05-23 | Hrl Laboratories, Llc | Conductive channel pseudo block process and circuit to inhibit reverse engineering |
| US6979606B2 (en) * | 2002-11-22 | 2005-12-27 | Hrl Laboratories, Llc | Use of silicon block process step to camouflage a false transistor |
| WO2004055868A2 (en) * | 2002-12-13 | 2004-07-01 | Hrl Laboratories, Llc | Integrated circuit modification using well implants |
| GB0410975D0 (en) | 2004-05-17 | 2004-06-16 | Nds Ltd | Chip shielding system and method |
| US7242063B1 (en) | 2004-06-29 | 2007-07-10 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
| JP2006128975A (ja) * | 2004-10-28 | 2006-05-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US8168487B2 (en) | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
| US7453281B2 (en) * | 2007-01-11 | 2008-11-18 | International Business Machines Corporation | Integrated circuit with anti-counterfeiting measures |
| US20080282206A1 (en) * | 2007-01-11 | 2008-11-13 | Brent Alan Anderson | Structure for Designing an Integrated Circuit Having Anti-counterfeiting Measures |
| US20080282208A1 (en) * | 2007-01-11 | 2008-11-13 | Brent Alan Anderson | Integrated Circuit Having Anti-counterfeiting Measures |
| US7994042B2 (en) | 2007-10-26 | 2011-08-09 | International Business Machines Corporation | Techniques for impeding reverse engineering |
| FR2973564A1 (fr) | 2011-04-01 | 2012-10-05 | St Microelectronics Rousset | Securisation d'une plaquette de circuits electroniques |
| US8407656B2 (en) | 2011-06-24 | 2013-03-26 | International Business Machines Corporation | Method and structure for a transistor having a relatively large threshold voltage variation range and for a random number generator incorporating multiple essentially identical transistors having such a large threshold voltage variation range |
| EP2943979A4 (en) * | 2013-01-11 | 2017-05-17 | Verisiti, Inc. | Semiconductor device having features to prevent reverse engineering |
| EP3066611B1 (en) * | 2013-11-04 | 2019-10-30 | Marvell World Trade Ltd. | Method and apparatus for authenticating a semiconductor die |
| US9502405B1 (en) * | 2015-08-27 | 2016-11-22 | International Business Machines Corporation | Semiconductor device with authentication code |
| GB201609781D0 (en) | 2016-06-03 | 2016-07-20 | Irdeto Bv | Secured chip |
| US9942761B1 (en) | 2016-10-10 | 2018-04-10 | International Business Machines Corporation | User access verification |
| IL256108B (en) | 2017-12-04 | 2021-02-28 | Elbit Systems Ltd | A system and method for identifying the state of use and originality of a product |
| US11176300B2 (en) * | 2018-02-03 | 2021-11-16 | Irdeto B.V. | Systems and methods for creating individualized processing chips and assemblies |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4583011A (en) * | 1983-11-01 | 1986-04-15 | Standard Microsystems Corp. | Circuit to prevent pirating of an MOS circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3430564A (en) * | 1967-05-03 | 1969-03-04 | Us Navy | Explosive gate,diode and switch |
| DE1589705A1 (de) * | 1967-11-15 | 1970-04-30 | Itt Ind Gmbh Deutsche | Mehrere elektrische Funktionsstufen enthaltende integrierte Schaltung |
| US3721838A (en) * | 1970-12-21 | 1973-03-20 | Ibm | Repairable semiconductor circuit element and method of manufacture |
| US4267578A (en) * | 1974-08-26 | 1981-05-12 | Texas Instruments Incorporated | Calculator system with anti-theft feature |
| US4139864A (en) * | 1976-01-14 | 1979-02-13 | Schulman Lawrence S | Security system for a solid state device |
| FR2471051A1 (fr) * | 1979-11-30 | 1981-06-12 | Dassault Electronique | Circuit integre a transistors mos protege contre l'analyse et carte comprenant un tel circuit |
| FR2486717A1 (fr) * | 1980-07-08 | 1982-01-15 | Dassault Electronique | Dispositif de transistor pour circuit integre |
| JPS5745270A (en) * | 1980-08-29 | 1982-03-15 | Fujitsu Ltd | Semiconductor device |
| US4603381A (en) * | 1982-06-30 | 1986-07-29 | Texas Instruments Incorporated | Use of implant process for programming ROM type processor for encryption |
-
1987
- 1987-09-24 US US07/101,529 patent/US4766516A/en not_active Expired - Lifetime
-
1988
- 1988-05-19 EP EP91120505A patent/EP0488364B1/en not_active Expired - Lifetime
- 1988-05-19 DE DE3856432T patent/DE3856432T2/de not_active Expired - Lifetime
- 1988-05-19 JP JP63506384A patent/JPH088305B2/ja not_active Expired - Lifetime
- 1988-05-19 DE DE3851620T patent/DE3851620T2/de not_active Expired - Lifetime
- 1988-05-19 WO PCT/US1988/001726 patent/WO1989003124A1/en active IP Right Grant
- 1988-05-19 EP EP88906604A patent/EP0335919B1/en not_active Expired - Lifetime
-
1989
- 1989-05-24 KR KR1019890700923A patent/KR920008418B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4583011A (en) * | 1983-11-01 | 1986-04-15 | Standard Microsystems Corp. | Circuit to prevent pirating of an MOS circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0488364A2 (en) | 1992-06-03 |
| EP0335919A1 (en) | 1989-10-11 |
| KR920008418B1 (ko) | 1992-09-28 |
| KR890702250A (ko) | 1989-12-23 |
| EP0335919B1 (en) | 1994-09-21 |
| US4766516A (en) | 1988-08-23 |
| EP0488364A3 (en) | 1992-07-15 |
| DE3856432T2 (de) | 2001-06-13 |
| EP0488364B1 (en) | 2000-10-11 |
| JPH02501428A (ja) | 1990-05-17 |
| DE3856432D1 (de) | 2000-11-16 |
| WO1989003124A1 (en) | 1989-04-06 |
| DE3851620T2 (de) | 1995-05-11 |
| DE3851620D1 (de) | 1994-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH088305B2 (ja) | 正当でないコピーおよび使用から集積回路を保護する方法および装置 | |
| Meade et al. | Revisit sequential logic obfuscation: Attacks and defenses | |
| Bar-El et al. | The sorcerer's apprentice guide to fault attacks | |
| Helfmeier et al. | Breaking and entering through the silicon | |
| US5736777A (en) | Method and apparatus for fast self-destruction of a CMOS integrated circuit | |
| EP0715733B1 (en) | Secure data processor with cryptography and avoidance of unauthorized key readout | |
| US5708715A (en) | Integrated circuit device with function usage control | |
| US7218567B1 (en) | Method and apparatus for the protection of sensitive data within an integrated circuit | |
| Matsuda et al. | A 286 f 2/cell distributed bulk-current sensor and secure flush code eraser against laser fault injection attack on cryptographic processor | |
| US7752407B1 (en) | Security RAM block | |
| WO2008027966A2 (en) | Detecting radiation-based attacks | |
| US20180349600A1 (en) | Integrated Circuit With Tamper Protection And Method Therefor | |
| US20150071434A1 (en) | Secure Semiconductor Device Having Features to Prevent Reverse Engineering | |
| CN101950332A (zh) | 芯片保护方法和系统 | |
| KR20150028540A (ko) | 식별 키 생성 장치 및 방법 | |
| Wang et al. | X-ray and proton radiation effects on 40 nm CMOS physically unclonable function devices | |
| US7453281B2 (en) | Integrated circuit with anti-counterfeiting measures | |
| Chaurasia et al. | Palmprint biometric versus encrypted hash based digital signature for securing DSP cores used in CE systems | |
| KR101219898B1 (ko) | 어택으로부터 보호되는 실리콘 웨이퍼 전자 컴포넌트를제조하는 방법 및 이러한 컴포넌트 | |
| US8174285B2 (en) | Component provided with an integrated circuit comprising a cryptorocessor and method of installation thereof | |
| US20030229795A1 (en) | Secure assembly of security keyboards | |
| US20080282206A1 (en) | Structure for Designing an Integrated Circuit Having Anti-counterfeiting Measures | |
| Rajendran | An overview of hardware intellectual property protection | |
| US20060050876A1 (en) | Integrated circuit with coded security signal, security process, corresponding security device and signal coded using a dynamic key | |
| US20080093742A1 (en) | System For Shielding Integrated Circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 13 |