JPH088301A - 表示素子のｌｓｉ実装用樹脂及び該樹脂を用いた表示素子のｌｓｉ実装構造体 - Google Patents
表示素子のｌｓｉ実装用樹脂及び該樹脂を用いた表示素子のｌｓｉ実装構造体Info
- Publication number
- JPH088301A JPH088301A JP7144795A JP14479595A JPH088301A JP H088301 A JPH088301 A JP H088301A JP 7144795 A JP7144795 A JP 7144795A JP 14479595 A JP14479595 A JP 14479595A JP H088301 A JPH088301 A JP H088301A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lsi
- solder
- chip
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】ＬＳＩチップ２を基板５にフリップチップ法で
実装し、樹脂補強してなるＬＳＩ実装構造体において、
用いる樹脂４の特性を最適化し、半田接続部の熱疲労破
断を防ぐだけでなく、ＬＳＩチップに形成されている微
細配線に加わる熱応力をも低減し、高い信頼性を有する
ＬＳＩ実装構造体を提供する。 【構成】充填すべき樹脂の弾性係数をできるだけ小さく
し、熱膨張係数は接合に用いている半田のそれに近いも
のとすれば良いことを見い出した。用いられる樹脂とし
ては未硬化の状態で流動性が有りチップと基板の摩擦に
ボイドなしで充填可能であり、加熱などの手段により硬
化して所望の物性を示すものが用いられる。
実装し、樹脂補強してなるＬＳＩ実装構造体において、
用いる樹脂４の特性を最適化し、半田接続部の熱疲労破
断を防ぐだけでなく、ＬＳＩチップに形成されている微
細配線に加わる熱応力をも低減し、高い信頼性を有する
ＬＳＩ実装構造体を提供する。 【構成】充填すべき樹脂の弾性係数をできるだけ小さく
し、熱膨張係数は接合に用いている半田のそれに近いも
のとすれば良いことを見い出した。用いられる樹脂とし
ては未硬化の状態で流動性が有りチップと基板の摩擦に
ボイドなしで充填可能であり、加熱などの手段により硬
化して所望の物性を示すものが用いられる。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＬＳＩを基板に搭載した
実装構造体に係り、特にＬＳＩチップを半田バンプを介
してセラミックなどの基板に接続実装した後、樹脂によ
って補強する型の半導体集積回路実装構造体に関する。 【０００２】 【従来の技術】コンピュータ等ＬＳＩを多数用いた電子
機器が広く用いられる様になるに従って、ますます小型
化、多機能化が求められる蛍光にある。この要求は、Ｌ
ＳＩの高集積化だけにとどまらず、ＬＳＩチップ同志あ
るいはＬＳＩチップと他の周辺位置との接線スペースの
縮小にも及んでいる。 【０００３】大形計算機の分野では、セラミック基板
に、接続ＬＳＩチップを搭載し、相互配線の長さを短縮
しようという動きが見られる（日経エレクトロニクス．
１９８１年７月２０日号，ｐ１１８〜１１４参照）。 【０００４】一方、結晶表示装置など平面ディスプレイ
装置において、マトリクス駆動を行なう為、表示情報量
の増大に伴って、接続端子数が急激に増加し、接続部の
信頼性確保が困難になりつつあり、これら表示デバイス
と、駆動用ＬＳＩとを直接接続実装する装置の検討がな
されている。表示デバイスの基板であるガラス板上に回
路を形成し、ＬＳＩチップを搭載し、接続を行なうもの
である。このような技術は、液晶表示装置の他、エレク
トロルミネッセンス、エレクトロクロミックなど平面デ
ィスプレイ前半にわたって求められているものである。 【０００５】 【発明が解決しようとする課題】多数の集積回路が形成
されたＬＳＩチップを上記した基板に実装する方法は、
いくつか考えられる。 【０００６】一つは、ＬＳＩチップをあらかじめ接続ピ
ンを出して樹脂モールドし、樹脂ピンと、基板上に設け
られた配線とをはんだ接続する方法がある。この方法
は、従来のＬＳＩ実装技術の延長上にあり、技術的な難
しさは少ない。しかし、この方法では、樹脂モールドＬ
ＳＩ素子のサイズが、チップサイズに比べて大きくなる
為、スペースを大幅に節減することは難しく、また、コ
ストの面でもメリットが出ない。 【０００７】もう一つは、ＬＳＩチップを直接、基板に
接続ししかる後に、必要な封止処理を行なうもので、新
しい試みに属するものである。まだ、試行錯誤を繰り返
している段階である為、いくつかの方式が提案されてい
る。いずれもチップと配線との接続の信頼性及び素子の
耐環境性を確保することを念頭に考えられているもので
ある。 【０００８】本発明はＬＳＩチップを基板にフリップチ
ップ法で実装し、樹脂補強してなるＬＳＩ実装構造体に
おいて、用いる樹脂の特性を最適化し、半田接続部の熱
疲労破断を防ぐだけでなく、ＬＳＩチップに形成されて
いる微細配線に加わる熱応力をも低減し、高い信頼性を
有するＬＳＩ実装構造体を提供することを目的とする。 【０００９】 【課題を解決するための手段】フリップチップ接続によ
って実装された実装構造が熱疲労によって破壊されるメ
カニズムとしては、実験及び解折などにより、ＬＳＩチ
ップと基板との熱膨張の違いによる熱応力を半田バンプ
が受け、半田が繰返し歪みによって破断し、接続部の断
線に到ることは良く知られた事実である。従って、これ
を解決する最も単純な方法はチップと基板の熱膨張係数
を一致させることであるが、実用的に考えると汎用の基
板材料が使えない事になり実現性に乏しい。 【００１０】両者の熱膨張差を確認した上で熱疲労寿命
を向上させる方法として半田バンプを高くする技術が検
討されている。しかし、この技術は半田バンプの形成を
非常に煩雑なものとし、フリップチップ法特有の簡便な
プロセスが適用出来なくなる。 【００１１】これら従来技術にたいして、本発明は、特
に、構造が簡単で、既存のフリップチップ法特有の利点
を生かした汎用性の高いＬＳＩチップ実装構造体に関す
るものである。 【００１２】本発明では、図１に示す様な基本構造を有
し、基板との電気的な接続を行なうための半田バンプ
（３）を形成したＬＳＩチップ（２）を基板（５）上に
フリップチップ法で接続実装したあと、半田バンプ周辺
の間隙を樹脂（４）で充填して保護したＬＳＩ実装構造
体が対象である。 【００１３】このような実装構造体において、半田のせ
ん断疲労による破断を押えるためには、半田に加えられ
るせん断変形量を小さくすれば良いことは明らかであ
る。 【００１４】せん断変形を受けなければ疲労することは
無いからである。発明者らは既にこの点に気付き、充填
すべき樹脂の物性を適正化することで目的を達成できる
ことを明らかにした。即ち、チップと基板とが作る問題
を、熱膨張係数が半田よりも小さく、かつ縦弾性係数が
半田のそれよりも大きい硬質の絶縁性樹脂で充填するば
良い事を見い出したものである（特願昭６０−１１３１
１６号公報）。 【００１５】しかし、上記した物性の樹脂を充填した場
合に次のような問題点が生じ全ての実装構造体に体して
良好な熱疲労特性を適用した場合、確かに半田の熱疲労
断線は回避できるものの、煩雑な電子回路及び接続配線
が形成されているＬＳＩチップを搭載した例で、薄膜導
体の部分で断線するという現象が起ることがある。 【００１６】これは、充填される樹脂とチップの熱膨張
差が大きいため、チップ面に大きな熱応力が発生し、薄
膜導体を破断することが原因である。従って、熱疲労特
性をよりいっそう高める為には、半田の破断を回避する
だけに留まらず、チップ面に生ずる熱応力をも小さく出
来る実装構造体とする必要がある。本発明はそれを達成
すべくなされたもので、充填すべき樹脂の弾性係数をで
きるだけ小さくし、熱膨張係数は接合に用いている半田
のそれに近いものとすれば良いことを見い出した結果生
まれたものである。 【００１７】さらに具体的に述べるならば、樹脂の縦弾
性係数が常温付近で１０００Kgf／mm2以下、特に望まし
くは１０−９００Kgf／mm2の範囲に有り、かつ、熱膨張
係数が常温付近で２０−３０×１０~6／℃の範囲にある
樹脂で充填された充填構造体である。縦弾性係数がこれ
以上大きいとチップ面配線導体に生ずる熱応力が大きく
なり、熱疲労寿命が著しく低下する場合が生ずる。また
縦弾性係数がこれより小さいと半田接合部に集中する応
力を樹脂層に分散する効果が小さくなり、半田接合部に
生ずる熱歪みが大きくなって熱疲労寿命が低下する。 【００１８】一方、熱膨張係数がこの範囲を外れると樹
脂と半田の膨張収縮差が大きくなり、半田接合部に大き
な引っ張り応力が発生して、やはり半田の熱疲労断線が
起こりやすくなる。 【００１９】本発明を実現するために用いられる樹脂と
しては未硬化の状態で流動性が有りチップと基板の摩擦
にボイドなしで充填可能であり、加熱などの手段により
硬化して所望の物性を示すものが用いられる。 【００２０】このような材料はいくつか考えられるが、
次のような材料が好適である。 【００２１】液状のエポシキ樹脂を主成分とし、それに
縦弾性係数低減のための液状ゴム成分及び熱膨張係数を
調整するための無機微粉末成分を配合し、硬化剤及び／
又は硬化促進剤などを混合した組成物が上げられる。ま
た、より低弾性係数の材料として、液状シリコーンコン
パウンドがあり、これに熱膨張係数及び縦弾性係数を好
適な値に調整するための無機微粉末成分を配合したもの
を用いることが出来る。 【００２２】熱膨張係数を調整する為に用いられる無機
微粉末成分としては、石英、炭酸カルシウム、炭化珪
素、窒化珪素、アルミナなどそれ自体熱膨張係数が小さ
い材料が好適である。 【００２３】 【作用】本発明の半導体集積回路実装構造体は、配線層
と半田の断線の原因を熱膨張係数と縦弾性係数の両条件
にあると突き止め、最適な樹脂を用いるため、強度的に
弱いＬＳＩチップ面に形成されたアルミ薄膜の多層配線
が熱応力により早期に破断することがなく、熱疲労特性
が良好となる。 【００２４】 【実施例】次に具体的実施例に基づいて本発明の実施態
様及び効果を詳しく説明する。 【００２５】（実施例１〜９） 〔試料の作成方法〕 （１）試験用Ｓｉチップ １０ミリ角のＳｉチップを用い、Ａｌ導電体膜及びＳｉ
Ｏ2絶縁膜を交互に形成して図４あるいは図５に示す層
構成の多層配線パターンを形成する。図４は４層、図５
は２層配線に相当する。 【００２６】このような多層配線パターンを形成後、多
面層辺部に複数種の半田バンプ（１７）を蒸着等により
形成する。尚隣接する半田バンプは予め設面に形成され
たＡｌ導体によって２個単位で接続されている。半田材
料は９５％Ｐｂ−５％Ｓｎ組成の低融点合金である。 【００２７】（２）実装用回路組成 焼成によって作成したアルミナ基板を用いた。２５×２
５mm，厚さ１．５mmであり、装置中央部に前記Siチップ
が実装される。その為装填表面には同時焼成によって形
成された複数個のＷ導体端子が、前記Ｓｉチップの半田
バンプと対応する位置に設けられている。上記端子はさ
らに半田接続を可能にするためのＡｕ薄膜が形成されて
いる。さらに上記端子は基板外周部に設けられた端子と
もＡｕ薄膜で被覆されたＷ導体によって接続されてい
る。 【００２８】（３）樹脂材料 図１に示すエポシキ樹脂組成物及び図２に示すシリコー
ン組成物を用いた。物性値が本発明の範囲を外れている
組成物は比較例として検討したものである。 【００２９】（４）実装構造体の説明 図６に示すように、予め蒸着法などにより接続端子面に
半田バンプが設けられたＬＳＩチップを、その接続端子
面を上向きにして予熱板上に載置する。半田の組成はＰ
ｂ−５％ｓｎ（融点約３１０℃）であり、半田には予め
ロジン系フラシクスを塗布した。次にチップを配線基板
上に接続装填する工程を図６を参照しながら説明する。 【００３０】まず、予熱ヒータ（１９）によりＬＳＩチ
ップ側から全体を１００℃で基板に予熱す。しかる後、
赤外線ランプ（１６）により半田バンプに赤外線を照射
し、半田を溶融する。直ちに赤外線ランプ及び予備ヒー
タを切ると共に、冷却管（２０）に冷却水を流して冷却
を行う。尚、半田の溶融時間は約１秒である。 【００３１】次に、樹脂補強の工程を図７を用いて説明
する。 【００３２】こうして作製した実装構造体を溶剤で洗浄
した後、チップ周辺に前記した樹脂組成物（１）をマイ
クロディスペンサなどにより所定量載置する。表面張力
を利用して該樹脂をチップ（２）と基板（５）が作る間
隙に完全に充填する。充填の様子は超音波法によって検
査される。 【００３３】その後、表１あるいは表２に併記された条
件で加熱硬化される。 【００３４】 【表１】 【００３５】 【表２】 【００３６】このようなプロセスを経て樹脂補強型の実
装構造体（１）が作られる。 【００３７】比較例及び実施例について、初期チェック
を行なった後、上記した温度サイクル試験を実施し、基
板周辺に設けられた端子を介して実装構造体の接続状態
を調べた。温度サイクル条件は、−５５〜１５０℃で、
−５５℃を３０mm、１５０℃を３０mmの１時間１サイク
ルの周期である。同一の動作にある実装構造体を少なく
とも１０個試験し、３種の実装構造体に断線が認められ
るまで試験を継続した。この時のサイクル数をＮｆ５０
とした。Ｎｆ５０とはサンプル数に体して５０％のサン
プルが破壊した時の寿命を示す。また、断線した実装構
造体については、断面研磨などの方法により断線部位の
特定を行い、断線モードを判定した。 【００３８】結果は表３に示す通りであり、実施例は総
じてＮｆ５０が大きく、信頼性の高い実装構造体となっ
ていることがわかる。 【００３９】 【表３】 【００４０】これまでは、図１に示す実装構造体を中心
に説明してきたが、図２あるいは図３等も本発明でいう
ところの実装構造体の実施例である。 【００４１】半田材料としては上記のほかＰｂ−６０％
Ｓｎ（融点１９１℃）を用いても良く、相対的に低温で
接合できるので、熱の影響を避けたいＬＳＩチップある
いは基板の場合に好適である。 【００４２】 【発明の効果】本発明によれば、ＬＳＩチップ面に形成
される熱応力に弱いアルミ薄膜の多層配線の破断を防止
できるので、配線層と半田の断線が少ない半導体集積回
路構造体を得ることができる。
実装構造体に係り、特にＬＳＩチップを半田バンプを介
してセラミックなどの基板に接続実装した後、樹脂によ
って補強する型の半導体集積回路実装構造体に関する。 【０００２】 【従来の技術】コンピュータ等ＬＳＩを多数用いた電子
機器が広く用いられる様になるに従って、ますます小型
化、多機能化が求められる蛍光にある。この要求は、Ｌ
ＳＩの高集積化だけにとどまらず、ＬＳＩチップ同志あ
るいはＬＳＩチップと他の周辺位置との接線スペースの
縮小にも及んでいる。 【０００３】大形計算機の分野では、セラミック基板
に、接続ＬＳＩチップを搭載し、相互配線の長さを短縮
しようという動きが見られる（日経エレクトロニクス．
１９８１年７月２０日号，ｐ１１８〜１１４参照）。 【０００４】一方、結晶表示装置など平面ディスプレイ
装置において、マトリクス駆動を行なう為、表示情報量
の増大に伴って、接続端子数が急激に増加し、接続部の
信頼性確保が困難になりつつあり、これら表示デバイス
と、駆動用ＬＳＩとを直接接続実装する装置の検討がな
されている。表示デバイスの基板であるガラス板上に回
路を形成し、ＬＳＩチップを搭載し、接続を行なうもの
である。このような技術は、液晶表示装置の他、エレク
トロルミネッセンス、エレクトロクロミックなど平面デ
ィスプレイ前半にわたって求められているものである。 【０００５】 【発明が解決しようとする課題】多数の集積回路が形成
されたＬＳＩチップを上記した基板に実装する方法は、
いくつか考えられる。 【０００６】一つは、ＬＳＩチップをあらかじめ接続ピ
ンを出して樹脂モールドし、樹脂ピンと、基板上に設け
られた配線とをはんだ接続する方法がある。この方法
は、従来のＬＳＩ実装技術の延長上にあり、技術的な難
しさは少ない。しかし、この方法では、樹脂モールドＬ
ＳＩ素子のサイズが、チップサイズに比べて大きくなる
為、スペースを大幅に節減することは難しく、また、コ
ストの面でもメリットが出ない。 【０００７】もう一つは、ＬＳＩチップを直接、基板に
接続ししかる後に、必要な封止処理を行なうもので、新
しい試みに属するものである。まだ、試行錯誤を繰り返
している段階である為、いくつかの方式が提案されてい
る。いずれもチップと配線との接続の信頼性及び素子の
耐環境性を確保することを念頭に考えられているもので
ある。 【０００８】本発明はＬＳＩチップを基板にフリップチ
ップ法で実装し、樹脂補強してなるＬＳＩ実装構造体に
おいて、用いる樹脂の特性を最適化し、半田接続部の熱
疲労破断を防ぐだけでなく、ＬＳＩチップに形成されて
いる微細配線に加わる熱応力をも低減し、高い信頼性を
有するＬＳＩ実装構造体を提供することを目的とする。 【０００９】 【課題を解決するための手段】フリップチップ接続によ
って実装された実装構造が熱疲労によって破壊されるメ
カニズムとしては、実験及び解折などにより、ＬＳＩチ
ップと基板との熱膨張の違いによる熱応力を半田バンプ
が受け、半田が繰返し歪みによって破断し、接続部の断
線に到ることは良く知られた事実である。従って、これ
を解決する最も単純な方法はチップと基板の熱膨張係数
を一致させることであるが、実用的に考えると汎用の基
板材料が使えない事になり実現性に乏しい。 【００１０】両者の熱膨張差を確認した上で熱疲労寿命
を向上させる方法として半田バンプを高くする技術が検
討されている。しかし、この技術は半田バンプの形成を
非常に煩雑なものとし、フリップチップ法特有の簡便な
プロセスが適用出来なくなる。 【００１１】これら従来技術にたいして、本発明は、特
に、構造が簡単で、既存のフリップチップ法特有の利点
を生かした汎用性の高いＬＳＩチップ実装構造体に関す
るものである。 【００１２】本発明では、図１に示す様な基本構造を有
し、基板との電気的な接続を行なうための半田バンプ
（３）を形成したＬＳＩチップ（２）を基板（５）上に
フリップチップ法で接続実装したあと、半田バンプ周辺
の間隙を樹脂（４）で充填して保護したＬＳＩ実装構造
体が対象である。 【００１３】このような実装構造体において、半田のせ
ん断疲労による破断を押えるためには、半田に加えられ
るせん断変形量を小さくすれば良いことは明らかであ
る。 【００１４】せん断変形を受けなければ疲労することは
無いからである。発明者らは既にこの点に気付き、充填
すべき樹脂の物性を適正化することで目的を達成できる
ことを明らかにした。即ち、チップと基板とが作る問題
を、熱膨張係数が半田よりも小さく、かつ縦弾性係数が
半田のそれよりも大きい硬質の絶縁性樹脂で充填するば
良い事を見い出したものである（特願昭６０−１１３１
１６号公報）。 【００１５】しかし、上記した物性の樹脂を充填した場
合に次のような問題点が生じ全ての実装構造体に体して
良好な熱疲労特性を適用した場合、確かに半田の熱疲労
断線は回避できるものの、煩雑な電子回路及び接続配線
が形成されているＬＳＩチップを搭載した例で、薄膜導
体の部分で断線するという現象が起ることがある。 【００１６】これは、充填される樹脂とチップの熱膨張
差が大きいため、チップ面に大きな熱応力が発生し、薄
膜導体を破断することが原因である。従って、熱疲労特
性をよりいっそう高める為には、半田の破断を回避する
だけに留まらず、チップ面に生ずる熱応力をも小さく出
来る実装構造体とする必要がある。本発明はそれを達成
すべくなされたもので、充填すべき樹脂の弾性係数をで
きるだけ小さくし、熱膨張係数は接合に用いている半田
のそれに近いものとすれば良いことを見い出した結果生
まれたものである。 【００１７】さらに具体的に述べるならば、樹脂の縦弾
性係数が常温付近で１０００Kgf／mm2以下、特に望まし
くは１０−９００Kgf／mm2の範囲に有り、かつ、熱膨張
係数が常温付近で２０−３０×１０~6／℃の範囲にある
樹脂で充填された充填構造体である。縦弾性係数がこれ
以上大きいとチップ面配線導体に生ずる熱応力が大きく
なり、熱疲労寿命が著しく低下する場合が生ずる。また
縦弾性係数がこれより小さいと半田接合部に集中する応
力を樹脂層に分散する効果が小さくなり、半田接合部に
生ずる熱歪みが大きくなって熱疲労寿命が低下する。 【００１８】一方、熱膨張係数がこの範囲を外れると樹
脂と半田の膨張収縮差が大きくなり、半田接合部に大き
な引っ張り応力が発生して、やはり半田の熱疲労断線が
起こりやすくなる。 【００１９】本発明を実現するために用いられる樹脂と
しては未硬化の状態で流動性が有りチップと基板の摩擦
にボイドなしで充填可能であり、加熱などの手段により
硬化して所望の物性を示すものが用いられる。 【００２０】このような材料はいくつか考えられるが、
次のような材料が好適である。 【００２１】液状のエポシキ樹脂を主成分とし、それに
縦弾性係数低減のための液状ゴム成分及び熱膨張係数を
調整するための無機微粉末成分を配合し、硬化剤及び／
又は硬化促進剤などを混合した組成物が上げられる。ま
た、より低弾性係数の材料として、液状シリコーンコン
パウンドがあり、これに熱膨張係数及び縦弾性係数を好
適な値に調整するための無機微粉末成分を配合したもの
を用いることが出来る。 【００２２】熱膨張係数を調整する為に用いられる無機
微粉末成分としては、石英、炭酸カルシウム、炭化珪
素、窒化珪素、アルミナなどそれ自体熱膨張係数が小さ
い材料が好適である。 【００２３】 【作用】本発明の半導体集積回路実装構造体は、配線層
と半田の断線の原因を熱膨張係数と縦弾性係数の両条件
にあると突き止め、最適な樹脂を用いるため、強度的に
弱いＬＳＩチップ面に形成されたアルミ薄膜の多層配線
が熱応力により早期に破断することがなく、熱疲労特性
が良好となる。 【００２４】 【実施例】次に具体的実施例に基づいて本発明の実施態
様及び効果を詳しく説明する。 【００２５】（実施例１〜９） 〔試料の作成方法〕 （１）試験用Ｓｉチップ １０ミリ角のＳｉチップを用い、Ａｌ導電体膜及びＳｉ
Ｏ2絶縁膜を交互に形成して図４あるいは図５に示す層
構成の多層配線パターンを形成する。図４は４層、図５
は２層配線に相当する。 【００２６】このような多層配線パターンを形成後、多
面層辺部に複数種の半田バンプ（１７）を蒸着等により
形成する。尚隣接する半田バンプは予め設面に形成され
たＡｌ導体によって２個単位で接続されている。半田材
料は９５％Ｐｂ−５％Ｓｎ組成の低融点合金である。 【００２７】（２）実装用回路組成 焼成によって作成したアルミナ基板を用いた。２５×２
５mm，厚さ１．５mmであり、装置中央部に前記Siチップ
が実装される。その為装填表面には同時焼成によって形
成された複数個のＷ導体端子が、前記Ｓｉチップの半田
バンプと対応する位置に設けられている。上記端子はさ
らに半田接続を可能にするためのＡｕ薄膜が形成されて
いる。さらに上記端子は基板外周部に設けられた端子と
もＡｕ薄膜で被覆されたＷ導体によって接続されてい
る。 【００２８】（３）樹脂材料 図１に示すエポシキ樹脂組成物及び図２に示すシリコー
ン組成物を用いた。物性値が本発明の範囲を外れている
組成物は比較例として検討したものである。 【００２９】（４）実装構造体の説明 図６に示すように、予め蒸着法などにより接続端子面に
半田バンプが設けられたＬＳＩチップを、その接続端子
面を上向きにして予熱板上に載置する。半田の組成はＰ
ｂ−５％ｓｎ（融点約３１０℃）であり、半田には予め
ロジン系フラシクスを塗布した。次にチップを配線基板
上に接続装填する工程を図６を参照しながら説明する。 【００３０】まず、予熱ヒータ（１９）によりＬＳＩチ
ップ側から全体を１００℃で基板に予熱す。しかる後、
赤外線ランプ（１６）により半田バンプに赤外線を照射
し、半田を溶融する。直ちに赤外線ランプ及び予備ヒー
タを切ると共に、冷却管（２０）に冷却水を流して冷却
を行う。尚、半田の溶融時間は約１秒である。 【００３１】次に、樹脂補強の工程を図７を用いて説明
する。 【００３２】こうして作製した実装構造体を溶剤で洗浄
した後、チップ周辺に前記した樹脂組成物（１）をマイ
クロディスペンサなどにより所定量載置する。表面張力
を利用して該樹脂をチップ（２）と基板（５）が作る間
隙に完全に充填する。充填の様子は超音波法によって検
査される。 【００３３】その後、表１あるいは表２に併記された条
件で加熱硬化される。 【００３４】 【表１】 【００３５】 【表２】 【００３６】このようなプロセスを経て樹脂補強型の実
装構造体（１）が作られる。 【００３７】比較例及び実施例について、初期チェック
を行なった後、上記した温度サイクル試験を実施し、基
板周辺に設けられた端子を介して実装構造体の接続状態
を調べた。温度サイクル条件は、−５５〜１５０℃で、
−５５℃を３０mm、１５０℃を３０mmの１時間１サイク
ルの周期である。同一の動作にある実装構造体を少なく
とも１０個試験し、３種の実装構造体に断線が認められ
るまで試験を継続した。この時のサイクル数をＮｆ５０
とした。Ｎｆ５０とはサンプル数に体して５０％のサン
プルが破壊した時の寿命を示す。また、断線した実装構
造体については、断面研磨などの方法により断線部位の
特定を行い、断線モードを判定した。 【００３８】結果は表３に示す通りであり、実施例は総
じてＮｆ５０が大きく、信頼性の高い実装構造体となっ
ていることがわかる。 【００３９】 【表３】 【００４０】これまでは、図１に示す実装構造体を中心
に説明してきたが、図２あるいは図３等も本発明でいう
ところの実装構造体の実施例である。 【００４１】半田材料としては上記のほかＰｂ−６０％
Ｓｎ（融点１９１℃）を用いても良く、相対的に低温で
接合できるので、熱の影響を避けたいＬＳＩチップある
いは基板の場合に好適である。 【００４２】 【発明の効果】本発明によれば、ＬＳＩチップ面に形成
される熱応力に弱いアルミ薄膜の多層配線の破断を防止
できるので、配線層と半田の断線が少ない半導体集積回
路構造体を得ることができる。
【図面の簡単な説明】
【図１】本発明になる半導体集積回路実装構造体をモデ
ル化した断面図。 【図２】本発明になる半導体集積回路実装構造体をモデ
ル化した断面図。 【図３】本発明になる半導体集積回路実装構造体をモデ
ル化した断面図。 【図４】４層導体配線のＬＳＩチップの部分断面図。 【図５】２層導体配線のＬＳＩチップの部分断面図。 【図６】半田接合工程の説明図。 【図７】樹脂充填工程の説明図。 【符号の説明】 １…実装構造体、 ２…ＬＳＩチップ、 ３…半田バンプ、 ４…樹脂、 ５…基板、 ６…スルホール導体、 ７…薄膜配線層、 ８…薄膜内配線、 ９…チップ、 １０…第一層導体、 １１…第２層導体、 １２…第３層導体、 １３…第４層導体、 １４…第１層絶縁体、 １５…第２層絶縁体、 １６…第３層絶縁体。
ル化した断面図。 【図２】本発明になる半導体集積回路実装構造体をモデ
ル化した断面図。 【図３】本発明になる半導体集積回路実装構造体をモデ
ル化した断面図。 【図４】４層導体配線のＬＳＩチップの部分断面図。 【図５】２層導体配線のＬＳＩチップの部分断面図。 【図６】半田接合工程の説明図。 【図７】樹脂充填工程の説明図。 【符号の説明】 １…実装構造体、 ２…ＬＳＩチップ、 ３…半田バンプ、 ４…樹脂、 ５…基板、 ６…スルホール導体、 ７…薄膜配線層、 ８…薄膜内配線、 ９…チップ、 １０…第一層導体、 １１…第２層導体、 １２…第３層導体、 １３…第４層導体、 １４…第１層絶縁体、 １５…第２層絶縁体、 １６…第３層絶縁体。
フロントページの続き
(72)発明者 大塚 寛治
東京都小平市上水本町1450番地 株式会社
日立製作所コンピュータ事業本部デバイス
開発センタ内
Claims (1)
- 【特許請求の範囲】 １．半導体集積回路が形成してなるＬＳＩチップと，該
ＬＳＩチップの搭載される表示素子基板と，該基板と前
記ＬＳＩチップとの対向する電極端子間に形成された電
気的な接続部と，該電気的な接続部周囲の空隙部を充填
するように形成されてなる樹脂層とを有する表示素子の
ＬＳＩ実装構造体において，該樹脂の常温における縦弾
性係数が5〜1000kgf/mm2で，かつ該樹脂の熱膨張係数が
18〜40×10~6／℃であることを特徴とする表示素子のＬ
ＳＩ実装用樹脂。 ２．体集積回路が形成してなるＬＳＩチップと，該ＬＳ
Ｉチップの搭載される表示素子基板と，該基板と前記Ｌ
ＳＩチップとの対向する電極端子間に形成された電気的
な接続部と，該電気的な接続部周囲の空隙部を充填する
ように形成されてなる樹脂層とを有する表示素子のＬＳ
Ｉ実装構造体において，該樹脂の常温における縦弾性係
数が5〜1000kgf/mm2で，かつ該樹脂の熱膨張係数が18〜
40×10~6／℃であることを特徴とする表示素子のＬＳＩ
実装構造体。 ３．特許請求の範囲第１項において，該電気的な接続部
ははんだバンプであることを特徴とする表示素子のＬＳ
Ｉ実装用樹脂。 ４．特許請求の範囲第２項もしくは第４項において，該
電気的な接続部ははんだバンプであることを特徴とする
表示素子のＬＳＩ実装構造体。 ５．特許請求の範囲第１項，第３項のいずれかにおい
て，該樹脂はエポキシ樹脂もしくはシリコーン樹脂であ
ることを特徴とする表示素子のＬＳＩ実装用樹脂。 ６．特許請求の範囲第２項，第４項のいずれかにおい
て，該樹脂はエポキシ樹脂もしくはシリコーン樹脂であ
ることを特徴とする表示素子のＬＳＩ実装構造体。 ７．特許請求の範囲第１項，第３項，第５項のいずれか
において，該エポキシ樹脂として脂環式エポキシ樹脂を
用いたことを特徴とする表示素子のＬＳＩ実装用樹脂。 ８．特許請求の範囲第２項，第４項，第６項のいずれか
において，該エポキシ樹脂として脂環式エポキシ樹脂を
用いたことを特徴とする表示素子のＬＳＩ実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7144795A JPH088301A (ja) | 1995-06-12 | 1995-06-12 | 表示素子のｌｓｉ実装用樹脂及び該樹脂を用いた表示素子のｌｓｉ実装構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7144795A JPH088301A (ja) | 1995-06-12 | 1995-06-12 | 表示素子のｌｓｉ実装用樹脂及び該樹脂を用いた表示素子のｌｓｉ実装構造体 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62151190A Division JP2675003B2 (ja) | 1987-06-19 | 1987-06-19 | Ｌｓｉ実装構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088301A true JPH088301A (ja) | 1996-01-12 |
Family
ID=15370639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7144795A Pending JPH088301A (ja) | 1995-06-12 | 1995-06-12 | 表示素子のｌｓｉ実装用樹脂及び該樹脂を用いた表示素子のｌｓｉ実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088301A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1117075A (ja) * | 1997-04-28 | 1999-01-22 | Nitto Denko Corp | 半導体装置 |
| EP0951064A1 (en) | 1996-12-24 | 1999-10-20 | Nitto Denko Corporation | Manufacture of semiconductor device |
| JP2001288445A (ja) * | 2000-04-07 | 2001-10-16 | Nagase Chemtex Corp | 電気的接続可能な半導体用接着剤 |
| JP2007194353A (ja) * | 2006-01-18 | 2007-08-02 | Sumitomo Bakelite Co Ltd | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316447A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Ltd | 半導体集積回路実装構造体 |
-
1995
- 1995-06-12 JP JP7144795A patent/JPH088301A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316447A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Ltd | 半導体集積回路実装構造体 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0951064A1 (en) | 1996-12-24 | 1999-10-20 | Nitto Denko Corporation | Manufacture of semiconductor device |
| EP0951064A4 (en) * | 1996-12-24 | 2005-02-23 | Nitto Denko Corp | PREPARATION OF A SEMICONDUCTOR DEVICE |
| JPH1117075A (ja) * | 1997-04-28 | 1999-01-22 | Nitto Denko Corp | 半導体装置 |
| JP2001288445A (ja) * | 2000-04-07 | 2001-10-16 | Nagase Chemtex Corp | 電気的接続可能な半導体用接着剤 |
| JP2007194353A (ja) * | 2006-01-18 | 2007-08-02 | Sumitomo Bakelite Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5952712A (en) | Packaged semiconductor device and method of manufacturing the same | |
| US7214561B2 (en) | Packaging assembly and method of assembling the same | |
| US20050266668A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20100052163A1 (en) | Semiconductor device, method of manufacturing same and method of repairing same | |
| WO2009079040A1 (en) | Adhesive applications using alkali silicate glass for electronics | |
| JP2000022052A (ja) | 半導体装置及びその製造方法 | |
| JP2003298196A (ja) | プリント配線板用誘電体フィルム、多層プリント基板および半導体装置 | |
| JP2675003B2 (ja) | Ｌｓｉ実装構造体 | |
| US6956165B1 (en) | Underfill for maximum flip chip package reliability | |
| US6680436B2 (en) | Reflow encapsulant | |
| JP2930186B2 (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
| JPH088301A (ja) | 表示素子のｌｓｉ実装用樹脂及び該樹脂を用いた表示素子のｌｓｉ実装構造体 | |
| JPH088300A (ja) | 半導体集積回路実装用樹脂及び該樹脂を用いた半導体集積回路実装構造体 | |
| JP2718412B2 (ja) | 電子機器 | |
| Liu et al. | New developments in single pass reflow encapsulant for flip chip application | |
| JPH0738401B2 (ja) | Ｌｓｉチツプ実装構造体 | |
| JP3338473B2 (ja) | 光学装置の製造方法 | |
| JP2000290471A (ja) | 封止用樹脂組成物 | |
| WO2004018719A1 (en) | Negative volume expansion lead-free electrical connection | |
| JPH03245558A (ja) | 半導体装置 | |
| EP1291909A2 (en) | Semiconductor device and method of making the same | |
| JPH06333985A (ja) | フリップチップ接合方法 | |
| JP3710292B2 (ja) | フェイスダウン実装構造 | |
| JPH0681813B2 (ja) | 絶縁ペースト | |
| JPH09172110A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041006 |
|
| A521 | Written amendment |
Effective date: 20041202 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051109 |