JPH0878667A - 電界効果トランジスタとその製造方法 - Google Patents
電界効果トランジスタとその製造方法Info
- Publication number
- JPH0878667A JPH0878667A JP21344094A JP21344094A JPH0878667A JP H0878667 A JPH0878667 A JP H0878667A JP 21344094 A JP21344094 A JP 21344094A JP 21344094 A JP21344094 A JP 21344094A JP H0878667 A JPH0878667 A JP H0878667A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel
- channel layer
- etching
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 電界効果トランジスタとその製造方法に関
し、ソース領域とドレイン領域を形成する選択再成長層
を形成する面をドライエッチングによって正確に形成し
てソース抵抗を低減し、短チャネル効果を抑える手段を
提供する。 【構成】 基板上にＩｎＧａＡｓ等の化合物半導体から
なるチャネル層１とＡｌＧａＡｓ等の障壁層３を形成
し、この障壁層３の上に高融点金属からなるゲート電極
５を形成し、このゲート電極５の外側に延在する障壁層
３を、エッチングストッパー層として機能するチャネル
層１までドライエッチングし、露出したチャネル層１の
上にＧａＡｓ等からなる選択再成長層４を形成すること
によってソース領域とドレイン領域を形成し、このソー
ス領域とドレイン領域の上にソース電極６とドレイン電
極７を形成する。エッチングストッパー層をチャネル層
自体とすることに代えて、エッチングストッパー層をチ
ャネル層の直上あるいはチャネル層中に挿入することが
できる。
し、ソース領域とドレイン領域を形成する選択再成長層
を形成する面をドライエッチングによって正確に形成し
てソース抵抗を低減し、短チャネル効果を抑える手段を
提供する。 【構成】 基板上にＩｎＧａＡｓ等の化合物半導体から
なるチャネル層１とＡｌＧａＡｓ等の障壁層３を形成
し、この障壁層３の上に高融点金属からなるゲート電極
５を形成し、このゲート電極５の外側に延在する障壁層
３を、エッチングストッパー層として機能するチャネル
層１までドライエッチングし、露出したチャネル層１の
上にＧａＡｓ等からなる選択再成長層４を形成すること
によってソース領域とドレイン領域を形成し、このソー
ス領域とドレイン領域の上にソース電極６とドレイン電
極７を形成する。エッチングストッパー層をチャネル層
自体とすることに代えて、エッチングストッパー層をチ
ャネル層の直上あるいはチャネル層中に挿入することが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、ソース抵抗を低減した
大電流を処理できる高性能の電界効果トランジスタとそ
の製造方法に関する。化合物半導体においては、正孔の
移動度がＳｉの正孔の移動度に比べて２倍以上高く、高
速動作が可能な相補型回路が期待されるが、ソース抵抗
が高く、その潜在する能力を引き出せていない。したが
って、相補型回路を実現するために不可欠なゲート漏れ
電流を低減するために必要な高いバンドギャップを持つ
障壁層を具えるＭＩＳ電界効果トランジスタ構造で、ソ
ース抵抗を低減することが強く期待されている。
大電流を処理できる高性能の電界効果トランジスタとそ
の製造方法に関する。化合物半導体においては、正孔の
移動度がＳｉの正孔の移動度に比べて２倍以上高く、高
速動作が可能な相補型回路が期待されるが、ソース抵抗
が高く、その潜在する能力を引き出せていない。したが
って、相補型回路を実現するために不可欠なゲート漏れ
電流を低減するために必要な高いバンドギャップを持つ
障壁層を具えるＭＩＳ電界効果トランジスタ構造で、ソ
ース抵抗を低減することが強く期待されている。
【０００２】
【従来の技術】図６は、従来のリセス型電界効果トラン
ジスタの説明図である。この図の５１はＧａＡｓチャネ
ル層、５２はＡｌＧａＡｓ障壁層、５３はＧａＡｓキャ
ップ層、５４はゲート電極、５５はソース電極、５６は
ドレイン電極である。
ジスタの説明図である。この図の５１はＧａＡｓチャネ
ル層、５２はＡｌＧａＡｓ障壁層、５３はＧａＡｓキャ
ップ層、５４はゲート電極、５５はソース電極、５６は
ドレイン電極である。
【０００３】従来の、化合物半導体を用いて相補型回路
を実現するために不可欠のゲート漏れ電流を低減するた
めに必要な高いバンドギャップを持つ障壁層を有するＭ
ＩＳ電界効果トランジスタ構造の一例であるリセス型電
界効果トランジスタ（ＨＥＭＴ）においては、ＧａＡｓ
チャネル層５１の上にＡｌＧａＡｓ障壁層５２を形成
し、その上に低抵抗の電極を形成するためのＧａＡｓキ
ャップ層５３を形成し、このＧａＡｓキャップ層５３の
ゲート電極５４を形成する領域をリセスエッチングし、
露出したＡｌＧａＡｓ障壁層５２の上にゲート電極５４
を形成し、ゲート電極５４の両側のＧａＡｓキャップ層
５３の上にオーミック接続するソース電極５５とドレイ
ン電極５６を形成していた。
を実現するために不可欠のゲート漏れ電流を低減するた
めに必要な高いバンドギャップを持つ障壁層を有するＭ
ＩＳ電界効果トランジスタ構造の一例であるリセス型電
界効果トランジスタ（ＨＥＭＴ）においては、ＧａＡｓ
チャネル層５１の上にＡｌＧａＡｓ障壁層５２を形成
し、その上に低抵抗の電極を形成するためのＧａＡｓキ
ャップ層５３を形成し、このＧａＡｓキャップ層５３の
ゲート電極５４を形成する領域をリセスエッチングし、
露出したＡｌＧａＡｓ障壁層５２の上にゲート電極５４
を形成し、ゲート電極５４の両側のＧａＡｓキャップ層
５３の上にオーミック接続するソース電極５５とドレイ
ン電極５６を形成していた。
【０００４】この構造の電界効果トランジスタにおいて
は、ソース電極５５からの電流はＡｌＧａＡｓ障壁層５
２の高い電位障壁を乗り越えなければならないため、ソ
ース抵抗が高く、特性も低かった。
は、ソース電極５５からの電流はＡｌＧａＡｓ障壁層５
２の高い電位障壁を乗り越えなければならないため、ソ
ース抵抗が高く、特性も低かった。
【０００５】図７は、従来の選択再成長型電界効果トラ
ンジスタの説明図である。この図の６１はＧａＡｓチャ
ネル層、６２はＡｌＧａＡｓ障壁層、６３はＧａＡｓ選
択再成長層、６４はゲート電極、６５はソース電極、６
６はドレイン電極である。
ンジスタの説明図である。この図の６１はＧａＡｓチャ
ネル層、６２はＡｌＧａＡｓ障壁層、６３はＧａＡｓ選
択再成長層、６４はゲート電極、６５はソース電極、６
６はドレイン電極である。
【０００６】従来のリセス型電界効果トランジスタの問
題点であった障壁層によるソース抵抗の増大を防ぐ方法
として提案された選択再成長型電界効果トランジスタに
おいては、ＧａＡｓチャネル層６１の上にＡｌＧａＡｓ
障壁層６２を形成し、その上にＷＳｉ等の高融点メタル
によってゲート電極６４を形成し、このゲート電極６４
をマスクにして、ゲート電極６４の両側のＡｌＧａＡｓ
障壁層６２とＧａＡｓチャネル層６１をエッチングガス
としてＣＣｌ2 Ｆ2 やＣＦ4 やＣＣｌ4 を用いたドライ
エッチングによって除去し、エッチングした面にＧａＡ
ｓ選択再成長層６３を形成し、その上にソース電極６５
とドレイン電極６６を形成していた。
題点であった障壁層によるソース抵抗の増大を防ぐ方法
として提案された選択再成長型電界効果トランジスタに
おいては、ＧａＡｓチャネル層６１の上にＡｌＧａＡｓ
障壁層６２を形成し、その上にＷＳｉ等の高融点メタル
によってゲート電極６４を形成し、このゲート電極６４
をマスクにして、ゲート電極６４の両側のＡｌＧａＡｓ
障壁層６２とＧａＡｓチャネル層６１をエッチングガス
としてＣＣｌ2 Ｆ2 やＣＦ4 やＣＣｌ4 を用いたドライ
エッチングによって除去し、エッチングした面にＧａＡ
ｓ選択再成長層６３を形成し、その上にソース電極６５
とドレイン電極６６を形成していた。
【０００７】
【発明が解決しようとする課題】しかし、従来の選択再
成長型電界効果トランジスタにおいては、図７にやや誇
張して示しているように、ＡｌＧａＡｓ障壁層６２のみ
をドライエッチングで彫り込むことができず、ＡｌＧａ
Ａｓ障壁層６２を完全に除去しようとすると、ＧａＡｓ
チャネル層６１がオーバーエッチングされることになっ
て、選択再成長する面が実際にチャネルとなるＧａＡｓ
チャネル層の遙かに下方にきてしまうことが多く、ま
た、エッチングの量を制御することが困難であるため、
その位置も不確定であった。また、このような場合、電
流がチャネルを流れるより、基板を通して流れてしまう
短チャネル効果も起こりやすかった。これは高濃度層が
チャネルより下に位置するためである。
成長型電界効果トランジスタにおいては、図７にやや誇
張して示しているように、ＡｌＧａＡｓ障壁層６２のみ
をドライエッチングで彫り込むことができず、ＡｌＧａ
Ａｓ障壁層６２を完全に除去しようとすると、ＧａＡｓ
チャネル層６１がオーバーエッチングされることになっ
て、選択再成長する面が実際にチャネルとなるＧａＡｓ
チャネル層の遙かに下方にきてしまうことが多く、ま
た、エッチングの量を制御することが困難であるため、
その位置も不確定であった。また、このような場合、電
流がチャネルを流れるより、基板を通して流れてしまう
短チャネル効果も起こりやすかった。これは高濃度層が
チャネルより下に位置するためである。
【０００８】さらに、ＧａＡｓ選択再成長層６３の底面
はＧａＡｓチャネル層６１と比較的良好に接触するが、
ＧａＡｓ選択再成長層６３の側面は、エッチングガスＣ
Ｃｌ 2 Ｆ2 のＣがチャンバー内に残留している水素
（Ｈ）と反応し、メチル基（ＣＨ 3 ）となってＧａＡｓ
チャネル層６１の側面に吸着され、ＧａＡｓチャネル層
６１との間に良好な接触が得られず、その結果、電位障
壁を生じるため、ソース電流が底面を通り大回りして、
ＧａＡｓチャネル層６１に到達するため、接触抵抗が高
くなり、狙いどおりのソース低抵の低減を実現すること
ができなかった。
はＧａＡｓチャネル層６１と比較的良好に接触するが、
ＧａＡｓ選択再成長層６３の側面は、エッチングガスＣ
Ｃｌ 2 Ｆ2 のＣがチャンバー内に残留している水素
（Ｈ）と反応し、メチル基（ＣＨ 3 ）となってＧａＡｓ
チャネル層６１の側面に吸着され、ＧａＡｓチャネル層
６１との間に良好な接触が得られず、その結果、電位障
壁を生じるため、ソース電流が底面を通り大回りして、
ＧａＡｓチャネル層６１に到達するため、接触抵抗が高
くなり、狙いどおりのソース低抵の低減を実現すること
ができなかった。
【０００９】本発明は、選択再成長層を形成する面を正
確に形成することによって、ソース抵抗を低減し、ま
た、短チャネル効果を抑止することができる手段を提供
することを目的とする。
確に形成することによって、ソース抵抗を低減し、ま
た、短チャネル効果を抑止することができる手段を提供
することを目的とする。
【００１０】
【課題を解決するための手段】本発明にかかる電界効果
トランジスタにおいては、基板の上に化合物半導体から
なるチャネル層と障壁層と高融点金属からなるゲート電
極を有し、該ゲート電極の外側に延在する該チャネル層
に選択再成長層からなるソース領域とドレイン領域を有
する構成を採用した。
トランジスタにおいては、基板の上に化合物半導体から
なるチャネル層と障壁層と高融点金属からなるゲート電
極を有し、該ゲート電極の外側に延在する該チャネル層
に選択再成長層からなるソース領域とドレイン領域を有
する構成を採用した。
【００１１】この場合、選択再生長層を形成する面を規
定するエッチングストッパー層がチャネル層自体であ
り、または、該エッチングストッパー層が該チャネル層
の直上あるいは該チャネル層の中に挿入されている構成
とすることができる。
定するエッチングストッパー層がチャネル層自体であ
り、または、該エッチングストッパー層が該チャネル層
の直上あるいは該チャネル層の中に挿入されている構成
とすることができる。
【００１２】また、本発明の電界効果トランジスタの製
造方法においては、基板の上に化合物半導体からなるチ
ャネル層と障壁層を順次形成する工程と、該障壁層の上
に高融点金属からなるゲート電極を形成する工程と、該
ゲート電極の外側に延在する該障壁素子または該チャネ
ル層をエッチングストッパー層を用いることによってエ
ッチングが停止するまでエッチングする工程と、エッチ
ングした該障壁素子または該チャネル層の上にソース領
域とドレイン領域を選択再成長によって形成する工程を
採用した。
造方法においては、基板の上に化合物半導体からなるチ
ャネル層と障壁層を順次形成する工程と、該障壁層の上
に高融点金属からなるゲート電極を形成する工程と、該
ゲート電極の外側に延在する該障壁素子または該チャネ
ル層をエッチングストッパー層を用いることによってエ
ッチングが停止するまでエッチングする工程と、エッチ
ングした該障壁素子または該チャネル層の上にソース領
域とドレイン領域を選択再成長によって形成する工程を
採用した。
【００１３】この場合、エッチングストッパー層をチャ
ネル層自体とし、または該エッチングストッパー層が該
チャネル層の直上あるいは該チャネル層中に挿入するこ
とができる。
ネル層自体とし、または該エッチングストッパー層が該
チャネル層の直上あるいは該チャネル層中に挿入するこ
とができる。
【００１４】また、この場合、ストッパー層をＩｎを含
む化合物半導体層によって形成し、該エッチングストッ
パー層より表面側にＩｎを含まない化合物半導体層を形
成し、該Ｉｎを含まない化合物半導体層をエッチングガ
スとしてＳｉＣｌ4 を用いたドライエッチングによって
選択的にエッチングすることができる。
む化合物半導体層によって形成し、該エッチングストッ
パー層より表面側にＩｎを含まない化合物半導体層を形
成し、該Ｉｎを含まない化合物半導体層をエッチングガ
スとしてＳｉＣｌ4 を用いたドライエッチングによって
選択的にエッチングすることができる。
【００１５】
【作用】本発明においては、選択再成長層を形成する面
が、チャネル層、またはチャネル層の直上あるいはチャ
ネル層内に位置するように正確にエッチングすることに
より、ソース抵抗の低抵抗化と、短チャネル効果を抑え
た。
が、チャネル層、またはチャネル層の直上あるいはチャ
ネル層内に位置するように正確にエッチングすることに
より、ソース抵抗の低抵抗化と、短チャネル効果を抑え
た。
【００１６】そのために、キャップ層あるいは障壁層を
形成する材料系に対しては、エッチング作用があり、エ
ッチングストッパー層にはエッチング作用がない、ドラ
イエッチングガスおよびエッチングストッパー材料を選
定し、このエッチングストッパー層の挿入位置を設定し
て、障壁層をエッチング除去する。
形成する材料系に対しては、エッチング作用があり、エ
ッチングストッパー層にはエッチング作用がない、ドラ
イエッチングガスおよびエッチングストッパー材料を選
定し、このエッチングストッパー層の挿入位置を設定し
て、障壁層をエッチング除去する。
【００１７】図１は、本発明の電界効果トランジスタの
原理説明図である。この図の１はチャネル層、２はエッ
チングストッパー層、３は障壁層、４は選択再成長層、
５はゲート電極、６はソース電極、７はドレイン電極で
ある。
原理説明図である。この図の１はチャネル層、２はエッ
チングストッパー層、３は障壁層、４は選択再成長層、
５はゲート電極、６はソース電極、７はドレイン電極で
ある。
【００１８】本発明の電界効果トランジスタにおいて
は、基板の上に形成されたチャネル層１の上に、障壁層
３を形成し、障壁層３の上に高融点金属からなるゲート
電極５を形成し、このゲート電極５をマスクにして障壁
層３をエッチング耐性を有するチャネル層１までドライ
エッチングし、露出したチャネル層１の上に選択再成長
層４を形成し、この選択再成長層４の上にソース電極６
とドレイン電極７を形成する。
は、基板の上に形成されたチャネル層１の上に、障壁層
３を形成し、障壁層３の上に高融点金属からなるゲート
電極５を形成し、このゲート電極５をマスクにして障壁
層３をエッチング耐性を有するチャネル層１までドライ
エッチングし、露出したチャネル層１の上に選択再成長
層４を形成し、この選択再成長層４の上にソース電極６
とドレイン電極７を形成する。
【００１９】このようにすると、ドライエッチングによ
ってチャネル層１がオーバーエッチングされることがな
いため、ソース電極６とドレイン電極７を形成するため
の選択再成長層４をチャネル層１に最短距離で接続する
ことができ、ソース抵抗を低減することができる。ま
た、高濃度の選択再成長層面はチャネルより上にくるの
で、基板を通して電流が流れる短チャネル効果を抑止す
ることができる。
ってチャネル層１がオーバーエッチングされることがな
いため、ソース電極６とドレイン電極７を形成するため
の選択再成長層４をチャネル層１に最短距離で接続する
ことができ、ソース抵抗を低減することができる。ま
た、高濃度の選択再成長層面はチャネルより上にくるの
で、基板を通して電流が流れる短チャネル効果を抑止す
ることができる。
【００２０】なお、チャネル層１自体をエッチングスト
ッパー層として用いることに代えて、チャネル層の直上
またはチャネル層の中にエッチングストッパー層を形成
すると、半導体材料やエッチングガスの種類に係わるこ
となく、任意の深さに選択再成長層を形成することがで
きる。また、エッチング方法としては、横方向への等方
性エッチングを避けるためには異方性ドライエッチング
を採用するのが有効である。
ッパー層として用いることに代えて、チャネル層の直上
またはチャネル層の中にエッチングストッパー層を形成
すると、半導体材料やエッチングガスの種類に係わるこ
となく、任意の深さに選択再成長層を形成することがで
きる。また、エッチング方法としては、横方向への等方
性エッチングを避けるためには異方性ドライエッチング
を採用するのが有効である。
【００２１】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図２、図３は、第１実施例の電界効果ト
ランジスタの製造工程説明図であり、（Ａ）〜（Ｆ）は
各工程を示している。この図の１１はＧａＡｓ基板、１
２はｉ−ＧａＡｓバッファ層、１３はｐ−ＧａＡｓ正孔
供給層、１４はｉ−Ｉｎ0.2 Ｇａ0.8 Ａｓチャネル層、
１５はｉ−Ａｌ0.75Ｇａ0.25Ａｓ障壁層、１６はｉ−Ｇ
ａＡｓキャップ層、１７はレジスト膜、１８は絶縁領
域、１９はゲート電極、２０はＳｉＯＮマスク、２１は
ｐ−ＧａＡｓ選択再成長層、２２はソース電極、２３は
ドレイン電極である。この工程説明図によって第１実施
例の電界効果トランジスタの製造方法を説明する。
ランジスタの製造工程説明図であり、（Ａ）〜（Ｆ）は
各工程を示している。この図の１１はＧａＡｓ基板、１
２はｉ−ＧａＡｓバッファ層、１３はｐ−ＧａＡｓ正孔
供給層、１４はｉ−Ｉｎ0.2 Ｇａ0.8 Ａｓチャネル層、
１５はｉ−Ａｌ0.75Ｇａ0.25Ａｓ障壁層、１６はｉ−Ｇ
ａＡｓキャップ層、１７はレジスト膜、１８は絶縁領
域、１９はゲート電極、２０はＳｉＯＮマスク、２１は
ｐ−ＧａＡｓ選択再成長層、２２はソース電極、２３は
ドレイン電極である。この工程説明図によって第１実施
例の電界効果トランジスタの製造方法を説明する。
【００２２】第１工程（図２（Ａ）参照） ＧａＡｓ基板１１の上に、厚さ５０００Åのｉ−ＧａＡ
ｓバッファ層１２、厚さ４０Å、不純物濃度５×１０18
ｃｍ-3のｐ−ＧａＡｓ正孔供給層１３、厚さ１４０Åの
ｉ−Ｉｎ0.2 Ｇａ0.8 Ａｓチャネル層１４、厚さ２５０
Åのｉ−Ａｌ0. 75Ｇａ0.25Ａｓ障壁層１５、厚さ５０Å
のｉ−ＧａＡｓキャップ層１６を連続してエピタキシャ
ル成長する。
ｓバッファ層１２、厚さ４０Å、不純物濃度５×１０18
ｃｍ-3のｐ−ＧａＡｓ正孔供給層１３、厚さ１４０Åの
ｉ−Ｉｎ0.2 Ｇａ0.8 Ａｓチャネル層１４、厚さ２５０
Åのｉ−Ａｌ0. 75Ｇａ0.25Ａｓ障壁層１５、厚さ５０Å
のｉ−ＧａＡｓキャップ層１６を連続してエピタキシャ
ル成長する。
【００２３】この積層体の上にフォトレジストを塗布
し、選択的に露光し、現像することによって、ｉ−Ｇａ
Ａｓキャップ層１６の上の電界効果トランジスタの活性
領域を形成する予定の位置にレジスト膜１７を形成す
る。このレジスト膜１７をマスクにして隣接する電界効
果トランジスタの活性領域の間に酸素（Ｏ）をイオン注
入（ドーズ量１０12ｃｍ-2，加速電圧１００ＫｅＶ）し
て絶縁領域１８を形成することによってアイソレーショ
ンする。
し、選択的に露光し、現像することによって、ｉ−Ｇａ
Ａｓキャップ層１６の上の電界効果トランジスタの活性
領域を形成する予定の位置にレジスト膜１７を形成す
る。このレジスト膜１７をマスクにして隣接する電界効
果トランジスタの活性領域の間に酸素（Ｏ）をイオン注
入（ドーズ量１０12ｃｍ-2，加速電圧１００ＫｅＶ）し
て絶縁領域１８を形成することによってアイソレーショ
ンする。
【００２４】第２工程（図２（Ｂ）参照） レジスト膜１７を除去した後、ｉ−ＧａＡｓキャップ層
１６の上に厚さ約４０００ÅのＷＳｉ膜をスパッタによ
って形成し、このＷＳｉ膜の上にフォトレジストを塗布
し、選択的に露光し、現像することによってゲート電極
の形状のレジスト膜を形成し、このレジスト膜をマスク
にして、ＷＳｉ膜にＳＦ6 をエッチングガスとするドラ
イエッチングを適用することによってエッチングしてゲ
ート電極１９を形成する。なお、このゲート電極１９
は、ＷＴｉＮ等によっても形成できる。
１６の上に厚さ約４０００ÅのＷＳｉ膜をスパッタによ
って形成し、このＷＳｉ膜の上にフォトレジストを塗布
し、選択的に露光し、現像することによってゲート電極
の形状のレジスト膜を形成し、このレジスト膜をマスク
にして、ＷＳｉ膜にＳＦ6 をエッチングガスとするドラ
イエッチングを適用することによってエッチングしてゲ
ート電極１９を形成する。なお、このゲート電極１９
は、ＷＴｉＮ等によっても形成できる。
【００２５】第３工程（図２（Ｃ）参照） スパッタ法によって全面にＳｉＯＮ膜を形成し、その上
にフォトレジストを塗布し、選択的に露光し、現像する
ことによって、後の第５工程で、ｐ−ＧａＡｓ選択再成
長層２１を選択再成長する予定の領域を除いてＳｉＯＮ
マスク２０を形成する。
にフォトレジストを塗布し、選択的に露光し、現像する
ことによって、後の第５工程で、ｐ−ＧａＡｓ選択再成
長層２１を選択再成長する予定の領域を除いてＳｉＯＮ
マスク２０を形成する。
【００２６】第４工程（図３（Ｄ）参照） ＳｉＯＮマスク２０とゲート電極１９をマスクにして、
ｐ−ＧａＡｓの選択再成長層２１を形成する予定の領域
のｉ−ＧａＡｓキャップ層１６とｉ−Ａｌ0.75Ｇａ0.25
Ａｓ障壁層１５を、ＳｉＣｌ4 をエッチングガスとした
ドライエッチングで選択的にエッチングして、ｉ−Ｉｎ
0.2 Ｇａ0.8 Ａｓチャネル層１４の表面を露出させる。
ｐ−ＧａＡｓの選択再成長層２１を形成する予定の領域
のｉ−ＧａＡｓキャップ層１６とｉ−Ａｌ0.75Ｇａ0.25
Ａｓ障壁層１５を、ＳｉＣｌ4 をエッチングガスとした
ドライエッチングで選択的にエッチングして、ｉ−Ｉｎ
0.2 Ｇａ0.8 Ａｓチャネル層１４の表面を露出させる。
【００２７】第５工程（図３（Ｅ）参照） ＳｉＯＮマスク２０の開口内にｉ−Ｉｎ0.2 Ｇａ0.8 Ａ
ｓチャネル層１４の表面を露出させた状態でＧａＡｓ基
板１１をＭＯＣＶＤ炉に装填し、トリメチルガリウム、
トリメチル砒素を原料ガスとして、ｉ−Ｉｎ0.2 Ｇａ
0.8 Ａｓチャネル層１４の上に厚さ約３００Åのｐ−Ｇ
ａＡｓ選択再成長層２１を形成する。このようにｐ−Ｇ
ａＡｓ選択再成長層２１が形成される理由は、トリメチ
ル砒素に含まれている炭素が選択再成長するＧａＡｓの
中に取り込まれるためで、１０19ｃｍ-3以上のキャリア
濃度を実現することができる。
ｓチャネル層１４の表面を露出させた状態でＧａＡｓ基
板１１をＭＯＣＶＤ炉に装填し、トリメチルガリウム、
トリメチル砒素を原料ガスとして、ｉ−Ｉｎ0.2 Ｇａ
0.8 Ａｓチャネル層１４の上に厚さ約３００Åのｐ−Ｇ
ａＡｓ選択再成長層２１を形成する。このようにｐ−Ｇ
ａＡｓ選択再成長層２１が形成される理由は、トリメチ
ル砒素に含まれている炭素が選択再成長するＧａＡｓの
中に取り込まれるためで、１０19ｃｍ-3以上のキャリア
濃度を実現することができる。
【００２８】第６工程（図３（Ｆ）参照） ｐ−ＧａＡｓ選択再成長層２１の上に、フォトレジスト
を塗布し、選択的に露光し、現像することによって、オ
ーミック電極を形成する領域に開口を有するレジスト膜
を形成し、その上にＡｕＺｎ／Ａｕ（５００Å／２００
０Å）を蒸着し、レジスト膜を溶解してリフトオフした
後、窒素雰囲気中で４００℃に５分間維持して合金化す
ることによって、ソース電極２２とドレイン電極２３を
形成して電界効果トランジスタを完成する。
を塗布し、選択的に露光し、現像することによって、オ
ーミック電極を形成する領域に開口を有するレジスト膜
を形成し、その上にＡｕＺｎ／Ａｕ（５００Å／２００
０Å）を蒸着し、レジスト膜を溶解してリフトオフした
後、窒素雰囲気中で４００℃に５分間維持して合金化す
ることによって、ソース電極２２とドレイン電極２３を
形成して電界効果トランジスタを完成する。
【００２９】次の表１には、第１実施例の電界効果トラ
ンジスタの特性を、図６に示す従来型リセス型電界効果
トランジスタと、図７に示す従来型選択再成長電界効果
トランジスタの特性を測定した結果を示している。
ンジスタの特性を、図６に示す従来型リセス型電界効果
トランジスタと、図７に示す従来型選択再成長電界効果
トランジスタの特性を測定した結果を示している。
【００３０】
【表１】
【００３１】これらの電界効果トランジスタのゲート長
はいずれも０．５μｍであり、ゲート幅は１０μｍであ
る。この表によると、この実施例の電界効果トランジス
タは、従来型電界効果トランジスタに比べて著しくソー
ス抵抗が低減され、高いバンドギャップの障壁層をもち
ゲートリークが少ない電界効果トランジスタであっても
高い相互コンダクタンスが得られることがわかる。ま
た、短チャネル効果の発生を示すドレインもれ電流（ピ
ンチオフ時のもれ電流）もほとんど観測されない。
はいずれも０．５μｍであり、ゲート幅は１０μｍであ
る。この表によると、この実施例の電界効果トランジス
タは、従来型電界効果トランジスタに比べて著しくソー
ス抵抗が低減され、高いバンドギャップの障壁層をもち
ゲートリークが少ない電界効果トランジスタであっても
高い相互コンダクタンスが得られることがわかる。ま
た、短チャネル効果の発生を示すドレインもれ電流（ピ
ンチオフ時のもれ電流）もほとんど観測されない。
【００３２】また、１Ｖという低い電源電圧でも高い駆
動電流を有するｐチャネル電界効果トランジスタが得ら
れ、これを従来から用いられているｎチャネル電界効果
トランジスタと組み合わせることによって、従来のＣＭ
ＯＳトランジスタ、または、現在開発されているゲート
長が０．１８μｍ程度の微細ＣＭＯＳを凌ぐ相補型回路
を化合物半導体を用いて実現することが可能になる。な
お、基板をＧａＡｓとし、ストッパー層をＩｎＧａＡｓ
Ｐ，ＩｎＧａＰ等とすることができ、基板をＩｎＰと
し、ストッパー層をＩｎＧａＡｓＰ，ＩｎＧａＰ等と
し、このとき、障壁層をＧａＡｓＳｂ，ＡｌＧａＡｓＳ
ｂ等とすることができる。
動電流を有するｐチャネル電界効果トランジスタが得ら
れ、これを従来から用いられているｎチャネル電界効果
トランジスタと組み合わせることによって、従来のＣＭ
ＯＳトランジスタ、または、現在開発されているゲート
長が０．１８μｍ程度の微細ＣＭＯＳを凌ぐ相補型回路
を化合物半導体を用いて実現することが可能になる。な
お、基板をＧａＡｓとし、ストッパー層をＩｎＧａＡｓ
Ｐ，ＩｎＧａＰ等とすることができ、基板をＩｎＰと
し、ストッパー層をＩｎＧａＡｓＰ，ＩｎＧａＰ等と
し、このとき、障壁層をＧａＡｓＳｂ，ＡｌＧａＡｓＳ
ｂ等とすることができる。
【００３３】（第２実施例）第１実施例の電界効果トラ
ンジスタにおいては、チャネル自体を障壁層をエッチン
グする際のエッチングストッパー層として用いている
が、この実施例においては、チャネル層の直上に別にエ
ッチングストッパー層を設け、このエッチングストッパ
ー層によって障壁層のみを完全にエッチング除去する。
ンジスタにおいては、チャネル自体を障壁層をエッチン
グする際のエッチングストッパー層として用いている
が、この実施例においては、チャネル層の直上に別にエ
ッチングストッパー層を設け、このエッチングストッパ
ー層によって障壁層のみを完全にエッチング除去する。
【００３４】図４は、第２実施例の電界効果トランジス
タの要部説明図である。この図の３１はＧａＡｓチャネ
ル層、３２はＩｎＧａＡｓエッチングストッパー層、３
３はＡｌＧａＡｓ障壁層、３４はＧａＡｓ選択再成長
層、３５はゲート電極、３６はソース電極、３７はドレ
イン電極である。この要部説明図によって第２実施例の
電界効果トランジスタ（ＨＥＭＴ）の構成と製造方法を
説明する。
タの要部説明図である。この図の３１はＧａＡｓチャネ
ル層、３２はＩｎＧａＡｓエッチングストッパー層、３
３はＡｌＧａＡｓ障壁層、３４はＧａＡｓ選択再成長
層、３５はゲート電極、３６はソース電極、３７はドレ
イン電極である。この要部説明図によって第２実施例の
電界効果トランジスタ（ＨＥＭＴ）の構成と製造方法を
説明する。
【００３５】基板の上に形成されたＧａＡｓチャネル層
３１の上に、ＩｎＧａＡｓエッチングストッパー層３２
を形成し、その上にＡｌＧａＡｓ障壁層３３を形成し、
このＡｌＧａＡｓ障壁層３３の上にＷＳｉ等の高融点金
属からなるゲート電極３５を形成し、このゲート電極３
５をマスクにしてＡｌＧａＡｓ障壁層３３をドライエッ
チングによってＩｎＧａＡｓエッチングストッパー層３
２まで除去する。
３１の上に、ＩｎＧａＡｓエッチングストッパー層３２
を形成し、その上にＡｌＧａＡｓ障壁層３３を形成し、
このＡｌＧａＡｓ障壁層３３の上にＷＳｉ等の高融点金
属からなるゲート電極３５を形成し、このゲート電極３
５をマスクにしてＡｌＧａＡｓ障壁層３３をドライエッ
チングによってＩｎＧａＡｓエッチングストッパー層３
２まで除去する。
【００３６】ＡｌＧａＡｓ障壁層３３を除去したＩｎＧ
ａＡｓエッチングストッパー層３２の上にＧａＡｓ選択
再成長層３４を形成し、このＧａＡｓ選択再成長層３４
の上にソース電極３６とドレイン電極３７を形成する。
なお、エッチングの後にＩｎＧａＡｓエッチングストッ
パー層３２を除去してもよく、半導体材料によっては残
しておくこともできる。
ａＡｓエッチングストッパー層３２の上にＧａＡｓ選択
再成長層３４を形成し、このＧａＡｓ選択再成長層３４
の上にソース電極３６とドレイン電極３７を形成する。
なお、エッチングの後にＩｎＧａＡｓエッチングストッ
パー層３２を除去してもよく、半導体材料によっては残
しておくこともできる。
【００３７】この実施例によると、チャネル層の材料が
耐エッチングを有しない場合であっても、エッチングス
トッパー層を挿入することができるため、工程や材料の
選定にあたって自由度が大きくなる利点がある。
耐エッチングを有しない場合であっても、エッチングス
トッパー層を挿入することができるため、工程や材料の
選定にあたって自由度が大きくなる利点がある。
【００３８】（第３実施例）第２実施例の電界効果トラ
ンジスタにおいては、チャネル層の直上にエッチングス
トッパー層を設け、このエッチングストッパー層によっ
て障壁層のみをエッチング除去しているが、この実施例
においては、エッチングストッパー層をチャネル層の内
部に形成する。
ンジスタにおいては、チャネル層の直上にエッチングス
トッパー層を設け、このエッチングストッパー層によっ
て障壁層のみをエッチング除去しているが、この実施例
においては、エッチングストッパー層をチャネル層の内
部に形成する。
【００３９】図５は、第３実施例の電界効果トランジス
タの要部説明図である。この図の４１は第１のＧａＡｓ
チャネル層、４２はＩｎＧａＡｓエッチングストッパー
層、４３は第２のＧａＡｓチャネル層、４４はＡｌＧａ
Ａｓ障壁層、４５はＧａＡｓ選択再成長層、４６はゲー
ト電極、４７はソース電極、４８はドレイン電極であ
る。この要部説明図によって第３実施例の電界効果トラ
ンジスタの構成と製造方法を説明する。
タの要部説明図である。この図の４１は第１のＧａＡｓ
チャネル層、４２はＩｎＧａＡｓエッチングストッパー
層、４３は第２のＧａＡｓチャネル層、４４はＡｌＧａ
Ａｓ障壁層、４５はＧａＡｓ選択再成長層、４６はゲー
ト電極、４７はソース電極、４８はドレイン電極であ
る。この要部説明図によって第３実施例の電界効果トラ
ンジスタの構成と製造方法を説明する。
【００４０】基板の上に形成された第１のＧａＡｓチャ
ネル層４１の上に、ＩｎＧａＡｓエッチングストッパー
層４２を形成し、その上に第２のＧａＡｓチャネル層４
３を形成し、その上にＡｌＧａＡｓ障壁層４４を形成
し、このＡｌＧａＡｓ障壁層４４の上にＷＳｉ等の高融
点金属からなるゲート電極４６を形成し、このゲート電
極４６をマスクにしてＡｌＧａＡｓ障壁層４４と第２の
ＧａＡｓチャネル層４３をドライエッチングによってＩ
ｎＧａＡｓエッチングストッパー層４２まで除去する。
ネル層４１の上に、ＩｎＧａＡｓエッチングストッパー
層４２を形成し、その上に第２のＧａＡｓチャネル層４
３を形成し、その上にＡｌＧａＡｓ障壁層４４を形成
し、このＡｌＧａＡｓ障壁層４４の上にＷＳｉ等の高融
点金属からなるゲート電極４６を形成し、このゲート電
極４６をマスクにしてＡｌＧａＡｓ障壁層４４と第２の
ＧａＡｓチャネル層４３をドライエッチングによってＩ
ｎＧａＡｓエッチングストッパー層４２まで除去する。
【００４１】第２のＧａＡｓチャネル層４３とＡｌＧａ
Ａｓ障壁層４４を除去したＩｎＧａＡｓエッチングスト
ッパー層４２の上にＧａＡｓ選択再成長層４５を形成
し、このＧａＡｓ選択再成長層４５の上にソース電極４
７とドレイン電極４８を形成する。なお、この場合も、
エッチングの後にＩｎＧａＡｓエッチングストッパー層
４２を除去してもよく、半導体材料によっては残してお
くこともできる。
Ａｓ障壁層４４を除去したＩｎＧａＡｓエッチングスト
ッパー層４２の上にＧａＡｓ選択再成長層４５を形成
し、このＧａＡｓ選択再成長層４５の上にソース電極４
７とドレイン電極４８を形成する。なお、この場合も、
エッチングの後にＩｎＧａＡｓエッチングストッパー層
４２を除去してもよく、半導体材料によっては残してお
くこともできる。
【００４２】この実施例によると、耐エッチングを有し
ないチャネル層の中にエッチングストッパー層を所望の
深さに挿入することができるため、チャネル層の深さや
工程、材料の選定に際して自由度が大きくなる利点があ
る。上記の実施例においては、本発明をＨＥＭＴに適用
した例を説明したが、本発明はＭＥＳＦＥＴ等の電界効
果トランジスタにも適用できる。
ないチャネル層の中にエッチングストッパー層を所望の
深さに挿入することができるため、チャネル層の深さや
工程、材料の選定に際して自由度が大きくなる利点があ
る。上記の実施例においては、本発明をＨＥＭＴに適用
した例を説明したが、本発明はＭＥＳＦＥＴ等の電界効
果トランジスタにも適用できる。
【００４３】
【発明の効果】以上説明したように、本発明によると、
ソース領域とドレイン領域を形成するための選択再成長
層を形成する面の深さを正確にエッチングによって形成
することができるため、容易にソース抵抗を低抵抗化す
ることができ、相補型回路の高性能化に寄与するところ
が大きい。
ソース領域とドレイン領域を形成するための選択再成長
層を形成する面の深さを正確にエッチングによって形成
することができるため、容易にソース抵抗を低抵抗化す
ることができ、相補型回路の高性能化に寄与するところ
が大きい。
【図面の簡単な説明】
【図１】本発明の電界効果トランジスタの原理説明図で
ある。
ある。
【図２】第１実施例の電界効果トランジスタの製造工程
説明図（１）であり、（Ａ）〜（Ｃ）は各工程を示して
いる。
説明図（１）であり、（Ａ）〜（Ｃ）は各工程を示して
いる。
【図３】第１実施例の電界効果トランジスタの製造工程
説明図（２）であり、（Ｄ）〜（Ｆ）は各工程を示して
いる。
説明図（２）であり、（Ｄ）〜（Ｆ）は各工程を示して
いる。
【図４】第２実施例の電界効果トランジスタの要部説明
図である。
図である。
【図５】第３実施例の電界効果トランジスタの要部説明
図である。
図である。
【図６】従来のリセス型電界効果トランジスタの説明図
である。
である。
【図７】従来の選択再成長型電界効果トランジスタの説
明図である。
明図である。
１ チャネル層 ２ エッチングストッパー層 ３ 障壁層 ４ 選択再成長層 ５ ゲート電極 ６ ソース電極 ７ ドレイン電極 １１ ＧａＡｓ基板 １２ ｉ−ＧａＡｓバッファ層 １３ ｐ−ＧａＡｓ正孔供給層 １４ ｉ−Ｉｎ0.2 Ｇａ0.8 Ａｓチャネル層 １５ ｉ−Ａｌ0.75Ｇａ0.25Ａｓ障壁層 １６ ｉ−ＧａＡｓキャップ層 １７ レジスト膜 １８ 絶縁領域 １９ ゲート電極 ２０ ＳｉＯＮマスク ２１ ｐ−ＧａＡｓ選択再成長層 ２２ ソース電極 ２３ ドレイン電極 ３１ ＧａＡｓチャネル層 ３２ ＩｎＧａＡｓエッチングストッパー層 ３３ ＡｌＧａＡｓ障壁層 ３４ ＧａＡｓ選択再成長層 ３５ ゲート電極 ３６ ソース電極 ３７ ドレイン電極 ４１ 第１のＧａＡｓチャネル層 ４２ ＩｎＧａＡｓエッチングストッパー層 ４３ 第２のＧａＡｓチャネル層 ４４ ＡｌＧａＡｓ障壁層 ４５ ＧａＡｓ選択再成長層 ４６ ゲート電極 ４７ ソース電極 ４８ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/872 9171−4Ｍ Ｈ０１Ｌ 29/80 Ｆ
Claims (5)
- 【請求項１】 基板の上に化合物半導体からなるチャネ
ル層と障壁層と高融点金属からなるゲート電極を有し、
該ゲート電極の外側に延在する該チャネル層に選択再成
長層からなるソース領域とドレイン領域を有することを
特徴とする電界効果トランジスタ。 - 【請求項２】 選択再生長層を形成する面を規定するエ
ッチングストッパー層がチャネル層自体であり、また
は、該エッチングストッパー層が該チャネル層の直上あ
るいは該チャネル層の中に挿入されていることを特徴と
する請求項１に記載された電界効果トランジスタ。 - 【請求項３】 基板の上に化合物半導体からなるチャネ
ル層と障壁層を順次形成する工程と、該障壁層の上に高
融点金属からなるゲート電極を形成する工程と、該ゲー
ト電極の外側に延在する該障壁素子または該チャネル層
をエッチングストッパー層を用いることによってエッチ
ングが停止するまでエッチングする工程と、エッチング
した該障壁素子または該チャネル層の上にソース領域と
ドレイン領域を選択再成長によって形成する工程を含む
ことを特徴とする電界効果トランジスタの製造方法。 - 【請求項４】 エッチングストッパー層をチャネル層自
体とし、または該エッチングストッパー層が該チャネル
層の直上あるいは該チャネル層中に挿入することを特徴
とする請求項３に記載された電界効果トランジスタの製
造方法。 - 【請求項５】 ストッパー層をＩｎを含む化合物半導体
層によって形成し、該エッチングストッパー層より表面
側にＩｎを含まない化合物半導体層を形成し、該Ｉｎを
含まない化合物半導体層をエッチングガスとしてＳｉＣ
ｌ4 を用いたドライエッチングによって選択的にエッチ
ングすることを特徴とする請求項４に記載された電界効
果トランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21344094A JPH0878667A (ja) | 1994-09-07 | 1994-09-07 | 電界効果トランジスタとその製造方法 |
| US08/517,041 US5818078A (en) | 1994-08-29 | 1995-08-21 | Semiconductor device having a regrowth crystal region |
| US09/071,888 US6121153A (en) | 1994-08-29 | 1998-05-05 | Semiconductor device having a regrowth crystal region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21344094A JPH0878667A (ja) | 1994-09-07 | 1994-09-07 | 電界効果トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878667A true JPH0878667A (ja) | 1996-03-22 |
Family
ID=16639272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21344094A Withdrawn JPH0878667A (ja) | 1994-08-29 | 1994-09-07 | 電界効果トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878667A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027594A (ja) * | 2005-07-21 | 2007-02-01 | Nec Electronics Corp | 電界効果トランジスタ |
-
1994
- 1994-09-07 JP JP21344094A patent/JPH0878667A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027594A (ja) * | 2005-07-21 | 2007-02-01 | Nec Electronics Corp | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0551110B1 (en) | Compound semiconductor devices | |
| JP2001144110A (ja) | 半導体装置及びその製造方法 | |
| US5334865A (en) | MODFET structure for threshold control | |
| JP3483716B2 (ja) | 半導体装置 | |
| JPH11177079A (ja) | 電界効果トランジスタ | |
| JPH0878667A (ja) | 電界効果トランジスタとその製造方法 | |
| US5945695A (en) | Semiconductor device with InGaP channel layer | |
| KR940010557B1 (ko) | 반도체장치 | |
| JP3200917B2 (ja) | 半導体装置及びその製造方法 | |
| JP3123940B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JPS61177781A (ja) | 電界効果トランジスタの製造方法 | |
| JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2668418B2 (ja) | 半導体装置 | |
| JP3106747B2 (ja) | 化合物半導体ｆｅｔの製造方法 | |
| JP3710613B2 (ja) | 半導体装置 | |
| JPS62190772A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0513462A (ja) | 化合物半導体構造 | |
| JPH05283439A (ja) | 半導体装置 | |
| JP2000353789A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JP3112075B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3158410B2 (ja) | 半導体装置の製造方法 | |
| JPH0951091A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011120 |