JPH087702B2 - データ記憶システム及び方法 - Google Patents
データ記憶システム及び方法Info
- Publication number
- JPH087702B2 JPH087702B2 JP3318794A JP31879491A JPH087702B2 JP H087702 B2 JPH087702 B2 JP H087702B2 JP 3318794 A JP3318794 A JP 3318794A JP 31879491 A JP31879491 A JP 31879491A JP H087702 B2 JPH087702 B2 JP H087702B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- checksum
- write
- storage
- staging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、データ処理に関するも
のであり、とりわけ、直接アクセス記憶装置への信頼性
のある、経済的な、高速度のデータ記憶に関するもので
ある。
のであり、とりわけ、直接アクセス記憶装置への信頼性
のある、経済的な、高速度のデータ記憶に関するもので
ある。
【０００２】
【従来の技術及び発明が解決しようとする課題】データ
処理システムには、データ処理システムによる使用に備
えて、データを記憶するためのデータ記憶システムが設
けられているのが普通である。データ記憶システムに
は、１つ以上の直接アクセス記憶装置（ＤＡＳＤ）を含
めることが可能である。一般に用いられるＤＡＳＤのタ
イプの１つは、データが磁気ディスクに書き込まれ、磁
気ディスクから読み取られる固定ディスク・ドライブ・
アセンブリである。いくつかのＤＡＳＤを用いることに
よって、データ処理システムのデータ記憶要件を満たす
のに十分な容量を得ることができる。
処理システムには、データ処理システムによる使用に備
えて、データを記憶するためのデータ記憶システムが設
けられているのが普通である。データ記憶システムに
は、１つ以上の直接アクセス記憶装置（ＤＡＳＤ）を含
めることが可能である。一般に用いられるＤＡＳＤのタ
イプの１つは、データが磁気ディスクに書き込まれ、磁
気ディスクから読み取られる固定ディスク・ドライブ・
アセンブリである。いくつかのＤＡＳＤを用いることに
よって、データ処理システムのデータ記憶要件を満たす
のに十分な容量を得ることができる。
【０００３】データ記憶システムに関する重要な関心事
は、記憶されたデータの保全である。ＤＡＳＤは、物理
的及び機械的故障を被りやすく、こうした環境において
は、ＤＡＳＤに記憶されたデータを回復することが困難
または不可能になる可能性がある。ＤＡＳＤの故障によ
ってデータが失われる可能性を減少させるために、さま
ざまなアプローチが用いられた。記憶されたデータを別
の記憶システムまたは装置に複写することによって、周
期的にそのバック・アップを周期的に行うのが、一般的
な方法である。しかし、これでは、最後の周期的バック
・アップ以降に、記憶システムに書き込まれたデータの
損失は回避されない。
は、記憶されたデータの保全である。ＤＡＳＤは、物理
的及び機械的故障を被りやすく、こうした環境において
は、ＤＡＳＤに記憶されたデータを回復することが困難
または不可能になる可能性がある。ＤＡＳＤの故障によ
ってデータが失われる可能性を減少させるために、さま
ざまなアプローチが用いられた。記憶されたデータを別
の記憶システムまたは装置に複写することによって、周
期的にそのバック・アップを周期的に行うのが、一般的
な方法である。しかし、これでは、最後の周期的バック
・アップ以降に、記憶システムに書き込まれたデータの
損失は回避されない。
【０００４】周期的バック・アップ・アプローチの変形
の１つは、記憶される全てのデータを、その書き込み時
に、２つの異なるＤＡＳＤに複製の形で記憶することに
よって、該データを忠実に写し取る、すなわち、シャド
ウを作成することである。ＤＡＳＤの故障が原因で、１
組のデータが失われると、重複データ・セットを代わり
に利用することができる。この方法の欠点は、複製デー
タの記憶に必要なＤＡＳＤ装置が犠牲になるということ
である。
の１つは、記憶される全てのデータを、その書き込み時
に、２つの異なるＤＡＳＤに複製の形で記憶することに
よって、該データを忠実に写し取る、すなわち、シャド
ウを作成することである。ＤＡＳＤの故障が原因で、１
組のデータが失われると、重複データ・セットを代わり
に利用することができる。この方法の欠点は、複製デー
タの記憶に必要なＤＡＳＤ装置が犠牲になるということ
である。
【０００５】全ての記憶データの忠実な写をとるという
犠牲を払わずに、許容可能なデータ保全を行えるように
する方法の１つとして、検査合計データの回復が提案さ
れている。検査合計システムの場合、３つ以上のデータ
ＤＡＳＤにおける応答する位置のデータ・ビットが排他
的ＯＲ計算に利用され、結果として、検査合計と呼ばれ
る横パリティ・ビットのストリングが得られる。検査合
計データは、検査合計ＤＡＳＤに記憶されるので、１組
の原始データが失われても、残りのデータ及び検査合計
データを用いて、排他的ＯＲ計算によって回復し、復元
することができる。こうして、データを忠実に写し取る
システムに必要な３つ以上のＤＡＳＤではなく、１つの
ＤＡＳＤを用いて、３つ以上のＤＡＳＤのデータを保護
することができる。
犠牲を払わずに、許容可能なデータ保全を行えるように
する方法の１つとして、検査合計データの回復が提案さ
れている。検査合計システムの場合、３つ以上のデータ
ＤＡＳＤにおける応答する位置のデータ・ビットが排他
的ＯＲ計算に利用され、結果として、検査合計と呼ばれ
る横パリティ・ビットのストリングが得られる。検査合
計データは、検査合計ＤＡＳＤに記憶されるので、１組
の原始データが失われても、残りのデータ及び検査合計
データを用いて、排他的ＯＲ計算によって回復し、復元
することができる。こうして、データを忠実に写し取る
システムに必要な３つ以上のＤＡＳＤではなく、１つの
ＤＡＳＤを用いて、３つ以上のＤＡＳＤのデータを保護
することができる。
【０００６】データ記憶に関するもう１つの重要な関心
事は、データ記憶及びデータ・アクセスの速度である。
データ検査合計は、システムが減速するので、データ保
全問題に対する許容可能な解決策ではない。検査合計シ
ステムの場合、記憶されているデータが改訂され、新し
いデータの重ね書きが施されると、検査合計データも変
更しなければならない。検査合計データを更新するた
め、古い原始データと新しい原始データの排他的ＯＲ計
算を行い、次に、その結果ともとの検査合計データの排
他的ＯＲ計算を行うことによって、新しい検査合計デー
タが得られる。各データ更新毎に、まず、データＤＡＳ
Ｄを読み取って、次に、書き直し、やはり、検査合計Ｄ
ＡＳＤを読み取って、次に、書き直さなければならない
ので、システム速度が損なわれる。４つの読み取り及び
書き込み指令は、時間を要することになり、さらに、デ
ータＤＡＳＤが用いられている間、データ処理システム
から送られる読み取り指令に利用することができない。
事は、データ記憶及びデータ・アクセスの速度である。
データ検査合計は、システムが減速するので、データ保
全問題に対する許容可能な解決策ではない。検査合計シ
ステムの場合、記憶されているデータが改訂され、新し
いデータの重ね書きが施されると、検査合計データも変
更しなければならない。検査合計データを更新するた
め、古い原始データと新しい原始データの排他的ＯＲ計
算を行い、次に、その結果ともとの検査合計データの排
他的ＯＲ計算を行うことによって、新しい検査合計デー
タが得られる。各データ更新毎に、まず、データＤＡＳ
Ｄを読み取って、次に、書き直し、やはり、検査合計Ｄ
ＡＳＤを読み取って、次に、書き直さなければならない
ので、システム速度が損なわれる。４つの読み取り及び
書き込み指令は、時間を要することになり、さらに、デ
ータＤＡＳＤが用いられている間、データ処理システム
から送られる読み取り指令に利用することができない。
【０００７】これまでに実施された検査合計システムに
関するもう１つの問題は、検査合計データの記憶によっ
て重大なボトルネックが生じ、システム動作がさらに遅
くなるということである。システム・データの読み取り
及び書き込み指令は、いくつかのデータＤＡＳＤ間で分
散することができるが、検査合計データの記憶は、１つ
のＤＡＳＤまたは少数のＤＡＳＤにより集中することに
なる。データが、いくつかのデータＤＡＳＤの任意の１
つに書き込まれるか、あるいは、その任意のＤＡＳＤに
ついて更新される毎に、検査合計データを更新しなけれ
ばならない。この結果、検査合計データが維持されてい
る間、読み取り及び書き込みシステムの指令の流れが妨
げられることになる。この結果速度のペナルティが生じ
るため、検査合計技法では、速度と経済性の両方を満た
した上で、完全なデータ保護を行うことができなくな
る。
関するもう１つの問題は、検査合計データの記憶によっ
て重大なボトルネックが生じ、システム動作がさらに遅
くなるということである。システム・データの読み取り
及び書き込み指令は、いくつかのデータＤＡＳＤ間で分
散することができるが、検査合計データの記憶は、１つ
のＤＡＳＤまたは少数のＤＡＳＤにより集中することに
なる。データが、いくつかのデータＤＡＳＤの任意の１
つに書き込まれるか、あるいは、その任意のＤＡＳＤに
ついて更新される毎に、検査合計データを更新しなけれ
ばならない。この結果、検査合計データが維持されてい
る間、読み取り及び書き込みシステムの指令の流れが妨
げられることになる。この結果速度のペナルティが生じ
るため、検査合計技法では、速度と経済性の両方を満た
した上で、完全なデータ保護を行うことができなくな
る。
【０００８】本発明の重要な目的には、システム速度に
ペナルティを伴うことなく、検査合計データ保護方法の
コスト節約を実現するデータ記憶システムを提供するこ
と、記憶された検査合計データの更新が、合理化され、
検査合計データ記憶によって、システム速度を低下させ
るボルト・ネックが生じることのないシステムを提供す
ること、検査合計操作によって、システムの読み取り指
令に関して、記憶システムを利用できなくなることのな
いシステムを提供すること、書き込み指令応答時間が、
書き込み指令及び検査合計データ更新処理と結びつかな
いシステムを提供すること、故障したデータ記憶装置の
交換時に、システムを利用し続けることができるように
するシステムを提供すること、従来利用されてきたデー
タ記憶システムの欠点を克服するデータ記憶システムを
提供することがある。
ペナルティを伴うことなく、検査合計データ保護方法の
コスト節約を実現するデータ記憶システムを提供するこ
と、記憶された検査合計データの更新が、合理化され、
検査合計データ記憶によって、システム速度を低下させ
るボルト・ネックが生じることのないシステムを提供す
ること、検査合計操作によって、システムの読み取り指
令に関して、記憶システムを利用できなくなることのな
いシステムを提供すること、書き込み指令応答時間が、
書き込み指令及び検査合計データ更新処理と結びつかな
いシステムを提供すること、故障したデータ記憶装置の
交換時に、システムを利用し続けることができるように
するシステムを提供すること、従来利用されてきたデー
タ記憶システムの欠点を克服するデータ記憶システムを
提供することがある。
【０００９】
【課題を解決するための手段】要するに、本発明によれ
ば、データ読み取り及び書き込み指令を送り出す、デー
タ処理システム用のデータ記憶システムが得られる。デ
ータ記憶システムには、データ処理システムからの原始
データが書き込まれる複数の装置を備えた原始データ記
憶機構が含まれている。計算装置が、原始データから検
査合計データを計算する。該システムには、計算した検
査合計データを書き込む専用の検査合計記憶機構、及
び、専用の検査合計記憶機構への書き込みの前に、計算
した検査合計データを記憶する書き込みステージング記
憶領域若しくは機構が含まれている。
ば、データ読み取り及び書き込み指令を送り出す、デー
タ処理システム用のデータ記憶システムが得られる。デ
ータ記憶システムには、データ処理システムからの原始
データが書き込まれる複数の装置を備えた原始データ記
憶機構が含まれている。計算装置が、原始データから検
査合計データを計算する。該システムには、計算した検
査合計データを書き込む専用の検査合計記憶機構、及
び、専用の検査合計記憶機構への書き込みの前に、計算
した検査合計データを記憶する書き込みステージング記
憶領域若しくは機構が含まれている。
【００１０】又、本発明は、原始データ及びアドレス情
報を含む書き込み指令をＲＡＭステージング領域に納め
ることによって、そのステージングを行うステップと、
ステージング領域からステージされた書き込み指令を除
去し、そこから複数のＤＡＳＤのアドレス位置に原始デ
ータを書き込むステップが含まれる、データ処理システ
ムにデータを記憶するための方法を提供する。検査合計
データ回復情報が、書き込み指令に含まれるデータから
計算され、ステージング領域に記憶される。記憶された
検査合計情報は、専用の検査合計ＤＡＳＤに書き込まれ
る。
報を含む書き込み指令をＲＡＭステージング領域に納め
ることによって、そのステージングを行うステップと、
ステージング領域からステージされた書き込み指令を除
去し、そこから複数のＤＡＳＤのアドレス位置に原始デ
ータを書き込むステップが含まれる、データ処理システ
ムにデータを記憶するための方法を提供する。検査合計
データ回復情報が、書き込み指令に含まれるデータから
計算され、ステージング領域に記憶される。記憶された
検査合計情報は、専用の検査合計ＤＡＳＤに書き込まれ
る。
【００１１】
【実施例】図面を、とりわけ図１をまず参照すると、全
体が１２で表示され、本発明の原理に従って作られたデ
ータ記憶システムを備える、全体が１０で表示されたデ
ータ処理またはコンピュータ・システムの一部が示され
ている。データ処理システム１０には、チャネル・アダ
プタ１６を介して高速システム・チャネルまたはバス１
８と通信する中央演算処理装置（ＣＰＵ）１４が含まれ
ている。本発明のデータ記憶システム１２は、チャネル
１８に結合されて、システムのＣＰＵとのデータ及び指
令の交換を行う。プリンタ、キーボード、ディスプレイ
等のような他の入力／出力装置（不図示）も、システム
・チャネル１８を介してＣＰＵと通信することが可能で
ある。ＣＰＵ１４によって、または、その制御下で供給
されるデータは、チャネル１８を介してデータ記憶シス
テム１２に送られ、記憶される。これを行うため、記憶
されるデータを含む書き込み指令が、ＣＰＵからデータ
記憶システム１２に加えられる。逆に、ＣＰＵまたはデ
ータ処理システムの他のコンポーネントによる利用のた
め、データ記憶システム１２からデータ供給を行うこと
も可能である。この機能は、チャネル１８を介してシス
テム１２に結合される読み取り指令によって行われる。
体が１２で表示され、本発明の原理に従って作られたデ
ータ記憶システムを備える、全体が１０で表示されたデ
ータ処理またはコンピュータ・システムの一部が示され
ている。データ処理システム１０には、チャネル・アダ
プタ１６を介して高速システム・チャネルまたはバス１
８と通信する中央演算処理装置（ＣＰＵ）１４が含まれ
ている。本発明のデータ記憶システム１２は、チャネル
１８に結合されて、システムのＣＰＵとのデータ及び指
令の交換を行う。プリンタ、キーボード、ディスプレイ
等のような他の入力／出力装置（不図示）も、システム
・チャネル１８を介してＣＰＵと通信することが可能で
ある。ＣＰＵ１４によって、または、その制御下で供給
されるデータは、チャネル１８を介してデータ記憶シス
テム１２に送られ、記憶される。これを行うため、記憶
されるデータを含む書き込み指令が、ＣＰＵからデータ
記憶システム１２に加えられる。逆に、ＣＰＵまたはデ
ータ処理システムの他のコンポーネントによる利用のた
め、データ記憶システム１２からデータ供給を行うこと
も可能である。この機能は、チャネル１８を介してシス
テム１２に結合される読み取り指令によって行われる。
【００１２】一般に、データ記憶システム１２は、外部
で、ＣＰＵ１４から独立して実現されるものであり、デ
ータ記憶システム１２とチャネル１８の間の通信を管理
するチャネル・インターフェイス２０、及び、チャネル
１８を介して受信したデータが書き込まれ、そこから記
憶されているデータが読み取られるデータ記憶機構２２
を具備する。データ記憶機構２２と無関係にアクセスさ
れる専用検査合計データ記憶機構２４が、データ記憶機
構２２に記憶されているデータから計算される検査合計
パリティ・ビット情報の記憶のために設けられている。
検査合計情報は、データ記憶機構２２において装置が故
障した場合、失われたデータの回復及び復元を可能にす
る。
で、ＣＰＵ１４から独立して実現されるものであり、デ
ータ記憶システム１２とチャネル１８の間の通信を管理
するチャネル・インターフェイス２０、及び、チャネル
１８を介して受信したデータが書き込まれ、そこから記
憶されているデータが読み取られるデータ記憶機構２２
を具備する。データ記憶機構２２と無関係にアクセスさ
れる専用検査合計データ記憶機構２４が、データ記憶機
構２２に記憶されているデータから計算される検査合計
パリティ・ビット情報の記憶のために設けられている。
検査合計情報は、データ記憶機構２２において装置が故
障した場合、失われたデータの回復及び復元を可能にす
る。
【００１３】本発明の重要な特徴は、利用及び操作が、
インテリジェント・コントローラ２８によって調整さ
れ、最適化される書き込みステージング記憶領域２６が
データ記憶システム１２に含まれていることである。デ
ータ記憶システム１２におけるデータの流れは図２に概
略的に示されている。即ち、書き込みデータの流れは、
実戦で示され、読み取りデータの流れは、破線で示され
ている。ステージング記憶領域２６は、電力遮断の心配
のない持久ＲＡＭが望ましい。ステージング記憶領域２
６の速度は、記憶機構２２及び２４の速度に比べてかな
り高速であり、記憶領域２６の容量は、比較的大きい。
インテリジェント・コントローラ２８は、ＣＰＵ１４の
動作と並行して、また、それとほぼ無関係に動作するの
が望ましい。
インテリジェント・コントローラ２８によって調整さ
れ、最適化される書き込みステージング記憶領域２６が
データ記憶システム１２に含まれていることである。デ
ータ記憶システム１２におけるデータの流れは図２に概
略的に示されている。即ち、書き込みデータの流れは、
実戦で示され、読み取りデータの流れは、破線で示され
ている。ステージング記憶領域２６は、電力遮断の心配
のない持久ＲＡＭが望ましい。ステージング記憶領域２
６の速度は、記憶機構２２及び２４の速度に比べてかな
り高速であり、記憶領域２６の容量は、比較的大きい。
インテリジェント・コントローラ２８は、ＣＰＵ１４の
動作と並行して、また、それとほぼ無関係に動作するの
が望ましい。
【００１４】図２を参照すると、ＣＰＵ１４によってデ
ータ記憶システム１２に送られて、記憶される、原始デ
ータを含む書き込み指令は、当初、書き込みステージン
グ記憶領域２６に納められ、書き込み指令の完了の肯定
応答が、データ記憶機構２２にデータが書き込まれるの
を待たずに、送られる。書き込みステージング記憶領域
２６の速度によって、この転送は、迅速に行われ、迅速
な肯定応答によって、他のアクティビティのためにシス
テム資源が即座に解放されるが、データ記憶手順は、デ
ータ記憶システム１２内において別個に続行される。結
果として、データ記憶システム１２は、書き込み指令に
対する応答時間が迅速になる。
ータ記憶システム１２に送られて、記憶される、原始デ
ータを含む書き込み指令は、当初、書き込みステージン
グ記憶領域２６に納められ、書き込み指令の完了の肯定
応答が、データ記憶機構２２にデータが書き込まれるの
を待たずに、送られる。書き込みステージング記憶領域
２６の速度によって、この転送は、迅速に行われ、迅速
な肯定応答によって、他のアクティビティのためにシス
テム資源が即座に解放されるが、データ記憶手順は、デ
ータ記憶システム１２内において別個に続行される。結
果として、データ記憶システム１２は、書き込み指令に
対する応答時間が迅速になる。
【００１５】本発明の実施例の場合、システムの要件に
従って、用いられるＤＡＳＤアセンブリが多くなった
り、あるいは、少なくなったりする可能性があるが、デ
ータ記憶機構２２には、ＤＡＳＤアセンブリ３０、３
２、３４、及び、３６が含まれている。検査合計データ
記憶機構２４は、専用の独立したＤＡＳＤアセンブリ３
８である。検査合計データは、原始データが記憶されて
いるＤＡＳＤアセンブリ３０〜３６とは異なるＤＡＳＤ
アセンブリ３８に分離されるので、検査合計装置におけ
るデータの読み取り及び書き込みによって、データ記憶
装置へのアクセスに対する妨害が最小限にとどめられ
る。
従って、用いられるＤＡＳＤアセンブリが多くなった
り、あるいは、少なくなったりする可能性があるが、デ
ータ記憶機構２２には、ＤＡＳＤアセンブリ３０、３
２、３４、及び、３６が含まれている。検査合計データ
記憶機構２４は、専用の独立したＤＡＳＤアセンブリ３
８である。検査合計データは、原始データが記憶されて
いるＤＡＳＤアセンブリ３０〜３６とは異なるＤＡＳＤ
アセンブリ３８に分離されるので、検査合計装置におけ
るデータの読み取り及び書き込みによって、データ記憶
装置へのアクセスに対する妨害が最小限にとどめられ
る。
【００１６】当初、書き込みステージング記憶領域２６
に記憶されたデータが、引き続きＤＡＳＤアセンブリ３
０〜３６に書き込まれ、検査合計情報が計算されて、検
査合計ＤＡＳＤアセンブリ３８に書き込まれる。こうし
たデータ計算及び書き込み機能は、後述のようにＣＰＵ
１４の動作とは関係なく、それ以上の書き込み及び読み
取り指令に対するデータ記憶システム１２のアクセス可
能性を大幅に低下させることなく、制御される。
に記憶されたデータが、引き続きＤＡＳＤアセンブリ３
０〜３６に書き込まれ、検査合計情報が計算されて、検
査合計ＤＡＳＤアセンブリ３８に書き込まれる。こうし
たデータ計算及び書き込み機能は、後述のようにＣＰＵ
１４の動作とは関係なく、それ以上の書き込み及び読み
取り指令に対するデータ記憶システム１２のアクセス可
能性を大幅に低下させることなく、制御される。
【００１７】書き込まれるデータは、書き込みステージ
ング記憶領域２６に記憶されるので、いくつかのデータ
取扱いの利点が得られる可能性がある。新しいデータ
が、ステージング記憶領域２６に保持されたデータと同
じアドレスに書き込まれる場合、第１の書き込みより第
２の書き込みが優先され、書き込みステージング記憶領
域２６の第１のデータは、第２のデータに置き換えられ
ることになり、第１のデータはＤＡＳＤアセンブリに書
き込まれない。書き込みステージング記憶領域２６に存
在するデータを読み取る指令を受け取ると、該記憶領域
から迅速にデータが読取られ、ＤＡＳＤアセンブリへの
アクセスは不要である。これらの操作は、両方とも、比
較的緩慢なＤＡＳＤへのアクセスを排除するので、デー
タの取扱い速度が向上する。書き込みステージング記憶
領域２６に保持されていないデータの読み取り指令は、
従来のように、ＤＡＳＤアセンブリ３０〜３６からデー
タを読み取るやり方で処理される。
ング記憶領域２６に記憶されるので、いくつかのデータ
取扱いの利点が得られる可能性がある。新しいデータ
が、ステージング記憶領域２６に保持されたデータと同
じアドレスに書き込まれる場合、第１の書き込みより第
２の書き込みが優先され、書き込みステージング記憶領
域２６の第１のデータは、第２のデータに置き換えられ
ることになり、第１のデータはＤＡＳＤアセンブリに書
き込まれない。書き込みステージング記憶領域２６に存
在するデータを読み取る指令を受け取ると、該記憶領域
から迅速にデータが読取られ、ＤＡＳＤアセンブリへの
アクセスは不要である。これらの操作は、両方とも、比
較的緩慢なＤＡＳＤへのアクセスを排除するので、デー
タの取扱い速度が向上する。書き込みステージング記憶
領域２６に保持されていないデータの読み取り指令は、
従来のように、ＤＡＳＤアセンブリ３０〜３６からデー
タを読み取るやり方で処理される。
【００１８】図３には、データ記憶システム１２の機能
要素がより詳細に示されている。インテリジェント・コ
ントローラ２８には、共に、チャネル・インターフェイ
ス２０に接続されて、チャネル１８を介して送られてく
る読み取り指令及び書き込み指令を受信する、読み取り
指令プロセッサ４０及び書き込み指令プロセッサ４２が
含まれている。書き込み指令プロセッサ４２に関連して
いるのは、書き込みステージング記憶領域２６に記憶さ
れているデータにアクセスするための制御装置４４と、
書き込みステージング記憶領域２６に記憶されているデ
ータの待ち行列を形成するための制御装置４６である。
各ＤＡＳＤアセンブリ３０〜３８には、磁気ディスク・
ドライブ・アセンブリの形をとるのが望ましいＤＡＳＤ
装置、及び、対応する装置に書き込まれるデータのトラ
ックを保持する小形の専用トラック・バッファが設けら
れている。指令プロセッサ４０及び４２は、互いに、ま
た、データＤＡＳＤアセンブリ３０〜３６に接続され
て、通信を行うようになっている。書き込み指令プロセ
ッサ４２は、書き込みステージング記憶領域２６、検査
合計ＤＡＳＤアセンブリ３８、及び、検査合計計算装置
４８とも通信を行う。
要素がより詳細に示されている。インテリジェント・コ
ントローラ２８には、共に、チャネル・インターフェイ
ス２０に接続されて、チャネル１８を介して送られてく
る読み取り指令及び書き込み指令を受信する、読み取り
指令プロセッサ４０及び書き込み指令プロセッサ４２が
含まれている。書き込み指令プロセッサ４２に関連して
いるのは、書き込みステージング記憶領域２６に記憶さ
れているデータにアクセスするための制御装置４４と、
書き込みステージング記憶領域２６に記憶されているデ
ータの待ち行列を形成するための制御装置４６である。
各ＤＡＳＤアセンブリ３０〜３８には、磁気ディスク・
ドライブ・アセンブリの形をとるのが望ましいＤＡＳＤ
装置、及び、対応する装置に書き込まれるデータのトラ
ックを保持する小形の専用トラック・バッファが設けら
れている。指令プロセッサ４０及び４２は、互いに、ま
た、データＤＡＳＤアセンブリ３０〜３６に接続され
て、通信を行うようになっている。書き込み指令プロセ
ッサ４２は、書き込みステージング記憶領域２６、検査
合計ＤＡＳＤアセンブリ３８、及び、検査合計計算装置
４８とも通信を行う。
【００１９】一般的な検査合計データ回復方法を用いる
ことが可能である。例えば、４つのＤＡＳＤアセンブリ
３０〜３６の同じ物理的アドレスに、下記のデータ・ビ
ットが記憶されるものと仮定する。下記表において、４
組のデータ・ビットは、データ１〜４で識別される。ビ
ット列について排他的ＯＲ計算を行って、検査合計ビッ
ト行に示すようなビット列の横パリティを求めることに
よって、検査合計ビットが得られる。検査合計データ
は、データ回復に備えて記憶される。 表１ １００１０１００ データ１ １１１１０１０１ データ２ ０００１１０１１ データ３ １１１１００１１ データ４ １０００１００１ 検査合計ビット
ことが可能である。例えば、４つのＤＡＳＤアセンブリ
３０〜３６の同じ物理的アドレスに、下記のデータ・ビ
ットが記憶されるものと仮定する。下記表において、４
組のデータ・ビットは、データ１〜４で識別される。ビ
ット列について排他的ＯＲ計算を行って、検査合計ビッ
ト行に示すようなビット列の横パリティを求めることに
よって、検査合計ビットが得られる。検査合計データ
は、データ回復に備えて記憶される。 表１ １００１０１００ データ１ １１１１０１０１ データ２ ０００１１０１１ データ３ １１１１００１１ データ４ １０００１００１ 検査合計ビット
【００２０】ＤＡＳＤアセンブリ３０〜３６の１つにお
けるデータが失われても、検査合計情報を用いて回復す
ることができる。例えば、表１のデータ３が失われた場
合、残りの原始データ及び検査合計データについて、排
他的ＯＲ計算が行われ、横パリティビットが、失われた
データ・ビットと同じになる。 表２ １０００１００１ 検査合計ビット １００１０１００ データ１ １１１１０１０１ データ２ １１１１００１１ データ４ ０００１１０１１ 回復したデータ３
けるデータが失われても、検査合計情報を用いて回復す
ることができる。例えば、表１のデータ３が失われた場
合、残りの原始データ及び検査合計データについて、排
他的ＯＲ計算が行われ、横パリティビットが、失われた
データ・ビットと同じになる。 表２ １０００１００１ 検査合計ビット １００１０１００ データ１ １１１１０１０１ データ２ １１１１００１１ データ４ ０００１１０１１ 回復したデータ３
【００２１】データが重ね書きによって置き換えられる
と、検査合計データの更新も行われる。上記表１のデー
タ２が、新しいデータ２に置き換えられるものと仮定す
る。全原始データの横パリティ・ビットを求めることに
よって、新しい検査合計ビットを計算することが可能で
ある。 表３ １００１０１００ データ１ １０１１１０００ 新データ２ ０００１１０１１ データ３ １１１１００１１ データ４ １１０００１００ 新検査合計ビット
と、検査合計データの更新も行われる。上記表１のデー
タ２が、新しいデータ２に置き換えられるものと仮定す
る。全原始データの横パリティ・ビットを求めることに
よって、新しい検査合計ビットを計算することが可能で
ある。 表３ １００１０１００ データ１ １０１１１０００ 新データ２ ０００１１０１１ データ３ １１１１００１１ データ４ １１０００１００ 新検査合計ビット
【００２２】この計算には、全てのデータＤＡＳＤアセ
ンブリからデータを読み取ることが必要になるので、新
データ２及び旧データ２と、既存の検査合計データから
新検査合計データを計算することが望ましい。まず、新
データと置き換えられるデータに関して、排他的ＯＲ計
算が行われる。 表４ １１１１０１０１ 旧データ２ １０１１１０００ 新データ２ ０１００１１０１ データ２の排他的ＯＲビット
ンブリからデータを読み取ることが必要になるので、新
データ２及び旧データ２と、既存の検査合計データから
新検査合計データを計算することが望ましい。まず、新
データと置き換えられるデータに関して、排他的ＯＲ計
算が行われる。 表４ １１１１０１０１ 旧データ２ １０１１１０００ 新データ２ ０１００１１０１ データ２の排他的ＯＲビット
【００２３】次に、新しい検査合計ビットを得るため
に、結果得られたデータ２の排他的ＯＲビットと既存の
検査合計ビットが排他的ＯＲ計算によって比較される。 表５ ０１００１１０１ データ２の排他的ＯＲビット １０００１００１ 旧検査合計ビット １１０００１００ 新検査合計ビット
に、結果得られたデータ２の排他的ＯＲビットと既存の
検査合計ビットが排他的ＯＲ計算によって比較される。 表５ ０１００１１０１ データ２の排他的ＯＲビット １０００１００１ 旧検査合計ビット １１０００１００ 新検査合計ビット
【００２４】このタイプの検査合計データ回復アプロー
チによって、従来の実施例には望ましくない遅延が生じ
た。書き込み指令は、どれも、既存のデータを読み取
り、排他的ＯＲ計算を行い、新しいデータを書き込むこ
とを必要とする。さらに、既存の検査合計データを読み
取り、別の排他的ＯＲ計算を行い、新しい検査合計デー
タを書き込まなければならない。これらの読み取り及び
書き込みは、他の読み取り指令の妨害になり、この妨害
のために、検査合計システムの性能が劣化することにな
る。後述のように、ＤＡＳＤ３０〜３６に対する不必要
な書き込み指令を回避することによって、データ記憶シ
ステム１２においてこの妨害が減少することになる。原
始データの読み取り及び書き込みは、いくつかのＤＡＳ
Ｄ間で分散されるが、検査合計データの読み取り及び書
き込みは、１つのＤＡＳＤまたは少数のＤＡＳＤに集中
する。どの書き込み指令も、検査合計ＤＡＳＤに対する
アクセスが必要であり、結果生じるボトルネックのため
に、記憶システムの応答時間が増し、データ処理システ
ムの速度が低下する。
チによって、従来の実施例には望ましくない遅延が生じ
た。書き込み指令は、どれも、既存のデータを読み取
り、排他的ＯＲ計算を行い、新しいデータを書き込むこ
とを必要とする。さらに、既存の検査合計データを読み
取り、別の排他的ＯＲ計算を行い、新しい検査合計デー
タを書き込まなければならない。これらの読み取り及び
書き込みは、他の読み取り指令の妨害になり、この妨害
のために、検査合計システムの性能が劣化することにな
る。後述のように、ＤＡＳＤ３０〜３６に対する不必要
な書き込み指令を回避することによって、データ記憶シ
ステム１２においてこの妨害が減少することになる。原
始データの読み取り及び書き込みは、いくつかのＤＡＳ
Ｄ間で分散されるが、検査合計データの読み取り及び書
き込みは、１つのＤＡＳＤまたは少数のＤＡＳＤに集中
する。どの書き込み指令も、検査合計ＤＡＳＤに対する
アクセスが必要であり、結果生じるボトルネックのため
に、記憶システムの応答時間が増し、データ処理システ
ムの速度が低下する。
【００２５】前述のように、検査合計データを記憶する
ために専用のＤＡＳＤアセンブリ３８を用いることによ
って、ＤＡＳＤアセンブリ３８に対する書き込み時に、
データＤＡＳＤアセンブリ３０〜３６にアクセスし、読
み取り指令を実行することが可能になる。データＤＡＳ
Ｄアセンブリ３０〜３６は、全て、同じ容量を有してい
る必要はない。ＤＡＳＤアセンブリ３８は、最大のデー
タＤＡＳＤと同じか、あるいは、保護すべき任意のデー
タＤＡＳＤアセンブリにおける最大のデータ量と同じ容
量を有していることが望ましい。所望の場合、２つ以上
の検査合計ＤＡＳＤアセンブリを用いることも可能であ
る。
ために専用のＤＡＳＤアセンブリ３８を用いることによ
って、ＤＡＳＤアセンブリ３８に対する書き込み時に、
データＤＡＳＤアセンブリ３０〜３６にアクセスし、読
み取り指令を実行することが可能になる。データＤＡＳ
Ｄアセンブリ３０〜３６は、全て、同じ容量を有してい
る必要はない。ＤＡＳＤアセンブリ３８は、最大のデー
タＤＡＳＤと同じか、あるいは、保護すべき任意のデー
タＤＡＳＤアセンブリにおける最大のデータ量と同じ容
量を有していることが望ましい。所望の場合、２つ以上
の検査合計ＤＡＳＤアセンブリを用いることも可能であ
る。
【００２６】本発明のデータ記憶システム１２の場合、
チャネル・インターフェイス２０を介して結合された全
ての書き込み指令は、コントローラ２８の書き込み指令
プロセッサ４２によって書き込みステージング記憶領域
２６に送られる。書き込み指令を書き込みステージング
記憶領域２６に記憶すると、インテリジェント・コント
ローラ２８は、インターフェイス２０及びチャネル１８
を介して、書き込み指令の実行が完成したことをＣＰＵ
に伝えるので、書き込み実行の遅延が回避される。デー
タ処理システム１０の動作の続行とは関係なく、新たに
記憶される書き込み指令の内容に置き換えられるデータ
は、目標ＤＡＳＤから読み取られて、新しいデータと共
に検査合計計算装置４８に送られる。結果得られる排他
的ＯＲビットは、書き込みステージング記憶領域２６に
記憶される。
チャネル・インターフェイス２０を介して結合された全
ての書き込み指令は、コントローラ２８の書き込み指令
プロセッサ４２によって書き込みステージング記憶領域
２６に送られる。書き込み指令を書き込みステージング
記憶領域２６に記憶すると、インテリジェント・コント
ローラ２８は、インターフェイス２０及びチャネル１８
を介して、書き込み指令の実行が完成したことをＣＰＵ
に伝えるので、書き込み実行の遅延が回避される。デー
タ処理システム１０の動作の続行とは関係なく、新たに
記憶される書き込み指令の内容に置き換えられるデータ
は、目標ＤＡＳＤから読み取られて、新しいデータと共
に検査合計計算装置４８に送られる。結果得られる排他
的ＯＲビットは、書き込みステージング記憶領域２６に
記憶される。
【００２７】典型的なディスク・バッファ及びキャッシ
ュ構成とは異なり、書き込みステージング記憶領域２６
は、比較的大容量であって、データ・スループットを合
理化し、検査合計ＤＡＳＤアセンブリ３８に対するアク
セスの所要時間を最小限にとどめて、従来のシステムで
経験した検査合計のボルトネック問題を回避するデータ
処理技法の利用を可能ならしめる。書き込みステージン
グ記憶領域２６の容量は、関連する検査合計情報と共
に、数百ないし数千の書き込み指令を保持するのに十分
な大きさであることが望ましい。例えば、容量が約５０
０メガバイト（Ｍｂ）以上、平均書き込み指令長が約４
キロバイト（Ｋｂ）、最大書き込み指令長が２５６Ｋｂ
のＤＡＳＤ装置を備えたデータ処理システムの場合、本
発明の利点は、最小サイズが約１Ｍｂの書き込みステー
ジング記憶領域で実現することができるが、望ましいの
は、２Ｍｂ〜１６Ｍｂの範囲であり、特に約８Ｍｂの値
が望ましい。
ュ構成とは異なり、書き込みステージング記憶領域２６
は、比較的大容量であって、データ・スループットを合
理化し、検査合計ＤＡＳＤアセンブリ３８に対するアク
セスの所要時間を最小限にとどめて、従来のシステムで
経験した検査合計のボルトネック問題を回避するデータ
処理技法の利用を可能ならしめる。書き込みステージン
グ記憶領域２６の容量は、関連する検査合計情報と共
に、数百ないし数千の書き込み指令を保持するのに十分
な大きさであることが望ましい。例えば、容量が約５０
０メガバイト（Ｍｂ）以上、平均書き込み指令長が約４
キロバイト（Ｋｂ）、最大書き込み指令長が２５６Ｋｂ
のＤＡＳＤ装置を備えたデータ処理システムの場合、本
発明の利点は、最小サイズが約１Ｍｂの書き込みステー
ジング記憶領域で実現することができるが、望ましいの
は、２Ｍｂ〜１６Ｍｂの範囲であり、特に約８Ｍｂの値
が望ましい。
【００２８】原始データ及び検査合計データが、ＤＡＳ
Ｄの磁気媒体表面の経路に沿って掃引する変換ヘッドに
よってＤＡＳＤアセンブリ３０〜３８に書き込まれる。
媒体上に形成されたトラックのデータ記憶セクタは、デ
ータの書き込みまたは読み取りを行う媒体の特定の領域
と整合のとれるように、ヘッドの位置決めを行うのに用
いられるアドレスを有しており、これらのアドレスは、
ヘッドの掃引経路に関連したシーケンスを備えている。
例えば、典型的なＤＡＳＤアセンブリの場合、ヘッド
は、最低の物理データ・アドレスから最高の物理データ
・アドレスへと掃引する。比較的大きいステージング記
憶領域を用いる理由の１つは、ＤＡＳＤアセンブリ３８
に対するデータの書き込みと掃引経路に沿った物理デー
タ・アドレスを調整して、ＤＡＳＤアセンブリ３８の動
作速度を増すことによって、システムの性能を高めるデ
ータ待ち行列技法の利用が可能になるためである。
Ｄの磁気媒体表面の経路に沿って掃引する変換ヘッドに
よってＤＡＳＤアセンブリ３０〜３８に書き込まれる。
媒体上に形成されたトラックのデータ記憶セクタは、デ
ータの書き込みまたは読み取りを行う媒体の特定の領域
と整合のとれるように、ヘッドの位置決めを行うのに用
いられるアドレスを有しており、これらのアドレスは、
ヘッドの掃引経路に関連したシーケンスを備えている。
例えば、典型的なＤＡＳＤアセンブリの場合、ヘッド
は、最低の物理データ・アドレスから最高の物理データ
・アドレスへと掃引する。比較的大きいステージング記
憶領域を用いる理由の１つは、ＤＡＳＤアセンブリ３８
に対するデータの書き込みと掃引経路に沿った物理デー
タ・アドレスを調整して、ＤＡＳＤアセンブリ３８の動
作速度を増すことによって、システムの性能を高めるデ
ータ待ち行列技法の利用が可能になるためである。
【００２９】図３に示すように、書き込み指令待ち行列
制御装置４６には、データ・ブロック化機能及び掃引順
序づけ機能が備わっている。通常、ステージング記憶領
域２６には、データＤＡＳＤ３０〜３６の１つに対する
書き込み準備の整った多数の書き込み指令が充填され
る。各書き込み指令は、検査合計計算装置によって得ら
れる、対応する排他的ＯＲ検査合計計算結果に関連して
いる。この排他的ＯＲ検査合計データは、ＤＡＳＤアセ
ンブリ３８に書き込まれる新しい検査合計データの計算
に用いられる。書き込み指令原始データと検査合計デー
タは、同じ物理アドレスを有しているが、ただし、異な
るＤＡＳＤアセンブリに有している、すなわち、検査合
計データはＤＡＳＤアセンブリ３８、原始データは、Ｄ
ＡＳＤアセンブリ３０〜３６の１つに有している。
制御装置４６には、データ・ブロック化機能及び掃引順
序づけ機能が備わっている。通常、ステージング記憶領
域２６には、データＤＡＳＤ３０〜３６の１つに対する
書き込み準備の整った多数の書き込み指令が充填され
る。各書き込み指令は、検査合計計算装置によって得ら
れる、対応する排他的ＯＲ検査合計計算結果に関連して
いる。この排他的ＯＲ検査合計データは、ＤＡＳＤアセ
ンブリ３８に書き込まれる新しい検査合計データの計算
に用いられる。書き込み指令原始データと検査合計デー
タは、同じ物理アドレスを有しているが、ただし、異な
るＤＡＳＤアセンブリに有している、すなわち、検査合
計データはＤＡＳＤアセンブリ３８、原始データは、Ｄ
ＡＳＤアセンブリ３０〜３６の１つに有している。
【００３０】データが書き込みステージング記憶領域２
６から除去されて、ＤＡＳＤに書き込まれる際、既存の
検査合計データを得るため、ＤＡＳＤアセンブリ３８の
読み取りが行われる。既存の検査合計データは、書き込
みステージング記憶領域２６からの検査合計計算データ
と共に、検査合計計算装置４８に送られ、新しい検査合
計データを得るために、排他的ＯＲ計算が行われ、この
新しい検査合計データが、さらにＤＡＳＤアセンブリ３
８に書き込まれる。検査合計計算装置４８は、旧データ
の読み取りを可能にし、さらに、変換ヘッドの下で磁気
媒体の連続パスまたは閉パスを行って新データの書き込
みを可なえるようにするのに十分なほど、高速であるこ
とが望ましい。
６から除去されて、ＤＡＳＤに書き込まれる際、既存の
検査合計データを得るため、ＤＡＳＤアセンブリ３８の
読み取りが行われる。既存の検査合計データは、書き込
みステージング記憶領域２６からの検査合計計算データ
と共に、検査合計計算装置４８に送られ、新しい検査合
計データを得るために、排他的ＯＲ計算が行われ、この
新しい検査合計データが、さらにＤＡＳＤアセンブリ３
８に書き込まれる。検査合計計算装置４８は、旧データ
の読み取りを可能にし、さらに、変換ヘッドの下で磁気
媒体の連続パスまたは閉パスを行って新データの書き込
みを可なえるようにするのに十分なほど、高速であるこ
とが望ましい。
【００３１】もう１つの代替例では、既存の検査合計デ
ータを読み取り、排他的ＯＲ計算を行って、その結果、
すなわち、新しい検査合計データを書き込みステージン
グ記憶領域２６に記憶する。このアプローチの場合、検
査合計データが、書き込みステージング記憶領域２６か
らＤＡＳＤアセンブリ３８に書き込まれ、それ以上の計
算は不要である。ＤＡＳＤアセンブリ３８に新しい検査
合計データが書き込まれる時、または、それ以前に、デ
ータＤＡＳＤアセンブリ３０〜３６の１つのおける同じ
物理アドレスに、対応する新しい原始データの書き込み
が行われる。後述の書き込み優先機能の利点を最大限に
生かすには、新しい原始データを書き込みステージング
記憶領域２６に保持し、対応する検査合計データの書き
込みが行われるまで、ＤＡＳＤ３０〜３６に対するデー
タの書き込みを遅延させるのが望ましい。
ータを読み取り、排他的ＯＲ計算を行って、その結果、
すなわち、新しい検査合計データを書き込みステージン
グ記憶領域２６に記憶する。このアプローチの場合、検
査合計データが、書き込みステージング記憶領域２６か
らＤＡＳＤアセンブリ３８に書き込まれ、それ以上の計
算は不要である。ＤＡＳＤアセンブリ３８に新しい検査
合計データが書き込まれる時、または、それ以前に、デ
ータＤＡＳＤアセンブリ３０〜３６の１つのおける同じ
物理アドレスに、対応する新しい原始データの書き込み
が行われる。後述の書き込み優先機能の利点を最大限に
生かすには、新しい原始データを書き込みステージング
記憶領域２６に保持し、対応する検査合計データの書き
込みが行われるまで、ＤＡＳＤ３０〜３６に対するデー
タの書き込みを遅延させるのが望ましい。
【００３２】制御装置４６のデータ・ブロック化機能
は、隣接したアドレス及び連続したアドレスを備えるデ
ータを識別することによって行われる。書き込みステー
ジング記憶領域２６に納められている間に、このデータ
が単一の書き込み指令に含まれるデータ・ブロックをな
すように組み合わせられてから、ＤＡＳＤアセンブリに
書き込まれる。１つの長い指令を実行する方が、いくつ
かの短い指令を実行するよりも速いので、これによって
書き込み操作の速度が増すことになる。制御装置４６の
掃引機能は、物理アドレスが、検査合計ＤＡＳＤ３８に
対するヘッドの掃引経路と同じ順序になるように、記憶
されているデータの順序づけを行うことによって実施さ
れる。ヘッドが記憶媒体を掃引する際、この順序で待ち
行列に入れられたデータが、ＤＡＳＤアセンブリに流
れ、不必要なヘッドの移動を伴わずにデータの書き込み
が行われる。ヘッドのシーク移動で失われる時間が、最
小限に抑えられる。本発明の望ましい実施例の場合、記
憶領域は十分に大きいので、典型的な操作の場合、ヘッ
ドがデータ記憶媒体の掃引を行うにつれて、平均して、
ほぼ３つ目または４つ目のトラック毎に、検査合計デー
タの書き込みが行われることになる。
は、隣接したアドレス及び連続したアドレスを備えるデ
ータを識別することによって行われる。書き込みステー
ジング記憶領域２６に納められている間に、このデータ
が単一の書き込み指令に含まれるデータ・ブロックをな
すように組み合わせられてから、ＤＡＳＤアセンブリに
書き込まれる。１つの長い指令を実行する方が、いくつ
かの短い指令を実行するよりも速いので、これによって
書き込み操作の速度が増すことになる。制御装置４６の
掃引機能は、物理アドレスが、検査合計ＤＡＳＤ３８に
対するヘッドの掃引経路と同じ順序になるように、記憶
されているデータの順序づけを行うことによって実施さ
れる。ヘッドが記憶媒体を掃引する際、この順序で待ち
行列に入れられたデータが、ＤＡＳＤアセンブリに流
れ、不必要なヘッドの移動を伴わずにデータの書き込み
が行われる。ヘッドのシーク移動で失われる時間が、最
小限に抑えられる。本発明の望ましい実施例の場合、記
憶領域は十分に大きいので、典型的な操作の場合、ヘッ
ドがデータ記憶媒体の掃引を行うにつれて、平均して、
ほぼ３つ目または４つ目のトラック毎に、検査合計デー
タの書き込みが行われることになる。
【００３３】ステージされたデータのアクセス制御装置
４４は、ＤＡＳＤアセンブリの１つに対するデータの書
き込みに先立って、書き込みステージング記憶領域２６
に記憶されているデータにアクセスし、これを利用でき
るようにする。制御装置４４には、高速読み取り機能が
備わっている。読み取り指令プロセッサ４０が、読み取
り指令を受信すると、必要なデータが書き込みステージ
ング記憶領域２６に存在するか否かを確かめるため、制
御装置４４に対して質問を行う。存在する場合、そのデ
ータが読み取り指令プロセッサに与えられ、ＤＡＳＤア
センブリにアクセスすることを必要とせずに、読み取り
指令が実行される。この結果、ＲＡＭ速度はＤＡＳＤ速
度に比べてかなり速いので、速度を増すことになる。一
般的なＤＡＳＤのアクセス時間は、ほぼミリ秒の範囲内
とすることができ、一方、一般的なＲＡＭ記憶の場合の
データ・アクセス時間は、ナノ秒の範囲内にすることが
できる。また、ＤＡＳＤアセンブリ３０〜３６のトラッ
ク・バッファにおいて、必要なデータを提供することも
でき、これによって、高速読み取りのソースが追加され
ることになる。
４４は、ＤＡＳＤアセンブリの１つに対するデータの書
き込みに先立って、書き込みステージング記憶領域２６
に記憶されているデータにアクセスし、これを利用でき
るようにする。制御装置４４には、高速読み取り機能が
備わっている。読み取り指令プロセッサ４０が、読み取
り指令を受信すると、必要なデータが書き込みステージ
ング記憶領域２６に存在するか否かを確かめるため、制
御装置４４に対して質問を行う。存在する場合、そのデ
ータが読み取り指令プロセッサに与えられ、ＤＡＳＤア
センブリにアクセスすることを必要とせずに、読み取り
指令が実行される。この結果、ＲＡＭ速度はＤＡＳＤ速
度に比べてかなり速いので、速度を増すことになる。一
般的なＤＡＳＤのアクセス時間は、ほぼミリ秒の範囲内
とすることができ、一方、一般的なＲＡＭ記憶の場合の
データ・アクセス時間は、ナノ秒の範囲内にすることが
できる。また、ＤＡＳＤアセンブリ３０〜３６のトラッ
ク・バッファにおいて、必要なデータを提供することも
でき、これによって、高速読み取りのソースが追加され
ることになる。
【００３４】ステージされたデータのアクセス制御装置
４４は、書き込み優先機能も備えている。書き込み指令
プロセッサ４２が受信する書き込み指令をチェックし
て、それが、書き込みステージング記憶領域２６に保持
されているデータの重ね書きであるか否かが判定され
る。重ね書きであれば、置き換えられるデータは、デー
タ書き込み待ち行列から除去され、新しい書き込み指令
と共に検査合計計算装置４８に送られて、新しい排他的
ＯＲ計算が行われることになる。次に、新しいデータ及
び対応する検査合計データが、書き込みステージング記
憶領域２６に加えられる。この結果、ＤＡＳＤアセンブ
リに対する重ね書きデータの書き込みが回避されること
によって、データ記憶システム１２の動作速度が増すこ
とになる。
４４は、書き込み優先機能も備えている。書き込み指令
プロセッサ４２が受信する書き込み指令をチェックし
て、それが、書き込みステージング記憶領域２６に保持
されているデータの重ね書きであるか否かが判定され
る。重ね書きであれば、置き換えられるデータは、デー
タ書き込み待ち行列から除去され、新しい書き込み指令
と共に検査合計計算装置４８に送られて、新しい排他的
ＯＲ計算が行われることになる。次に、新しいデータ及
び対応する検査合計データが、書き込みステージング記
憶領域２６に加えられる。この結果、ＤＡＳＤアセンブ
リに対する重ね書きデータの書き込みが回避されること
によって、データ記憶システム１２の動作速度が増すこ
とになる。
【００３５】書き込み指令の受信後に、既存データを読
み取り、排他的ＯＲ計算を実施する案に対する代替案と
して、置き換えられるべき先在データを読み取らずに、
書き込み指令を書き込みステージング記憶領域２６に記
憶することができる。このアプローチの場合、データＤ
ＡＳＤと検査合計ＤＡＳＤの両方について読み取りが行
われ、書き込み指令が待ち行列の先頭に達すると、排他
的ＯＲ計算が行われることになる。この利点は、書き込
み優先によって、最終検査合計の計算及びデータと検査
合計の書き込みが排除されるだけでなく、初期データ読
み取り及び検査合計計算の必要もなくなるという点にあ
る。
み取り、排他的ＯＲ計算を実施する案に対する代替案と
して、置き換えられるべき先在データを読み取らずに、
書き込み指令を書き込みステージング記憶領域２６に記
憶することができる。このアプローチの場合、データＤ
ＡＳＤと検査合計ＤＡＳＤの両方について読み取りが行
われ、書き込み指令が待ち行列の先頭に達すると、排他
的ＯＲ計算が行われることになる。この利点は、書き込
み優先によって、最終検査合計の計算及びデータと検査
合計の書き込みが排除されるだけでなく、初期データ読
み取り及び検査合計計算の必要もなくなるという点にあ
る。
【００３６】検査合計計算装置は、独立した装置とする
のではなく、インテリジェント・コントローラ２８また
は書き込みステージング記憶領域２６に組み込むことも
可能である。書き込みステージング記録領域２６には、
電力遮断を免れるためのバッテリによるバックアップ電
源を備えたＤＲＡＭまたはＳＲＡＭを含めることができ
る。代替案として、非持久性ＲＡＭを、電力が失われた
後、ＲＡＭ内容を回復するためのＤＡＳＤ書き込みジャ
ーナルに関連して用いることができる。電荷のウェルま
たは磁気粒子といった他の持久ＲＡＭも利用することが
可能である。
のではなく、インテリジェント・コントローラ２８また
は書き込みステージング記憶領域２６に組み込むことも
可能である。書き込みステージング記録領域２６には、
電力遮断を免れるためのバッテリによるバックアップ電
源を備えたＤＲＡＭまたはＳＲＡＭを含めることができ
る。代替案として、非持久性ＲＡＭを、電力が失われた
後、ＲＡＭ内容を回復するためのＤＡＳＤ書き込みジャ
ーナルに関連して用いることができる。電荷のウェルま
たは磁気粒子といった他の持久ＲＡＭも利用することが
可能である。
【００３７】電力が遮断されると、データ記憶状況が保
持され、ＤＡＳＤアセンブリ３０〜３８にまだ書き込ま
れていないデータの損失は生じない。さらに、データＤ
ＡＳＤアセンブリの１つが故障し、交換の必要がある場
合、記憶システム１２の利用可能性を維持することがで
きる。読み取り指令を実行するために、他のＤＡＳＤア
センブリを利用することが可能であり、また、検査合計
データ、及び、記憶されている他の原始データを用いて
アクセスし、回復するために、明らかに故障したデータ
ＤＡＳＤアセンブリに記憶されていたデータを利用する
ことが可能である。さらに、データＤＡＳＤの１つが使
用禁止になっても、引き続き書き込み指令を実行するこ
とが可能である。
持され、ＤＡＳＤアセンブリ３０〜３８にまだ書き込ま
れていないデータの損失は生じない。さらに、データＤ
ＡＳＤアセンブリの１つが故障し、交換の必要がある場
合、記憶システム１２の利用可能性を維持することがで
きる。読み取り指令を実行するために、他のＤＡＳＤア
センブリを利用することが可能であり、また、検査合計
データ、及び、記憶されている他の原始データを用いて
アクセスし、回復するために、明らかに故障したデータ
ＤＡＳＤアセンブリに記憶されていたデータを利用する
ことが可能である。さらに、データＤＡＳＤの１つが使
用禁止になっても、引き続き書き込み指令を実行するこ
とが可能である。
【００３８】
【発明の効果】データ処理システムの動作を遅らせるこ
となくデータ記憶システムにおいて書き込み指令及び検
査合計データを処理することができる。
となくデータ記憶システムにおいて書き込み指令及び検
査合計データを処理することができる。
【図１】本発明に従って作られたデータ記憶システムを
備えるデータ処理システムの単純化された、部分概略ブ
ロック図である。
備えるデータ処理システムの単純化された、部分概略ブ
ロック図である。
【図２】本発明のデータ記憶システムにおけるデータの
流れを示す概略ブロック図である。
流れを示す概略ブロック図である。
【図３】本発明のデータ記憶システムの機能要素に関す
る概略ブロック図である。
る概略ブロック図である。
１２・・・データ記憶システム、２０・・・チャネル・
インターフェイス、２２・・・データ記憶機構、 ２
４・・・検査合計データ記憶機構、２６・・・書込みス
テージング記憶領域、２８・・・インテリジェント・コ
ントローラ
インターフェイス、２２・・・データ記憶機構、 ２
４・・・検査合計データ記憶機構、２６・・・書込みス
テージング記憶領域、２８・・・インテリジェント・コ
ントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビツド・アラン・ストジニスキー アメリカ合衆国ミネソタ州ロリエスター、 セコンド・ストリート・ノース・ウエスト 3716番地 (56)参考文献 特開 平２−297777（ＪＰ，Ａ) 特開 平２−291011（ＪＰ，Ａ) 特開 平２−236714（ＪＰ，Ａ) 特開 平２−148124（ＪＰ，Ａ)
Claims (9)
- 【請求項１】 データ読み取り及び書き込み指令を出す
データ処理システムからの原始データが書き込まれる複
数の記憶装置を具備した原始データ記憶機構と、 前記原始データから検査合計データを計算する計算手段
と、 計算した検査合計データが書き込まれる専用検査合計記
憶機構と、 前記専用検査合計記憶機構への書き込みの前に、計算し
た検査合計データを記憶する書き込みステージング記憶
領域と、 データ処理システムと並行動作し、読み取り及び書き込
み指令に応答して、データ記憶システムを制御するコン
トローラと、 前記コントローラに含まれる、前記ステージング領域に
おいて、連続したアドレスを有する検査合計情報を識別
し、見つけた検査合計情報を組み合わせて単一ブロック
にするブロック化手段と、 を有するデータ記憶システム。 - 【請求項２】 前記原始データ記憶機構の前記複数の装
置は複数の直接アクセス記憶装置（ＤＡＳＤ）であり、
前記専用検査合計記憶機構は、もう１つのＤＡＳＤであ
る請求項１に記載のデータ記憶システム。 - 【請求項３】 前記書き込みステージング記憶領域が、
ＲＡＭから成ることを特徴とする、請求項２に記載のデ
ータ記憶システム。 - 【請求項４】 前記コントローラには、書き込み指令を
前記書き込みステージング記憶領域に納め、前記書き込
みステージング記憶領域に書き込み指令が納められるの
に応答して、書き込み指令の実行を肯定する書き込み指
令処理手段が含まれているということを特徴とする、請
求項２に記載のデータ記憶システム。 - 【請求項５】データ読み取り及び書き込み指令を出すデ
ータ処理システムからの原始データが書き込まれる複数
の記憶装置を具備した原始データ記憶機構と、 前記原始データから検査合計データを計算する計算手段
と、 計算した検査合計データが書き込まれる専用検査合計記
憶機構と、 前記専用検査合計記憶機構への書き込みの前に、計算し
た検査合計データを記憶する書き込みステージング記憶
領域と、 データ処理システムと並行動作し、読み取り及び書き込
み指令に応答して、データ記憶システムを制御するコン
トローラと、 前記コントローラに含まれる、前記ステージング領域に
おいて、検査合計データを前記専用検査合計記憶機構の
アドレスに対応する順序に順序づけを行う手段と、 を有するデータ記憶システム。 - 【請求項６】データ読み取り及び書き込み指令を出すデ
ータ処理システムからの原始データが書き込まれる複数
の記憶装置を具備した原始データ記憶機構と、 前記原始データから検査合計データを計算する計算手段
と、 計算した検査合計データが書き込まれる専用検査合計記
憶機構と、 前記複数の記憶装置および前記専用検査合計記憶機構に
より共用され、前記専用検査合計記憶機構への書き込み
の前に、計算した検査合計データおよびデータ処理シス
テムからのデータを記憶する書き込みステージング記憶
領域と、 データ処理システムと並行動作し、読み取り及び書き込
み指令に応答して、データ記憶システムを制御するコン
トローラと、 前記コントローラに含まれる、前記書き込みステージン
グ記憶領域み記憶されている書き込み指令と同じアドレ
スの新しい書き込み指令を受け取るとき、該書き込み指
令を該新しい書き込み指令で置き換える書き込み差し替
え手段と、 を有するデータ記憶システム。 - 【請求項７】 前記コントローラには、前記書き込みス
テージング記憶領域からデータを読み取って、読み取り
指令を実行する読み取り指令処理手段が含まれていると
いうことを特徴とする、請求項６に記載のデータ記憶シ
ステム。 - 【請求項８】 原始データ及びアドレス情報を含む書き
込み指令をＲＡＭステージング領域に納めることによっ
て、それらをステージするステップと、 ステージング領域からステージされた書き込み指令を除
去し、そこからの原始データを複数のデータＤＡＳＤの
アドレス位置に書き込むステップと、 書き込み指令に含まれたデータから検査合計データ回復
情報を計算するステップと、 ステージされた書き込み指令に応答する検査合計情報を
記憶領域に記憶するステップと、 前記ステージング領域において、連続したアドレスを有
する検査合計情報を識別し、見つけた検査合計情報を組
み合わせて単一ブロックにするステップと、 前記検査合計情報を専用検査合計ＤＡＳＤに書き込むス
テップと、 から成るデータを記憶する方法。 - 【請求項９】 前記ステージング領域に記憶された検査
合計情報を待ち行列に入れて、検査合計ＤＡＳＤにおけ
る物理的アドレスに対応するアドレス・シーケンスを形
成することを含む請求項８に記載のデータを記憶する方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/648,944 US5239640A (en) | 1991-02-01 | 1991-02-01 | Data storage system and method including data and checksum write staging storage |
| US648944 | 1991-02-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04278641A JPH04278641A (ja) | 1992-10-05 |
| JPH087702B2 true JPH087702B2 (ja) | 1996-01-29 |
Family
ID=24602855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3318794A Expired - Lifetime JPH087702B2 (ja) | 1991-02-01 | 1991-12-03 | データ記憶システム及び方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5239640A (ja) |
| EP (1) | EP0497067A1 (ja) |
| JP (1) | JPH087702B2 (ja) |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2743606B2 (ja) * | 1991-04-11 | 1998-04-22 | 三菱電機株式会社 | アレイ型記録装置 |
| US5680570A (en) * | 1991-06-12 | 1997-10-21 | Quantum Corporation | Memory system with dynamically allocatable non-volatile storage capability |
| US5442752A (en) * | 1992-01-24 | 1995-08-15 | International Business Machines Corporation | Data storage method for DASD arrays using striping based on file length |
| US5469566A (en) * | 1992-03-12 | 1995-11-21 | Emc Corporation | Flexible parity generation circuit for intermittently generating a parity for a plurality of data channels in a redundant array of storage units |
| US5708668A (en) * | 1992-05-06 | 1998-01-13 | International Business Machines Corporation | Method and apparatus for operating an array of storage devices |
| JPH05341918A (ja) * | 1992-05-12 | 1993-12-24 | Internatl Business Mach Corp <Ibm> | 二重化デイスク記憶装置システムを構成するための接続装置 |
| US6134536A (en) * | 1992-05-29 | 2000-10-17 | Swychco Infrastructure Services Pty Ltd. | Methods and apparatus relating to the formulation and trading of risk management contracts |
| US5315602A (en) * | 1992-08-12 | 1994-05-24 | Digital Equipment Corporation | Optimized stripe detection for redundant arrays of disk drives |
| JP3183719B2 (ja) * | 1992-08-26 | 2001-07-09 | 三菱電機株式会社 | アレイ型記録装置 |
| EP0612015A1 (en) * | 1993-02-16 | 1994-08-24 | International Business Machines Corporation | Improved disk array system having special parity groups for data blocks with high update activity |
| US5867640A (en) * | 1993-06-01 | 1999-02-02 | Mti Technology Corp. | Apparatus and method for improving write-throughput in a redundant array of mass storage devices |
| DE69431186T2 (de) * | 1993-06-03 | 2003-05-08 | Network Appliance Inc | Verfahren und Dateisystem zur Zuordnung von Datei-Blöcken zu Speicherplatz in einem RAID-Plattensystem |
| US6604118B2 (en) | 1998-07-31 | 2003-08-05 | Network Appliance, Inc. | File system image transfer |
| US6138126A (en) | 1995-05-31 | 2000-10-24 | Network Appliance, Inc. | Method for allocating files in a file system integrated with a raid disk sub-system |
| WO1994029795A1 (en) * | 1993-06-04 | 1994-12-22 | Network Appliance Corporation | A method for providing parity in a raid sub-system using a non-volatile memory |
| US5794056A (en) * | 1993-10-04 | 1998-08-11 | International Business Machines Corporation | System for automatic buffering of commands for DASD units |
| US5673415A (en) * | 1993-12-03 | 1997-09-30 | Unisys Corporation | High speed two-port interface unit where read commands suspend partially executed write commands |
| US5530948A (en) * | 1993-12-30 | 1996-06-25 | International Business Machines Corporation | System and method for command queuing on raid levels 4 and 5 parity drives |
| US5726922A (en) * | 1994-01-03 | 1998-03-10 | International Business Machines Corp. | Assembly for removably connecting data storage devices |
| US5572729A (en) * | 1994-01-11 | 1996-11-05 | Sun Microsystems, Inc. | Method for stateless rename propagation between hierarchical file name spaces |
| JP3586887B2 (ja) * | 1994-06-10 | 2004-11-10 | 松下電器産業株式会社 | 情報記録再生装置およびデータキャッシュ方法 |
| EP0707267A3 (en) | 1994-10-12 | 1996-07-03 | Ibm | Redundant arrangement of disk drives with asymmetrical mirroring and data processing methods for asymmetrical mirroring |
| US5682499A (en) * | 1995-06-06 | 1997-10-28 | International Business Machines Corporation | Directory rebuild method and apparatus for maintaining and rebuilding directory information for compressed data on direct access storage device (DASD) |
| US5872800A (en) * | 1996-09-16 | 1999-02-16 | Cirrus Logic, Inc. | Write verify method for correcting unrecoverable sectors in a disc storage system using track level redundancy |
| US5701304A (en) * | 1996-09-16 | 1997-12-23 | Cirrus Logic, Inc. | Method for correcting unrecoverable sectors using track level redundancy in a disc drive storage system |
| US5844919A (en) * | 1996-09-16 | 1998-12-01 | Cirrus Logic, Inc. | Sector and track level error correction system for disc storage systems |
| US5751733A (en) * | 1996-09-16 | 1998-05-12 | Cirrus Logic, Inc. | Interleaved redundancy sector for correcting an unrecoverable sector in a disc storage device |
| JP3495530B2 (ja) * | 1996-11-14 | 2004-02-09 | 三洋電機株式会社 | 符号誤り訂正デコーダ及びアドレス発生回路 |
| WO1998052288A1 (en) * | 1997-05-16 | 1998-11-19 | Motorola Inc. | Method and apparatus for estimating capacity in a communication system |
| US5931920A (en) * | 1997-08-05 | 1999-08-03 | Adaptec, Inc. | Command interpreter system in an I/O controller |
| US6105075A (en) * | 1997-08-05 | 2000-08-15 | Adaptec, Inc. | Scatter gather memory system for a hardware accelerated command interpreter engine |
| US6457130B2 (en) | 1998-03-03 | 2002-09-24 | Network Appliance, Inc. | File access control in a multi-protocol file server |
| US6317844B1 (en) | 1998-03-10 | 2001-11-13 | Network Appliance, Inc. | File server storage arrangement |
| US6269374B1 (en) | 1998-05-26 | 2001-07-31 | International Business Machines Corporation | Method and apparatus for updating checksums of data structures |
| US6343984B1 (en) | 1998-11-30 | 2002-02-05 | Network Appliance, Inc. | Laminar flow duct cooling system |
| US7334098B1 (en) * | 2000-06-06 | 2008-02-19 | Quantum Corporation | Producing a mass storage backup using a log of write commands and time information |
| US6636879B1 (en) | 2000-08-18 | 2003-10-21 | Network Appliance, Inc. | Space allocation in a write anywhere file system |
| US6728922B1 (en) | 2000-08-18 | 2004-04-27 | Network Appliance, Inc. | Dynamic data space |
| US7072916B1 (en) | 2000-08-18 | 2006-07-04 | Network Appliance, Inc. | Instant snapshot |
| US6952797B1 (en) | 2000-10-25 | 2005-10-04 | Andy Kahn | Block-appended checksums |
| US6970890B1 (en) * | 2000-12-20 | 2005-11-29 | Bitmicro Networks, Inc. | Method and apparatus for data recovery |
| US6668264B1 (en) | 2001-04-03 | 2003-12-23 | Network Appliance, Inc. | Resynchronization of a target volume with a source volume |
| US20030023933A1 (en) * | 2001-07-27 | 2003-01-30 | Sun Microsystems, Inc. | End-to-end disk data checksumming |
| US20040205317A1 (en) * | 2003-04-08 | 2004-10-14 | International Business Machines Corporation | Method, apparatus and program storage device for providing data integrity using check data and other metadata on a formatted storage medium |
| DE102004006645A1 (de) * | 2004-02-11 | 2005-09-22 | Giesecke & Devrient Gmbh | Verfahren zum sicheren Berechnen einer Prüfsumme |
| US20060075281A1 (en) * | 2004-09-27 | 2006-04-06 | Kimmel Jeffrey S | Use of application-level context information to detect corrupted data in a storage system |
| EP1770492B1 (en) * | 2005-08-01 | 2016-11-02 | Infortrend Technology, Inc. | A method for improving writing data efficiency and storage subsystem and system implementing the same |
| JP4290688B2 (ja) * | 2005-09-22 | 2009-07-08 | ローム株式会社 | データ書込装置および記憶システム |
| FR2916065B1 (fr) * | 2007-05-07 | 2011-08-19 | Siemens Vdo Automotive | Procede de controle d'integrite de donnees et dispositif mettant en oeuvre le procede. |
| US9563681B1 (en) | 2012-08-08 | 2017-02-07 | Amazon Technologies, Inc. | Archival data flow management |
| US9767098B2 (en) | 2012-08-08 | 2017-09-19 | Amazon Technologies, Inc. | Archival data storage system |
| US8805793B2 (en) | 2012-08-08 | 2014-08-12 | Amazon Technologies, Inc. | Data storage integrity validation |
| US9904788B2 (en) | 2012-08-08 | 2018-02-27 | Amazon Technologies, Inc. | Redundant key management |
| US9652487B1 (en) * | 2012-08-08 | 2017-05-16 | Amazon Technologies, Inc. | Programmable checksum calculations on data storage devices |
| US9225675B2 (en) | 2012-08-08 | 2015-12-29 | Amazon Technologies, Inc. | Data storage application programming interface |
| US8959067B1 (en) | 2012-08-08 | 2015-02-17 | Amazon Technologies, Inc. | Data storage inventory indexing |
| US9830111B1 (en) | 2012-08-08 | 2017-11-28 | Amazon Technologies, Inc. | Data storage space management |
| US10120579B1 (en) | 2012-08-08 | 2018-11-06 | Amazon Technologies, Inc. | Data storage management for sequentially written media |
| US9779035B1 (en) | 2012-08-08 | 2017-10-03 | Amazon Technologies, Inc. | Log-based data storage on sequentially written media |
| US10558581B1 (en) | 2013-02-19 | 2020-02-11 | Amazon Technologies, Inc. | Systems and techniques for data recovery in a keymapless data storage system |
| US11386060B1 (en) | 2015-09-23 | 2022-07-12 | Amazon Technologies, Inc. | Techniques for verifiably processing data in distributed computing systems |
| CN109032849B (zh) * | 2018-08-30 | 2021-03-23 | 百度在线网络技术（北京）有限公司 | 热备份系统、热备份方法和计算机设备 |
| CN112000524A (zh) * | 2020-08-27 | 2020-11-27 | 北京浪潮数据技术有限公司 | 系统数据在硬盘中的备份和读取方法、装置、设备及介质 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4092732A (en) * | 1977-05-31 | 1978-05-30 | International Business Machines Corporation | System for recovering data stored in failed memory unit |
| FR2561428B1 (fr) * | 1984-03-16 | 1986-09-12 | Bull Sa | Procede d'enregistrement dans une memoire a disques et systeme de memoire a disques |
| US4761785B1 (en) * | 1986-06-12 | 1996-03-12 | Ibm | Parity spreading to enhance storage access |
| CA1296103C (en) * | 1987-06-02 | 1992-02-18 | Theodore Jay Goodlander | High-speed, high capacity, fault-tolerant, error-correcting storage system |
| US4849978A (en) * | 1987-07-02 | 1989-07-18 | International Business Machines Corporation | Memory unit backup using checksum |
| US4870643A (en) * | 1987-11-06 | 1989-09-26 | Micropolis Corporation | Parallel drive array storage system |
| US4993030A (en) * | 1988-04-22 | 1991-02-12 | Amdahl Corporation | File system for a plurality of storage classes |
| US4989206A (en) * | 1988-06-28 | 1991-01-29 | Storage Technology Corporation | Disk drive memory |
| AU630635B2 (en) * | 1988-11-14 | 1992-11-05 | Emc Corporation | Arrayed disk drive system and method |
| JPH02297777A (ja) * | 1989-05-12 | 1990-12-10 | Mitsubishi Electric Corp | 光記録システム |
| JPH02291011A (ja) * | 1989-04-28 | 1990-11-30 | Fujitsu Ltd | 記憶装置 |
| US5124987A (en) * | 1990-04-16 | 1992-06-23 | Storage Technology Corporation | Logical track write scheduling system for a parallel disk drive array data storage subsystem |
-
1991
- 1991-02-01 US US07/648,944 patent/US5239640A/en not_active Expired - Fee Related
- 1991-12-03 JP JP3318794A patent/JPH087702B2/ja not_active Expired - Lifetime
- 1991-12-06 EP EP91403305A patent/EP0497067A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0497067A1 (en) | 1992-08-05 |
| JPH04278641A (ja) | 1992-10-05 |
| US5239640A (en) | 1993-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH087702B2 (ja) | データ記憶システム及び方法 | |
| US7111134B2 (en) | Subsystem and subsystem processing method | |
| US4755928A (en) | Outboard back-up and recovery system with transfer of randomly accessible data sets between cache and host and cache and tape simultaneously | |
| JP3808007B2 (ja) | 記憶装置のキャッシング方法およびシステム | |
| US7310711B2 (en) | Hard disk drive with support for atomic transactions | |
| US7581063B2 (en) | Method, system, and program for improved throughput in remote mirroring systems | |
| US6859888B2 (en) | Data storage array apparatus storing error information without delay in data access, and method, program recording medium, and program for the same | |
| JP5296664B2 (ja) | 仮想テープ記録装置およびそのテープマウント制御方法 | |
| US20040260898A1 (en) | Method, system, and program for incremental virtual copy | |
| US20090265578A1 (en) | Full Stripe Processing for a Redundant Array of Disk Drives | |
| JPS5873085A (ja) | 記憶階層制御方法 | |
| JP2004213647A (ja) | データ記憶装置およびシステム用のログ構造の書込みキャッシュ | |
| JPH0683677A (ja) | データの増分タイム・ゼロ・バックアップ・コピーの方法及びシステム | |
| JP2003131817A (ja) | Ｒａｉｄ論理ドライブ・マイグレーションにおいてデータをマイグレーションするための方法及びシステム | |
| KR20040104391A (ko) | 멀티클러스터 스토리지 서브 시스템의 자체 파워 손실 복구 | |
| JPH10105344A (ja) | データ記録装置システム及びそのデータ書込方法 | |
| US7650476B2 (en) | System, method and computer program product for generating a consistent point in time copy of data | |
| EP0156179B1 (en) | Method for protecting volatile primary store in a staged storage system | |
| US6678787B2 (en) | DASD-free non-volatile updates | |
| US20040133741A1 (en) | Disk array apparatus and data writing method used in the disk array apparatus | |
| US6854038B2 (en) | Global status journaling in NVS | |
| JP3250859B2 (ja) | ディスクアレイ装置、コンピュータシステム及びデータ記憶装置 | |
| JP3236166B2 (ja) | キャッシュ制御方法および情報処理装置 | |
| JP3202550B2 (ja) | ディスクアレイサブシステム | |
| JPH06149487A (ja) | 外部記憶装置およびデータバックアップ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090727 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100727 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100727 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120727 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130727 |
|
| EXPY | Cancellation because of completion of term |