JPH0870077A - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置Info
- Publication number
- JPH0870077A JPH0870077A JP6228695A JP22869594A JPH0870077A JP H0870077 A JPH0870077 A JP H0870077A JP 6228695 A JP6228695 A JP 6228695A JP 22869594 A JP22869594 A JP 22869594A JP H0870077 A JPH0870077 A JP H0870077A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- die pad
- semiconductor device
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 配線路の高密度化を図ることができるととも
に放熱性および外部配線路の寸法安定性が高くしかも半
導体装置の組立工程数を増加させないリードフレームお
よび半導体装置を提供すること。 【構成】 放熱板からなるダイパッド１１と、ダイパッ
ド１１上でかつその側周に形成された第１絶縁層１２
と、第１絶縁層１２に接続された薄膜リード１３と、薄
膜リード１３のダイパッド１１側部分を露出した状態で
薄膜リード１３上に形成された第２絶縁層１４と、第２
絶縁層１４上に形成されたリード補強層１５とからリー
ドフレーム１０を構成する。また半導体装置は、そのリ
ードフレーム１０と、ダイパッド１１上に搭載された半
導体素子と、リードフレーム１０と半導体素子とを一体
に封止する封止部とからなる。
に放熱性および外部配線路の寸法安定性が高くしかも半
導体装置の組立工程数を増加させないリードフレームお
よび半導体装置を提供すること。 【構成】 放熱板からなるダイパッド１１と、ダイパッ
ド１１上でかつその側周に形成された第１絶縁層１２
と、第１絶縁層１２に接続された薄膜リード１３と、薄
膜リード１３のダイパッド１１側部分を露出した状態で
薄膜リード１３上に形成された第２絶縁層１４と、第２
絶縁層１４上に形成されたリード補強層１５とからリー
ドフレーム１０を構成する。また半導体装置は、そのリ
ードフレーム１０と、ダイパッド１１上に搭載された半
導体素子と、リードフレーム１０と半導体素子とを一体
に封止する封止部とからなる。
Description
【０００１】
【産業上の利用分野】本発明はリードフレームおよび当
該リードフレームを用いた半導体装置に関するものであ
る。
該リードフレームを用いた半導体装置に関するものであ
る。
【０００２】
【従来の技術】高集積化、高密度化した半導体素子を収
納する最近の半導体装置には、例えば以下のような２つ
のパッケージ形態がある。一つは図７（ａ）に示すよう
に、ダイパッド５２とリード５３とを備えた単層のリー
ドフレーム５１を用いたものである。リード５３は、内
部配線路である内部リード５３ａと外部配線路である外
部リード５３ｂとからなる。このリードフレーム５１を
用いた半導体装置５０では、ダイパッド５２上に半導体
素子５４を搭載し、その半導体素子５４と内部リード５
３ａとをワイヤ５５で電気的に接続している。そして、
半導体素子５４とリードフレーム５１とを樹脂５６で封
止している。
納する最近の半導体装置には、例えば以下のような２つ
のパッケージ形態がある。一つは図７（ａ）に示すよう
に、ダイパッド５２とリード５３とを備えた単層のリー
ドフレーム５１を用いたものである。リード５３は、内
部配線路である内部リード５３ａと外部配線路である外
部リード５３ｂとからなる。このリードフレーム５１を
用いた半導体装置５０では、ダイパッド５２上に半導体
素子５４を搭載し、その半導体素子５４と内部リード５
３ａとをワイヤ５５で電気的に接続している。そして、
半導体素子５４とリードフレーム５１とを樹脂５６で封
止している。
【０００３】もう一つは図７（ｂ）に示すように、ダイ
パッドなしのリードフレーム６１に、ダイパッド兼用の
放熱板６２を絶縁テープ６３で接続したものを用いたパ
ッケージ形態である。放熱板６２としては、例えばガラ
スエポキシ板の上面に銅箔を被着したものが用いられ
る。この形態の半導体装置６０では、後述するワイヤ６
５の長さが長くなるのを防止するために銅箔に内部配線
路（図示せず）を形成している。そして放熱板６２上に
搭載した半導体素子６４と内部配線路、内部配線路とリ
ードフレーム６１とをそれぞれワイヤ６５で電気的に接
続している。さらに半導体素子６４とリードフレーム６
１とを樹脂６６で封止している。
パッドなしのリードフレーム６１に、ダイパッド兼用の
放熱板６２を絶縁テープ６３で接続したものを用いたパ
ッケージ形態である。放熱板６２としては、例えばガラ
スエポキシ板の上面に銅箔を被着したものが用いられ
る。この形態の半導体装置６０では、後述するワイヤ６
５の長さが長くなるのを防止するために銅箔に内部配線
路（図示せず）を形成している。そして放熱板６２上に
搭載した半導体素子６４と内部配線路、内部配線路とリ
ードフレーム６１とをそれぞれワイヤ６５で電気的に接
続している。さらに半導体素子６４とリードフレーム６
１とを樹脂６６で封止している。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た２つのパッケージ形態の半導体装置には以下に述べる
課題がある。図７（ａ）によって説明した半導体装置５
０では、内部リード５３ａと外部リード５３ｂとを同一
の素材で形成する。ところが外部リード５３ｂに機械的
強度を持たせる理由から素材をある程度の厚さ以上にす
る必要があるため、内部リード５３ａの加工に限界が生
じる。よって、内部リード５３ａを高密度に形成するこ
とが困難である。
た２つのパッケージ形態の半導体装置には以下に述べる
課題がある。図７（ａ）によって説明した半導体装置５
０では、内部リード５３ａと外部リード５３ｂとを同一
の素材で形成する。ところが外部リード５３ｂに機械的
強度を持たせる理由から素材をある程度の厚さ以上にす
る必要があるため、内部リード５３ａの加工に限界が生
じる。よって、内部リード５３ａを高密度に形成するこ
とが困難である。
【０００５】また同じ理由から外部リード５３ｂも高密
度に形成することが難しい。たとえ素材を薄くして比較
的高密度に形成できても、外部リード５３ｂのばたつき
や寄りが発生し易く寸法安定性が低い。さらに半導体装
置５０は熱伝導性の低い樹脂５６で封止しているため、
放熱性が悪い。
度に形成することが難しい。たとえ素材を薄くして比較
的高密度に形成できても、外部リード５３ｂのばたつき
や寄りが発生し易く寸法安定性が低い。さらに半導体装
置５０は熱伝導性の低い樹脂５６で封止しているため、
放熱性が悪い。
【０００６】また前記図７（ｂ）によって説明した半導
体装置６０では、放熱板６２を有しているので放熱性は
良好である。しかしながら、銅箔に形成した内部配線路
とリードフレーム６１とをワイヤ６５で接続する必要が
あるため、その分組立工程数が増加する。
体装置６０では、放熱板６２を有しているので放熱性は
良好である。しかしながら、銅箔に形成した内部配線路
とリードフレーム６１とをワイヤ６５で接続する必要が
あるため、その分組立工程数が増加する。
【０００７】一方、近年においてはデバイスの高速化が
進められており、配線路を伝わる信号が高周波化してい
る。このため、上記３つのパッケージ形態の半導体装置
では、配線路で高周波信号が反射してノイズが発生し、
誤動作するという問題が生じている。
進められており、配線路を伝わる信号が高周波化してい
る。このため、上記３つのパッケージ形態の半導体装置
では、配線路で高周波信号が反射してノイズが発生し、
誤動作するという問題が生じている。
【０００８】本発明は上記課題を解決するためになされ
たものであり、配線路の高密度化を図ることができると
ともに放熱性および外部配線路の寸法安定性が高くしか
も半導体装置の組立工程数を増加させないリードフレー
ムおよび半導体装置を提供することを目的としている。
たものであり、配線路の高密度化を図ることができると
ともに放熱性および外部配線路の寸法安定性が高くしか
も半導体装置の組立工程数を増加させないリードフレー
ムおよび半導体装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記課題を解決するため
の本発明のリードフレームは、放熱板からなるダイパッ
ドと、ダイパッド上でかつその側周に形成された第１絶
縁層とを有する。また、第１絶縁層に接続された薄膜リ
ードと、薄膜リードのダイパッド側部分を露出した状態
でその薄膜リード上に形成された第２絶縁層とを有す
る。さらに上記リードフレームは、第２絶縁層上に形成
されたリード補強層とを有するものである。また、上記
リード補強層の先端側が連続した状態に形成されている
リードフレームである。
の本発明のリードフレームは、放熱板からなるダイパッ
ドと、ダイパッド上でかつその側周に形成された第１絶
縁層とを有する。また、第１絶縁層に接続された薄膜リ
ードと、薄膜リードのダイパッド側部分を露出した状態
でその薄膜リード上に形成された第２絶縁層とを有す
る。さらに上記リードフレームは、第２絶縁層上に形成
されたリード補強層とを有するものである。また、上記
リード補強層の先端側が連続した状態に形成されている
リードフレームである。
【００１０】また本発明の半導体装置は、上記リードフ
レームと、上記ダイパッド上に搭載された半導体素子
と、それらを一体に封止する封止部とを備えている装置
である。さらに、上記リード補強層がグランドに接続さ
れている半導体装置である。
レームと、上記ダイパッド上に搭載された半導体素子
と、それらを一体に封止する封止部とを備えている装置
である。さらに、上記リード補強層がグランドに接続さ
れている半導体装置である。
【００１１】
【作用】本発明のリードフレームでは、ダイパッドは放
熱板からなるため、ダイパッド上に搭載される半導体素
子からの熱がダイパッドを介して外部へ効率良く放出さ
れる。また薄膜リードのため、内部配線路や外部配線路
の微細加工が可能になる。特に内部配線路の微細加工が
可能になることから、内部配線路の先端とダイパッドと
の距離が短くなる。さらに薄膜リード上に第２絶縁層を
介してリード補強層が形成されているため、薄膜リード
のダイパッド側部分以外の機械的強度が強いものにな
る。またリード補強層の先端側が連続した状態に形成さ
れているものでは、薄膜リードのダイパッド以外の部分
の機械的強度がさらに向上する。
熱板からなるため、ダイパッド上に搭載される半導体素
子からの熱がダイパッドを介して外部へ効率良く放出さ
れる。また薄膜リードのため、内部配線路や外部配線路
の微細加工が可能になる。特に内部配線路の微細加工が
可能になることから、内部配線路の先端とダイパッドと
の距離が短くなる。さらに薄膜リード上に第２絶縁層を
介してリード補強層が形成されているため、薄膜リード
のダイパッド側部分以外の機械的強度が強いものにな
る。またリード補強層の先端側が連続した状態に形成さ
れているものでは、薄膜リードのダイパッド以外の部分
の機械的強度がさらに向上する。
【００１２】また本発明の半導体装置では、内部配線路
および外部配線路の微細加工が可能になる上記リードフ
レームを用いて構成されているので、半導体素子とリー
ドフレームとを接続する配線の高密度化が可能になる。
またリードフレームは、内部配線路の先端とダイパッド
との距離が短くなるため、それらを接続する配線の長さ
が短くて済む。さらにリードフレームは放熱性が高いた
め、熱抵抗が低い半導体装置になる。またリード補強層
がグランドに接続されているものでは、配線路における
高周波信号の反射が防止されてノイズの発生が低減す
る。
および外部配線路の微細加工が可能になる上記リードフ
レームを用いて構成されているので、半導体素子とリー
ドフレームとを接続する配線の高密度化が可能になる。
またリードフレームは、内部配線路の先端とダイパッド
との距離が短くなるため、それらを接続する配線の長さ
が短くて済む。さらにリードフレームは放熱性が高いた
め、熱抵抗が低い半導体装置になる。またリード補強層
がグランドに接続されているものでは、配線路における
高周波信号の反射が防止されてノイズの発生が低減す
る。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。まず、本発明のリードフレームの一例について、
図１に示す断面図および図２に示す平面図を用いて説明
する。
する。まず、本発明のリードフレームの一例について、
図１に示す断面図および図２に示す平面図を用いて説明
する。
【００１４】図において符号１１に示すのはダイパッド
であり、例えば銅系や鉄系の金属などの高い熱伝導性を
有する放熱板からなる。ダイパッド１１は、放熱効果を
高めるために厚く形成されていることが好ましい。例え
ば従来のリードフレームの厚み程度（０．１２５〜０．
１５ｍｍ程度）に厚く形成することが可能である。また
放熱効果をさらに高めるために、できるだけ大面積に形
成されていることが好ましい。
であり、例えば銅系や鉄系の金属などの高い熱伝導性を
有する放熱板からなる。ダイパッド１１は、放熱効果を
高めるために厚く形成されていることが好ましい。例え
ば従来のリードフレームの厚み程度（０．１２５〜０．
１５ｍｍ程度）に厚く形成することが可能である。また
放熱効果をさらに高めるために、できるだけ大面積に形
成されていることが好ましい。
【００１５】このダイパッド１１上でかつその側周に
は、第１絶縁層１２が形成されている。第１絶縁層１２
は、絶縁性と接着性とを兼ね備えた例えばポリイミド系
の材料からなる。また第１絶縁層１２には、内部配線路
としての内部リード１３ａと外部配線路としての外部リ
ード１３ｂとを構成する薄膜リード１３が接続されてい
る。この実施例では、第１絶縁層１２上に内部リード１
３ａが配置されてそれらが接続された状態になってい
る。
は、第１絶縁層１２が形成されている。第１絶縁層１２
は、絶縁性と接着性とを兼ね備えた例えばポリイミド系
の材料からなる。また第１絶縁層１２には、内部配線路
としての内部リード１３ａと外部配線路としての外部リ
ード１３ｂとを構成する薄膜リード１３が接続されてい
る。この実施例では、第１絶縁層１２上に内部リード１
３ａが配置されてそれらが接続された状態になってい
る。
【００１６】薄膜リード１３は導電性の材料からなり、
またその膜厚は銅箔程度（例えば５０μｍ〜１００μｍ
程度）に薄く形成されている。薄膜リード１３上には、
例えばポリイミドからなる第２絶縁層１４が形成されて
いる。このとき第２絶縁層１４は、薄膜リード１３のダ
イパッド１１側部分、すなわち内部リード１３ａが露出
する状態で薄膜リード１３上に形成されている。そして
外部リード１３ｂ上の第２絶縁層１４は、例えば外部リ
ード１３ｂのパターンに形成されている。また第２絶縁
層１４は第１絶縁層１２と同様に、絶縁性と接着性とを
兼ね備えた例えばポリイミド系の材料からなる。
またその膜厚は銅箔程度（例えば５０μｍ〜１００μｍ
程度）に薄く形成されている。薄膜リード１３上には、
例えばポリイミドからなる第２絶縁層１４が形成されて
いる。このとき第２絶縁層１４は、薄膜リード１３のダ
イパッド１１側部分、すなわち内部リード１３ａが露出
する状態で薄膜リード１３上に形成されている。そして
外部リード１３ｂ上の第２絶縁層１４は、例えば外部リ
ード１３ｂのパターンに形成されている。また第２絶縁
層１４は第１絶縁層１２と同様に、絶縁性と接着性とを
兼ね備えた例えばポリイミド系の材料からなる。
【００１７】第２絶縁層１４上には、リード補強層１５
が形成されている。このリード補強層１５は、第２絶縁
層１４と同様に外部リード１３ｂ上方の部分が外部リー
ド１３ｂのパターンに形成されている。したがって、薄
膜リード１３の外部リード１３ｂ側は、薄膜リード１３
を含めて３層構造になっている。
が形成されている。このリード補強層１５は、第２絶縁
層１４と同様に外部リード１３ｂ上方の部分が外部リー
ド１３ｂのパターンに形成されている。したがって、薄
膜リード１３の外部リード１３ｂ側は、薄膜リード１３
を含めて３層構造になっている。
【００１８】リード補強層１５は、例えば鉄系の金属の
ような曲げ強度の強い材料で形成されることが好まし
い。またその膜厚は強度を高めるために厚く形成される
ことが好ましく、例えば従来のリードフレームの厚み程
度（０．１２５〜０．１５ｍｍ程度）に形成可能であ
る。
ような曲げ強度の強い材料で形成されることが好まし
い。またその膜厚は強度を高めるために厚く形成される
ことが好ましく、例えば従来のリードフレームの厚み程
度（０．１２５〜０．１５ｍｍ程度）に形成可能であ
る。
【００１９】上記構造のリードフレーム１０は、まずダ
イパッド１１の形成材料からなる基板上に、第１絶縁層
１２、薄膜リード１３、第２絶縁層１４およびリード補
強層１５を順次積層する。次いでこれら積層体の両面側
より、それぞれエッチング加工を施すことによって形成
することが可能である。
イパッド１１の形成材料からなる基板上に、第１絶縁層
１２、薄膜リード１３、第２絶縁層１４およびリード補
強層１５を順次積層する。次いでこれら積層体の両面側
より、それぞれエッチング加工を施すことによって形成
することが可能である。
【００２０】このようなリードフレーム１０では、放熱
板からなるダイパッド１１上に半導体素子を搭載した際
には、半導体素子からの熱がダイパッド１１を伝わって
効率良く外部へ放出される。しかもダイパッド１１が厚
くかつ大面積に形成されていれば、より放熱効果が高い
ものになる。
板からなるダイパッド１１上に半導体素子を搭載した際
には、半導体素子からの熱がダイパッド１１を伝わって
効率良く外部へ放出される。しかもダイパッド１１が厚
くかつ大面積に形成されていれば、より放熱効果が高い
ものになる。
【００２１】また薄膜リード１３は薄く形成されている
ので、内部リード１３ａや外部リード１３ｂを例えばエ
ッチングによって微細に加工することができる。したが
って、狭ピッチで高密度な内部リード１３ａおよび外部
リード１３ｂを形成することができる。特に内部リード
１３ａを高密度に形成することができるため、内部リー
ド１３ａとダイパッド１１との距離が短くなる。
ので、内部リード１３ａや外部リード１３ｂを例えばエ
ッチングによって微細に加工することができる。したが
って、狭ピッチで高密度な内部リード１３ａおよび外部
リード１３ｂを形成することができる。特に内部リード
１３ａを高密度に形成することができるため、内部リー
ド１３ａとダイパッド１１との距離が短くなる。
【００２２】さらに薄膜リード１３の外部リード１３ｂ
上に、第２絶縁層１４を介して形成されたリード補強層
１５によって、外部リード１３ｂは機械的強度が強いも
のになる。その結果、寸法安定性が高い外部リード１３
ｂが得られる。しかもリード補強層１５の膜厚を厚くし
かつ曲げ強度の強い材料を用いることにより、外部リー
ド１３ｂのより一層の寸法安定性を得ることができる。
上に、第２絶縁層１４を介して形成されたリード補強層
１５によって、外部リード１３ｂは機械的強度が強いも
のになる。その結果、寸法安定性が高い外部リード１３
ｂが得られる。しかもリード補強層１５の膜厚を厚くし
かつ曲げ強度の強い材料を用いることにより、外部リー
ド１３ｂのより一層の寸法安定性を得ることができる。
【００２３】したがって第１実施例では、内部リード１
３ａおよび外部リード１３ｂを高密度に形成でき、かつ
放熱性および外部リード１３ｂの寸法安定性が高いリー
ドフレーム１０が実現することになる。
３ａおよび外部リード１３ｂを高密度に形成でき、かつ
放熱性および外部リード１３ｂの寸法安定性が高いリー
ドフレーム１０が実現することになる。
【００２４】次に本発明のリードフレームの第２実施例
を説明する。図３は第２実施例を示す平面図であり、図
４は図３におけるＸ−Ｙ線断面図である。この実施例に
おいて第１実施例と相異するのは、第１実施例のリード
補強層１５の先端側が連続した状態に形成されている点
である。
を説明する。図３は第２実施例を示す平面図であり、図
４は図３におけるＸ−Ｙ線断面図である。この実施例に
おいて第１実施例と相異するのは、第１実施例のリード
補強層１５の先端側が連続した状態に形成されている点
である。
【００２５】すなわち、第１実施例のリードフレーム１
０では外部リード１３ｂの上方のリード補強層１５は、
外部リード１３ｂのパターンに形成されている。これに
対し第２実施例のリードフレーム２０のリード補強層２
５は、第１実施例のパターン形成されているリード補強
層１５がつながった状態に形成されている。また第２実
施例では、後の工程で行うリード成形加工がし易いよう
に、外部リード１３ｂ上方のリード補強層２５にスリッ
ト２５ａが設けられている。なお、図４ではスリット２
５ａの記載を省略している。
０では外部リード１３ｂの上方のリード補強層１５は、
外部リード１３ｂのパターンに形成されている。これに
対し第２実施例のリードフレーム２０のリード補強層２
５は、第１実施例のパターン形成されているリード補強
層１５がつながった状態に形成されている。また第２実
施例では、後の工程で行うリード成形加工がし易いよう
に、外部リード１３ｂ上方のリード補強層２５にスリッ
ト２５ａが設けられている。なお、図４ではスリット２
５ａの記載を省略している。
【００２６】このようなリードフレーム２０では、リー
ド補強層２５によって外部リード１３ｂが第１実施例よ
り強く補強される。このため、さらに高い寸法安定性の
外部リード１３ｂを得ることができる。なお、この実施
例では外部リード１３ｂの上方のリード補強層１５のみ
が連続した状態に形成されている場合について述べた
が、第２絶縁層１４もリード補強層２５と同様の形状に
形成できるのは言うまでもない。
ド補強層２５によって外部リード１３ｂが第１実施例よ
り強く補強される。このため、さらに高い寸法安定性の
外部リード１３ｂを得ることができる。なお、この実施
例では外部リード１３ｂの上方のリード補強層１５のみ
が連続した状態に形成されている場合について述べた
が、第２絶縁層１４もリード補強層２５と同様の形状に
形成できるのは言うまでもない。
【００２７】次に本発明の半導体装置の一例を、図５に
示す平面図および図６に示す断面図を用いて説明する。
なお説明の都合上、図５では封止部３４を一点鎖線で示
す程度に省略している。この実施例の半導体装置３０
は、上記第１実施例のリードフレーム１０を用いて構成
されたものである。
示す平面図および図６に示す断面図を用いて説明する。
なお説明の都合上、図５では封止部３４を一点鎖線で示
す程度に省略している。この実施例の半導体装置３０
は、上記第１実施例のリードフレーム１０を用いて構成
されたものである。
【００２８】すなわち、リードフレーム１０のダイパッ
ド１１上に、ダイボンィング材（図示せず）を介して半
導体素子３１が搭載されている。また半導体素子３１と
薄膜リード１３の内部リード１３ａとが、ワイヤ３２に
よって接続されている。さらにリードフレーム１０のリ
ード補強層１５はグランドに接続されており、半導体素
子３１と内部リード１３ａとがそれぞれワイヤ３３によ
ってリード補強層１５に接続されている。
ド１１上に、ダイボンィング材（図示せず）を介して半
導体素子３１が搭載されている。また半導体素子３１と
薄膜リード１３の内部リード１３ａとが、ワイヤ３２に
よって接続されている。さらにリードフレーム１０のリ
ード補強層１５はグランドに接続されており、半導体素
子３１と内部リード１３ａとがそれぞれワイヤ３３によ
ってリード補強層１５に接続されている。
【００２９】そして、ワイヤ３２、３３を含んで半導体
素子３１とリードフレーム１０とを一体に封止する封止
部３４が形成されている。封止部３４は、例えば樹脂か
ら形成されている。
素子３１とリードフレーム１０とを一体に封止する封止
部３４が形成されている。封止部３４は、例えば樹脂か
ら形成されている。
【００３０】このように構成された半導体装置３０で
は、内部リード１３ａおよび外部リード１３ｂを高密度
に形成できる薄膜リード１３を備えたリードフレーム１
０を用いている。このため半導体素子３１と内部リード
１３ａとの高密度配線が可能できるので、半導体素子３
１のさらなる高集積化、高密度化を図ることができる。
その結果、高機能の半導体装置３０が実現することにな
る。またリードフレーム１０は放熱性が高いため、低熱
抵抗の半導体装置３０が得られて信頼性が向上する。
は、内部リード１３ａおよび外部リード１３ｂを高密度
に形成できる薄膜リード１３を備えたリードフレーム１
０を用いている。このため半導体素子３１と内部リード
１３ａとの高密度配線が可能できるので、半導体素子３
１のさらなる高集積化、高密度化を図ることができる。
その結果、高機能の半導体装置３０が実現することにな
る。またリードフレーム１０は放熱性が高いため、低熱
抵抗の半導体装置３０が得られて信頼性が向上する。
【００３１】さらにリード補強層１５はグランドに接続
されており、半導体素子３１上の電極と内部リード１３
ａとがそれぞれリード補強層１５に接続されている。こ
のため、配線路における高周波信号の反射が防止されて
ノイズの発生が低減するので、電気的信頼性が向上した
ものになる。
されており、半導体素子３１上の電極と内部リード１３
ａとがそれぞれリード補強層１５に接続されている。こ
のため、配線路における高周波信号の反射が防止されて
ノイズの発生が低減するので、電気的信頼性が向上した
ものになる。
【００３２】またリードフレーム１０では内部リード１
３ａの先端とダイパッド１１との距離が短いので、ワイ
ヤ３２の長さが短くて済む。このため、ワイヤ３２を中
継させる必要がないので、組立工程数を増加させること
なく半導体装置３０を製造できる。したがってこの実施
例の半導体装置３０は、高機能でしかも電気的信頼性が
高いものになる。しかも組立工程数を増加させないの
で、生産性の点からも有効である。
３ａの先端とダイパッド１１との距離が短いので、ワイ
ヤ３２の長さが短くて済む。このため、ワイヤ３２を中
継させる必要がないので、組立工程数を増加させること
なく半導体装置３０を製造できる。したがってこの実施
例の半導体装置３０は、高機能でしかも電気的信頼性が
高いものになる。しかも組立工程数を増加させないの
で、生産性の点からも有効である。
【００３３】
【発明の効果】以上説明したように本発明のリードフレ
ームでは、ダイパッドが放熱板からなるので、放熱性が
向上する。また薄膜リードによって内部配線路や外部配
線路を形成したので、それら配線路を高密度に形成でき
るとともにダイパッドと内部配線路との距離を短くでき
る。さらに薄膜リードのダイパッド側部分以外はリード
補強層によって補強されているので、ばたつきや寄りが
発生せず、寸法安定性が高いものになる。
ームでは、ダイパッドが放熱板からなるので、放熱性が
向上する。また薄膜リードによって内部配線路や外部配
線路を形成したので、それら配線路を高密度に形成でき
るとともにダイパッドと内部配線路との距離を短くでき
る。さらに薄膜リードのダイパッド側部分以外はリード
補強層によって補強されているので、ばたつきや寄りが
発生せず、寸法安定性が高いものになる。
【００３４】またリード補強層の先端側が連続した状態
に形成されているものでは、薄膜リードのダイパッド側
部分以外の機械的強度をさらに向上できるので、信頼性
が高いものになる。
に形成されているものでは、薄膜リードのダイパッド側
部分以外の機械的強度をさらに向上できるので、信頼性
が高いものになる。
【００３５】また本発明の半導体装置では上記リードフ
レームを用いているため、半導体素子とリードフレーム
との高密度配線が可能になる。よって半導体素子の一層
の高集積化、高密度化を図ることができるので、高機能
の半導体装置を実現できる。また内部配線路とダイパッ
ドの先端との距離を短くできることから配線の長さも短
くて済むため、組立工程数が増加しない。さらに放熱性
が高いリードフレームによって、信頼性が向上した半導
体装置になる。
レームを用いているため、半導体素子とリードフレーム
との高密度配線が可能になる。よって半導体素子の一層
の高集積化、高密度化を図ることができるので、高機能
の半導体装置を実現できる。また内部配線路とダイパッ
ドの先端との距離を短くできることから配線の長さも短
くて済むため、組立工程数が増加しない。さらに放熱性
が高いリードフレームによって、信頼性が向上した半導
体装置になる。
【００３６】さらにリード補強層がグランドに接続され
ているものでは、配線路における高周波信号の反射が防
止されてノイズの発生が低減するので、電気的信頼性が
向上したものになる。
ているものでは、配線路における高周波信号の反射が防
止されてノイズの発生が低減するので、電気的信頼性が
向上したものになる。
【図１】本発明のリードフレームの第１実施例を示す断
面図である。
面図である。
【図２】本発明のリードフレームの第１実施例を示す平
面図である。
面図である。
【図３】本発明のリードフレームの第２実施例を示す平
面図である。
面図である。
【図４】図３におけるＸ−Ｙ線断面図である。
【図５】本発明の半導体装置の一例を示す平面図であ
る。
る。
【図６】本発明の半導体装置の一例を示す断面図であ
る。
る。
【図７】半導体装置の従来例を示す断面図である。
１０、２０ リードフレーム １１ ダイパッド １２ 第１絶縁層 １３ 薄膜リード １３ａ 内部リード １３ｂ 外部リード １４ 第２絶縁層 １５、２５ リード補強層 ３０ 半導体装置 ３１ 半導体素子 ３４ 封止部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ａ 6921−4Ｅ
Claims (4)
- 【請求項１】 放熱板からなるダイパッドと、 前記ダイパッド上でかつその側周に形成された第１絶縁
層と、 前記第１絶縁層に接続された薄膜リードと、 前記薄膜リードの前記ダイパッド側部分を露出した状態
で該薄膜リード上に形成された第２絶縁層と、 前記第２絶縁層上に形成されたリード補強層とからなる
ことを特徴とするリードフレーム。 - 【請求項２】 請求項１記載のリードフレームにおい
て、 前記リード補強層は、その先端側が連続した状態に形成
されていることを特徴とするリードフレーム。 - 【請求項３】 請求項１または請求項２記載のリードフ
レームと、 前記ダイパッド上に搭載された半導体素子と、 前記リードフレームと前記半導体素子とを一体に封止す
る封止部とを備えていることを特徴とする半導体装置。 - 【請求項４】 請求項３記載の半導体装置において、 前記リード補強層は、グランドに接続されているもので
あることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6228695A JPH0870077A (ja) | 1994-08-30 | 1994-08-30 | リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6228695A JPH0870077A (ja) | 1994-08-30 | 1994-08-30 | リードフレームおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870077A true JPH0870077A (ja) | 1996-03-12 |
Family
ID=16880357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6228695A Pending JPH0870077A (ja) | 1994-08-30 | 1994-08-30 | リードフレームおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0870077A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351920B1 (ko) * | 1999-05-17 | 2002-09-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
-
1994
- 1994-08-30 JP JP6228695A patent/JPH0870077A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351920B1 (ko) * | 1999-05-17 | 2002-09-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400010B1 (en) | Substrate including a metal portion and a resin portion | |
| JP3309686B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH10223672A (ja) | 半導体装置 | |
| JP2002016175A (ja) | スティフナ付きｔａｂテープ及びそれを用いた半導体装置 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JPH0870077A (ja) | リードフレームおよび半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2982182B2 (ja) | 樹脂封止型半導体装置 | |
| JPS611042A (ja) | 半導体装置 | |
| JP3053013B2 (ja) | 半導体集積回路装置 | |
| JPH0613487A (ja) | マルチチップモジュール | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JPS6276661A (ja) | 樹脂封止型半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH01286344A (ja) | 電子部品搭載用基板 | |
| JP2649251B2 (ja) | 電子部品搭載用基板 | |
| JPH04171848A (ja) | 半導体装置 | |
| JPH05109940A (ja) | 混成集積回路 | |
| JP2603101B2 (ja) | 電子部品搭載用基板 | |
| JP2795245B2 (ja) | 樹脂封止型半導体装置 | |
| JP2002124594A (ja) | 半導体素子搭載部品及びそれを用いた半導体装置 | |
| JPH02164056A (ja) | 半導体装置 | |
| JPH05291457A (ja) | 電子回路素子搭載用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080920 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100920 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120920 |