JPH08505987A - データパケットの識別 - Google Patents

Abstract

(57)【要約】 本発明は電気通信システム（１）に含まれパケットスイッチとして知られる交換装置（２）内のデータパケットの識別に関する。複数の入りリンク（４）が第１のスイッチングポート（３）を介して交換装置（２）に接続され、複数の出リンク（６）が第２のスイッチングポート（５）を介して交換装置に接続されている。装置（２）には制御手段（１０）及び入りリンク（４）を指示されたリンク（６）へ接続するのに必要な連結装置（１１）も含まれ、出リンク（６）の指示は入りリンク（４）に生じる一つ以上のデータセル（３０）の形の信号により開始される。付加ビット（３１）の形の付加情報が第１のスイッチングポート（３）内のデータセル（３０）へ送られ付加ビットにはデータセル（３０）内のアドレス情報に対応する構成が与えられる。付加ビット（３１）は第２のスイッチングポート（５）において除去される。前記付加ビットにはカテゴリー識別（３１ｆ）及び／もしくは機能識別（３１ｇ）が含まれている。

Description

【発明の詳細な説明】 データパケットの識別 技術的分野 本発明はスイッチング（交換）装置に関し、より詳細には遠隔通信システムの 一部を形成するかかるスイッチング装置におけるデータパケットの識別に関する 。更に詳細にはパケットスイッチとして知られるタイプのスイッチング（交換） に関する。 送信機から受信機へデータセルまたはデータパケットを送信するネットワーク にはパケットスイッチが含まれ、各データセルは、アドレス部分と情報部分とを 含む。 パケットスイッチには第１スイッチポートを介して複数の入り（着信）リンク が接続されており、このスイッチには第２スイッチポートを介して複数の出（発 信）リンクが接続されている。このスイッチング装置はスイッチング機能および 作動を制御するのに必要な制御手段および結合手段も含み、制御手段によってポ イントされた結合手段は、着信リンクに発生した信号により表示が開始された発 信リンクと着信リンクを接続するようになっている。 これら信号は特殊な信号であり、１つ以上のデータセルによって、通常、標準 化され、形成されている。データセルの各々はＣＣＩＴＴ規格に従って５３バイ トの一定長さを有する。この５３バイトのうちの５バイトは、特に仮想宛て先ア ドレスを含むいわゆるヘッダーに含まれ、４８バイトはいわゆる情報部分を構成 する。 背景技術 当業者には、上記種類の数個の異なるタイプのパケットスイッチが知られてい る。 従ってパケットスイッチの作動機能を制御するのに、データセル内で仮想宛て 先アドレスを使用することは公知となっている。これを行うためには、前記制御 手段によりスイッチを制御するのに、所望する宛て先アドレスに関連した情報が 必要となるたびに、対応するメモリ内のテーブルをルックアップしなければなら ない。 テーブルをルックアップするには、通常、好ましくは制御手段に割り当てられ たプロセッサの助けにより、データセルのヘッダー内にアドレス情報を発生し、 このアドレス情報をプロセッサおよびシステムに適合したアドレス情報に転換さ せ、次にこのプロセッサに適合したアドレス情報の助けによりスイッチング装置 の作動機能をガイドする必要がある。 当業者にはＡＴＭシステム（非同期転送モード）に従って製造されたパケット スイッチも知られている。本発明は、このタイプのスイッチング装置による、特 に適した用途がある。 本発明に関連した重要な特徴を検討すると、米国特許第5,130,984号に最も関 連した従来技術が開示されている。 本技術分野に関連する他の刊行物として、公開公報EＰ-Ａ１-0482550を挙げる ことができる。 本発明の開示 技術的課題 公知の遠隔通信システム、特に本明細書の導入部に記載した種類の、パケット スイッチを含む遠隔通信システムを検討すると、技術的課題は、ハードウェアを 少なくでき、更に選択されたカテゴリーおよび／または選択された機能を識別す るためのヘッダー内の重要なビット位置を用いることにより、スイッチを通した 接続の立ち上げを開始し、実行することに特に関連した信号化手順を、スイッチ ング装置内で簡略化できる簡単な手段により、条件を形成することにあることが 理解できよう。 別の技術的課題は、付加的ビットコンフィギュレーション、例えばいわゆるＰ Ｔセル（ペイロードタイプ）を形成する際に、主要情報に属するサブ情報を不使 用状態のままにできるような条件を形成するような実現することの１つにある。 更に別の技術的課題は、使用されている各第１スイッチポート内のバッファメ モリ内に記憶し、よってデータセルのアドレス情報を評価し、データセルの異な るタイプを区別または識別し、よってデータセルヘッダー内の信号化情報を搬送 する第１タイプのデータセルが、情報部分内のビットコンフィギュレーションに 従って適当なスルー接続およびチャンネル番号選択を評価し、従って前記付加的 ビットに対する適当なビットコンフィギュレーションを発生するプロセッサおよ び／または制御手段との協働を要求する一方、チャンネル番号に依存した情報を データセルヘッダー内で搬送する別のタイプのデータセルに付加的ビットコンフ ィギュレーションを割り当てることにより得られる利点を提供することにあると 理解されよう。 更に別の技術的課題は、スイッチング装置の制御システム、およびデータセル 内の現在のルーティングまたはアドレス情報に対応するステータスに直接適応し たビットコンフィギュレーションで付加的ビットを形成するように、制御手段に より更に制御手段内で計算を行うことなく制御手段により割り当てられたルーテ ィングまたはアドレス情報を含む、後のデータセルに着信スイッチポート内の付 加的ビットコンフィギュレーションを割り当てることにより、１回だけ（または 数回だけ）着信データセルのヘッダー内に含まれるルーティングまたはアドレス 情報を評価する重要性を実現することの１つにあるとも解される。 更に別の技術的課題としては、現在のセルタイプおよび／または求められる送 信の質に直接対応する特定ビットコンフィギュレーションを付加的ビットに割り 当てることを得られる重要性および利点を実現することにある。 極めて特殊な技術的課題は、付加的ビットコンフィギュレーションの形態をし た制御手段によって発生される付加的情報が特にデータセルヘッダー内のＶＰＩ ／ＶＣＩ情報（仮想的パス識別子（アイデンティファイア））、仮想的チャンネ ル識別子（アイデンティファイア））に依存する場合に得られる利点を実現する ことの１つにあるとも解される。 本発明は、ＡＴＭタイプのパケットスイッチに特殊な用途がある。 解決案 上記技術的課題のうちの１つ以上を解決するため、本発明は請求項１のプレア ンブルに記載したような公知の遠隔通信システムに含まれるパケットスイッチに 基づくものである。 上記技術的課題のうちの１つ以上を解決するため、本発明によれば、前記付加 的ビットが当該データセルのカテゴリーの識別を示す多数のビット位置を含むこ と、および／または前記付加的ビットが当該データセルの機能の識別を示す多数 の、または他のビット位置を含むことが提案される。 本発明の要旨内に入る本発明の別の開発例によれば、メモリ内のテーブルをル ックアップすることによりカテゴリーの識別および／または機能的識別が評価さ れる。 付加的ビットは当該セルのタイプおよび／または送信の質に対応するビットコ ンフィギュレーションを有することもできる。データセルがスイッチング装置を 通過する際に、スイッチング装置内の種々の機能を制御するのにこれら付加的ビ ットだけを使用することができる。 冗長ターミネーションおよび／またはデータパケット識別および／または対応 するデータセルの許容または拒否および／または異なるデータパケットの識別を 行うよう、これら付加的ビットを用いることができるようにするビットコンフィ ギュレーションをこれら付加的ビットに有利に与えることができる。 結合手段が２つのスイッチアレイ、２つのスイッチ平面を含む際は、下記の制 御を行うのに付加的ビットを用いることができる。 ａ）特定のアルゴリズムによるターミネーション。 ｂ）平面Ｂを通ってデータパケットが目的地に達すること。 ｃ）平面Ａを通ってデータセルカ目的地に達すること。 ｄ）双方の平面からのデータセルが意図する方向に達すること。 データセルにおけるＶＰＩ／ＶＣＩ情報の発生により付加情報を形成すること も提案される。 利点 本発明のスイッチング装置によって主に得られる利点は、着信データセルを取 り扱うためスイッチング装置内で必要なハードウェアが削減できる条件が得られ ることである。このような利点は付加情報、例えばスイッチング装置内でのみ使 用できる付加的ビットコンフィギュレーションを導入することにより、スイッチ ング装置内の内部信号化手順を簡略化することによって得られる。 このような簡略化は、データセルヘッダー内に生じるルーティングおよびアドレ ス情報の初期評価、およびこの評価に基づいてこの情報をスイッチング装置の制 御および作動機能に適応した付加情報に転換することに基づくものであり、前記 付加的ビット内のあるビット位置にカテゴリーおよび／または機能的識別も与え るものである。 この付加的ビットは発信スイッチポートで除かれるので、着信データセルおよ び発信データセルはスイッチング装置に関し、標準化されたフォーマットを有す ることとなる。 請求項１の特徴項には、遠隔通信システムの一部を形成する本発明のスイッチ ング装置の主な特徴事項が記載されている。 添付図面の簡単な説明 添付図面を参照して、次に本発明に重要な特徴を含む本発明の実施例について 、より詳細に説明する。 第１図は、遠隔通信システムに含まれるＡＴＭスイッチの極めて簡略化された 図である。 第２図は、スイッチ装置の入力端で付加的ビットコンフィギュレーションを導 入し、スイッチ装置の出力端でこのビットコンフィギュレーションを除くことを 基本的に示す。 第３図は、データセルヘッダーに対応するビットコンフィギュレーションを発 生するのに必要な、対応するテーブルルックアップおよびスイッチング装置内で より簡単に必要な機能を制御できるように適応したビットコンフィギュレーショ ンを有する前記付加的ビットの送りを基本的に示す。 第４図は、データセルヘッダーのための標準化されたビットコンフィギュレー ションの例および本発明に重要な付加的ビットコンフィギュレーションの一例を 示す。 第５図は、データセルヘッダー内に含まれる前記ビットのうちのビットコンフ ィギュレーションを評価する可能性を例示し、前記付加的ビットを発生するのに 必要な手段を示す、極めて簡略化されたブロック略図である。 本発明を実施するための最良の態様 第１図は、遠隔通信システム１の一部を形成するＡＴＭスイッチと称される種 類のスイッチング（交換）装置２の、極めて簡単な図である。 当業者にはＡＴＭ技術は公知であり、従って本明細書でこの技術を詳細に説明 することは必要でない。 スイッチング装置２には第１スイッチングポート３を介して複数の入り（着信 ）リンク４が接続されており、一方、スイッチには第２スイッチングポート５を 介して複数の出（発信）リンク６が接続されている。 スイッチング装置２は必要な制御手段１０と、この制御手段１０に内蔵される か、またはこれとは別個のプロセッサと、着信リンク４を表示された発信リンク ６に接続するよう機能する結合手段１１も含む。発信リンク６は、着信リンク４ 上に発生した１つ以上のデータ信号形態の信号によって表示またはポイントアウ トされる。 従って、次に発信リンクに着信リンクをこのように接続すること、およびこれ に必要な基本的な必要条件についてより、詳細に説明する。 データセル３０はＣＣＩＴＴ規格に合致し、仮想宛て先アドレスを含むヘッダ ー内の５バイトと、実際情報を含む情報部分における４８バイトを含む。 本発明は、データセルヘッダーの情報の内容および前記ヘッダー内のビットコ ンフィギュレーション分布は、単に直接スイッチ制御手段として働くように意図 したものでないとの理解に基づく。この目的のため、スイッチング装置制御シス テムに適合した情報内容およびビットコンフィギュレーションが必要である。 一般的には本発明は、前記第１スイッチポート内の前記データセルへ付加的ビ ットコンフィギュレーション状態の付加的情報を送ることに基づき、これら付加 的ビットを特にデータセルヘッダー内に生じるアドレス情報に依存するコンフィ ギュレーションとすることは、これらエクストラビットが選択された機能を制御 するのに、（データセルヘッダー内のビットコンフィギュレーションの代わりに ）スイッチング装置内部でのみ使用することを意味している。これら付加的ビッ トは、第２スイッチポート５内で除かれる。 従ってデータセルがスイッチング装置を通過する際、これらセルはスイッチン グ装置の機能に直接適合するだけでなく、データセルヘッダー内の仮想アドレス 情報およびスイッチング装置の瞬間的ステータスにも適合する情報内容を有する 。 これによりアドレス情報を必要とする機能を開始するたびに着信データセルヘッ ダーにより搬送される特定のアドレス情報を解釈する必要なく、機能の開始およ びスイッチング装置内の制御が容易となるだけでなく、同時に規格条件を満足す る。すなわち着信データセルおよび発信データセルは、スイッチング装置に対し て標準化されたフォーマットとなる。 このことは、第２図および第３図に略図で示されている。これら図は、データ セル３０に供給される付加的ビット３１を示し、データセル３０はヘッダー３２ と情報部分３３とを有し、第１スイッチポート３から出る内部データセル３０’ を形成する。 第２図に示された結合手段すなわちデバイス１１は、２つのスイッチ平面Ａお よびＢで二重になっており、通常、一方の平面だけがスルー接続のために選択さ れる。 ２つのスイッチ平面を用いると安全度が高くなるが、３つ以上のスイッチ平面 を使用すれば、この安全度はより高くなると解される。 より低い安全度が認められる場合、１つのスイッチ平面だけでもよい。 第２図に示すように、スイッチポート５はデータセルの質を制御またはチェッ クするための手段５ａおよび５ｂを含む。これら手段は基本的に公知であるので 説明しない。しかしながらこれら手段５ａおよび５ｂはデータセル内のそのとき のビットコンフィギュレーションによって制御される所定のアルゴリズムに従っ て選択された計算を実行するか、または他の方法で現在の質を確定し、これと共 にスイッチ５ｃがスイッチ平面ＡまたはＢの一方もしくは双方を選択させるよう にできる。 スイッチ５ｃの下流側には、付加的ビットコンフィギュレーション３１を除く ように製造されたユニット５ｄが設けられている。 第３図は着信リンク３において、各着信データセル３０のヘッダー３２の情報 内容をどのように評価するかを示す、大幅に簡略化された図である。 明確に述べた仮想アドレスを有する先の到着データセルに依存して、制御手段 １０のプロセッサ内で計算される付加的ビットコンフィギュレーションは、後に より詳細に説明するように、先にメモリ１２内に記憶されていたと仮定する。 ヘッダー３２の情報内容は、アドレスに関して評価され、その内容はメモリ１ ２内にテーブル状にされる。このテーブルはスイッチング装置の機能を制御する ように適合した、対応する重要な付加的ビットコンフィギュレーションを提供す る。これら付加的ビット３１は、ヘッダー３２の前に置かれる。この結果、内部 データセル３０’は、標準化されたデータセル３０よりも長くなる。 第４図は、ビット位置自体が付加的ビットに適用可能な領域３１内、およびデ ータセルヘッダーに適用可能な領域３２内でどのように分布できるかの例を示し ている。 位置３１ａはＲＩ（ルーティング情報）を示し、位置３１ｂはＳＥＱ（セルシ ーケンス番号）を示し、位置３１ｃはＭＣＩ（マルチキャストインディケーショ ン）を示し、位置３１ｄはＩＣＬＰ（暗示的セルロス優先度）を示し、位置３１ ｅはＩＤＰ（暗示的遅れ優先度）を示し、位置３１ｆはＣＩＤ（セル識別子）を 示し、位置３１ｇはＰＬＳ（平面選択）を示し、位置３１ｈはＯＡＭ（オペレー ションおよびメンテナンス）を示し、位置３１ｉはＡＭ（アドレスモード）を示 す。位置３２ａはＶＰＩ（仮想パス識別子）を示し、位置３２ｂはＶＣＩ（仮想 チャンネル識別子）を示し、位置３２ｃはＰＴ（ペイロードタイプ）を示し、位 置３２ｄはＣＬＰ（セルロス優先度）を示す。 ビット位置３２ａおよび３２ｂ内の情報内容が特に検出され、これらは制御手 段またはメモリによって転換され、位置３１ｄ、３１ｅ、３１ｆおよび３１ｇ内 へ導入される。 このように付加的ビットコンフィギュレーションが補われたデータセル３０’ は、次にスイッチング装置１１を通過し、発生された付加的ビット３１だけが演 算機能の制御に使用される。これらビット３１は、当該セルのタイプおよび要請 される送信の質に関連した情報を有利に含むことができる。 ヘッダー３２に含まれる情報はスイッチ内で内部的に使用されるだけでなく、 使用されない状態でスイッチング装置を通過できる。 第５図は、スイッチング装置内における１つの接続の可能性を示す極めて略さ れた基本図である。この可能性は、多くの可能性のうちの１つである。 発呼加入者Ａが被呼加入者Ｂとの接続を望んでいると仮定すると、リンク４に は特にアドレス部分（ヘッダー）および情報部分を含むデータセル３２”が生じ る。アドレス部分は制御手段１０のプロセッサとの接続を要求するが、情報部分 は加入者Ｂとの所望する接続を開示する。 加入者Ａによって発生されたデータセル３０”のヘッダーは、信号化情報を搬 送し、制御手段１０のうちのプロセッサへの直接アクセスを求める。 これと共に着信スイッチポート３は結合デバイスすなわち手段１１により制御 手段１０内のプロセッサと接続される。 データセル、特にセルの情報部分（ペイロード）内の内容に基づき、プロセッ サは次に加入者Ａと加入者Ｂとの間の適当な接続パス１１ａを計算し、処理し、 解析し、この接続にチャンネル番号を割り当てる。 更にこのチャンネル番号「ｘ」に対し付加的ビットコンフィギュレーション３ １が評価される。要約すれば、割り当てられたチャンネル「ｘ」を通して送信を 開始できる加入者Ａに、選択されたチャンネル番号「ｘ」が送信され、一方、チ ャンネる「ｘ」に対する評価された付加的ビットコンフィギュレーションがメモ リ１２に記憶されるということができる。 次に、付加的ビットコンフィギュレーションは、結合デバイス１１により内部 信号化ライン１１ａを通してスイッチポート３へ送られ、次に結合デバイス１１ により内部信号化ライン１１ａを介してＲＡＭメモリ１２へ送られ、チャンネル 番号「ｘ」が捕捉される。 これと共に加入者Ａはクリアな信号を得て、他のすべての情報の他に、信号か らのデータセルのすべてにチャンネル番号「ｘ」が割り当てられる。 発呼が終了すると、信号化情報を搬送する新しいデータセルが発生され、プロ セッサは前記セルの情報部分を通して接続をレリースすべきとのメッセージを受 ける。 このレリース信号は、チャンネル番号「ｘ」およびメモリ１２からの関連した 付加的ビットコンフィギュレーションを消去する。 従ってスイッチング装置の制御手段１０は、データセル３０”によって示され た識別子情報および情報部分を解釈し、内部処理により結合デバイス１１を介し たフリーな発信スイッチポート５およびリンク６へのフリー接続１１ａをポイン トアウトする。 データセルがバッファレジスタ内の最終の所定位置まで進み、制御ユニット１ ０がこの機能から完全に外されると、メモリ１２は同じチャンネル番号「ｘ」を 有するその後のデータセルごとに、これら付加的ビット３１を加える。 メモリ１２を介し、対応する付加的ビットコンフィギュレーションを得るよう 、ビット位置ＶＰＩ／ＶＣＩ内の情報内容を評価する可能性が特に提案される。 これら付加的ビットは次のような基準および／または機能を表示するように有 利に選択することもできる。 すなわち異なるタイプのデータセルの識別すなわち区別。 ａ）空のセル ｂ）スルー接続セル ｃ）テストセル ｄ）メタ信号化セル；スタート（始動）および再スタート（再始動）方法に関 連したスイッチ内での内部信号化 ｅ）スイッチ内使用のための信号化セル ｆ）トラフィックセル ｇ）エラーテストセル 冗長終端のさまざまな要求を表すデータセルを識別する。 この一つの例は２プレーン（平面）スイッチのＡプレーンあるいはＢプレーン もしくは両プレーンを選定することである。 さまざまな送信品質を表すセルを識別する。 この例は互いに異なるセル遅延優先順位を有する接続間を識別する、もしくは 互いに異なるセル消失優先順位を有する接続を識別することである。 正規のスイッチ動作には数種類のデータセルが必要でありスイッチ自体がユー ザから到来する正規のデータセルの他に数種類のデータセルを発生することがで きる。 さらに、当該データセルの種類に応じて、データセルを別々に処理するのにい くつかのスイッチ動作が必要である。 前記したように、接続を確立する時に、交換装置は選択される送信品質に関し て加入者すなわちユーザに同意することができ主プロセッサはトラフィックをス イッチオンする前に、当該接続に対してどの付加ビット及びどの構成を適用すべ きかを当該スイッチポートへ知らせる。 メモリ１２はデータセル３０へ送出される特定ビットを全て含んでいなければ ならず、これらのビットの解釈は精密な相対位置と共に予め定められていなけれ ばならない。 ＡＴＭセルの形でデータセルへ送出されるビットはさまざまな目的及び使用エ リアに対して２進符号化して送出ビット数を低減することができる。このような 符号化の一例はさまざまなセル種別を示すビットである。 ビット セル種別 ０，０，０： 空セル ０，０，１： テストセル ０，１，０： メタ信号化セル ０，１，１： トラフィックセル １，０，０： 信号セル（スイッチ内部） １，０，１： スルー接続セル １，１，０： エラー（誤）テストセル（ハードウェアエラーや故障を見つ けるために発生される） 当然、送出ビット数を制限する必要がなければ、各セル種別にも１ビットを割 り当てることができる。メタ信号化セル及びスイッチ内部の信号をアクセスリン ク４上の類似セルと混同してはならない。 さまざまな種別のデータセル間の識別については、冗長終端機能は主として最 善の信号及びメッセージ送信を提供するスイッチプレーンの選定に関連している と言うことができる。 空セルはセル同期を維持するためにスイッチ内部インターフェイスを介して送 信される。これらのセルは送信ユニットにより発生され受信ユニットにより除去 される。空セル除去機能は空セルを探すためにセルのＶＰＩ／ＶＣＩ情報の分類 に取り組む必要がない。当該セルが空セルであるか否かを確証するのにセル種別 表示ビットを簡単にチェックすれば十分である。 スルー接続セルは当該接続のハードウェアを介して設定される経路をテストす るものである。 テストセルはスイッチ内で発生されスイッチ保守を処理するのに使用される。 特定のテストループにテストセルを送信することによりハードウェアが満足に機 能するかどうかを確かめることができ、それにより故障の絞り込みも容易になる 。 メタ信号化セル及び信号セルはスイッチを介して統合制御経路により信号を送 るのに使用される。メタ信号セルはスイッチが構成される場合でも所期の行先へ 到達できる点が信号セルとは異なっている。したがって、メタ信号化セルはいく つかの機能により別々に処理しなければならない。 メタ信号化セルは始動及び再始動手順と共に交換装置内の内部信号に特に関連 している。 誤テストセルは故意にエラーが導入されているデータセルを意味しこのエラー は交換装置が所期の機能を果たす時に所定の結果を発生するようにされている。 各信号もしくはメッセージ送信に対して送信品質を有利に選択することができ る。 ＡＴＭスイッチには一つ以上の冗長スイッチプレーンを設けて、スイッチの信 頼度を高めることができる。スイッチの冗長性はスイッチプレーンからのセル電 流の結合点において終端される。次に特定のアルゴリズムにより最良品質を維持 すると思われるプレーンからセルを選定することができる。ある種のセルについ てはセルが通るべきスイッチプレーンを予め定めることが望ましい。セルにいく つかのプレーン選定ビットを設けることにより、これらのセルは冗長性の終端と 共に別々に処理することができる（第２図の５ａ，５ｂ，５ｃを比較されたい） 。 ２つのスイッチプレーンにより構成されるＡＴＭスイッチにおけるいくつかの プレーン選定ビットの考えられる符号化を下記に示す。プレーン選定ビット、選定プレーン ０，０： 特定のアルゴリズムを介した終端。 ０，１： Ｂプレーンからのセルが所期の行先へ到達する。 １，０： Ａプレーンからのセルが所期の行先へ到達する。 １，１： 両プレーンからのセルが所期の行先へ到達する。 ＡＴＭスイッチは多数のさまざまな種別の接続を経路指定する。これらの接続 は全く異なる送信品質要求を有することがある。ここでは送信品質とは消失セル 及びトランスポート網を通るセルの遅延確率を意味する。さまざまな接続にさま ざまな送信品質を提供できるようにいくつかの優先順位クラス（サービスのクラ ス）がＣＣＩＴＴから提起されている。 各ＶＰＩ／ＶＣＩ情報に対する優先順位クラスを含むメモリを実際のスイッチ コア内の機能に備える必要をなくすために、セルにはスイッチ入力に複数ビット を与えることができる。これらのビットはセルロス（消失）優先順位（ＣＬＰ） もしくはセル遅延優先順位（ＣＤＰ）の暗示的優先順位クラスを示している。 本発明は前記及び図示した実施例に制約されず特許請求の範囲内で修正が可能 なことを理解されたい。

【手続補正書】特許法第１８４条の８ 【提出日】１９９５年４月１８日 【補正内容】 １２．電気通信システム（１）のパケットスイッチ形成部として知られる交換 装置（２）であって、複数の入りリンク（４）が第１のスイッチングポート（３ ）を介してスイッチ構成（１１）に接続され、複数の出力リンク（６）が第２の スイッチングポート（５）を介して前記スイッチ構成（１１）に接続されており 、前記交換装置（２）は制御手段（１０）及び入りリンク（４）を指示された出 リンク（６）へ接続するのに必要な２つの連結装置（１１）すなわちスイッチプ レーン（Ａ，Ｂ）を含み、それは入りリンク（４）上に生じる一つ以上のデータ セル（３０）形状の信号により開始され、各データセルに対して付加ビット位置 （３１）の形の付加情報が前記第１のスイッチングポート（３）内の前記データ セル（３０）へ加えられ、付加ビットにはデータセル（３０）内に生じるアドレ ス情報（３２）に従ったデジタル値が与えられ、前記付加ビット位置（３１）及 びそれらのデジタル値は前記第２のスイッチングポート（５）において除去され 、付加ビット位置に関連するデジタル値は前記２つのスイッチプレーンの一方の 識別を表し、付加ビットのいくつかは割り当てられたデジタル値により、 ａ． 前記データセルが選定された第１のプレーンを介してその行先へ到達すべ きである、 ｂ． 前記データセルが選定された第２のプレーンを介してその行先へ到達すべ きである、 ｃ． 両スイッチプレーンからのデータセルがその行先へ到達すべきである、 ことを表し、 前記付加ビット位置の前記いくつかはサブセクション（３１ｇ）を形成するよう に調整され、前記付加ビット位置の他のいくつかは割り当てられたデジタル値に よりデータセルのカテゴリー識別を表し、前記付加ビット位置の前記他のいくつ かはもう一つのサブセクションを形成するように調整され、前記カテゴリー識別 は ａ． 空セルカテゴリー、 ｂ． テストセルカテゴリー、 ｃ． メタ信号化セルカテゴリー、 ｄ． トラフィックセルカテゴリー、 ｅ． 信号セルカテゴリー、 ｆ． スルー接続セルカテゴリー、 ｇ． 誤テストセルカテゴリー、 のいずれかを表すことができ、前記制御手段（１０）は前記２つのサブセクショ ン内の各ビット位置の当該デジタル値を活性化させている、ことを特徴とする交 換装置。 １３．第１２項記載の装置であって、前記付加ビット位置のいくつかは割り当 てられたデジタル値により前記データセルがその行先へ到達するかあるいは特定 のアルゴリズムを介して終端すべきことを表している、ことを特徴とする交換装 置。 １４．第１２項記載の装置であって、前記２つのサブセクションが１バイト内 に含まれる、ことを特徴とする交換装置。 １５．第１２項記載の装置であって、前記付加ビット位置の他のいくつかは割 り当てられたデジタル値によりセル連番を表している、ことを特徴とする交換装 置。 １６．第１２項記載の装置であって、前記付加ビット位置の他のいくつかは割 り当てられたデジタル値によりマルチキャスト表示（３１ｃ）を表している、こ とを特徴とする交換装置。 １７．第１２項記載の装置であって、前記付加ビット位置の他のいくつかは割 り当てられたデジタル値により暗黙的なセル消失優先順位（３１ｄ）を表してい る、ことを特徴とする交換装置。 １８．第１２項記載の装置であって、前記付加ビット位置の他のいくつかの中 の一つは割り当てられたデジタル値により暗示的な遅延優先順位（３１ｅ）を表 している、ことを特徴とする交換装置。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 9466−5Ｋ Ｈ０４Ｌ 11/20 １０２ Ｚ (72)発明者 ヨハンソン，ブヨルン インゲ スウェーデン国エス ― 114 22 スト ックホルム，バルハラベーゲン 34，４, ５ ティーアール (72)発明者 ベルグハーガー，ハンス，アルネ，ペータ ー スウェーデン国エス ― 125 56 オー ルブスヨ，スラーンバールススティゲン 21―23

Claims (1)

1. 【特許請求の範囲】 １．電気通信システム（１）のパケットスイッチ形成部として知られる交換装 置（２）であって、複数の入りリンク（４）が第１のスイッチングポート（３） を介してスイッチ（２）に接続され、複数の出リンク（６）が第２のスイッチン グポート（５）を介して前記スイッチに接続されており、交換装置（２）は制御 手段（１０）及び入りリンク（４）を表示された出リンク（６）へ接続するのに 必要な結合装置（１１）を含み、出リンク（６）の表示は入りリンク（４）上に 生じる一つ以上のデータセル（３０）形状の信号により開始され、各データセル に対して付加ビット（３１）の形の付加情報が前記第１のスイッチングポート（ ３）内の前記データセル（３０）へ送られ、付加ビットにはデータセル（３０） 内に生じるアドレス情報（３２）に従った構成が与えられ、付加ビット（３１） は前記第２のスイッチングポート（５）において除去され、前記付加ビットは当 該データセル（３０）のカテゴリー識別を表すいくつかのビット位置（３１ｆ） を含みかつ／もしくは前記付加ビットは当該データセルの機能識別を表すいくつ かの他のビット位置（３１ｇ）を含む、ことを特徴とする交換装置。 ２．第１項記載の装置であって、カテゴリー識別及び／もしくは機能識別がメ モリ内のテーブルを探索して評価される、ことを特徴とする交換装置。 ３．第１項もしくは第２項記載の装置であって、前記付加ビット（３１）は現 在のセル種別及び送信品質に対応するビット構成を有する、ことを特徴とする交 換装置。 ４．第１項記載の装置であって、前記付加ビット（３１）はさまざまなスイッ チ動作を制御するのに使用できる、ことを特徴とする交換装置。 ５．第１項もしくは第４項記載の装置であって、前記付加ビット（３１）は冗 長性終端動作の選定構成で使用できる、ことを特徴とする交換装置。 ６．第１項もしくは第４項記載の装置であって、付加ビット（３１）は空セル 、スルー接続セル、テストセル、メタ信号化セル、信号セル、トラフィックセル 及び／もしくは誤テストセル等の特殊なデータセルを識別するのに使用できる、 ことを特徴とする交換装置。 ７．第１項もしくは第４項記載の装置であって、付加ビット（３１）は現在の データセルを通すことができるか拒絶すべきか、あるいは特定の冗長性終端アル ゴリズムに従って冗長性終端を実施すべきか否かを示すのに使用できる、ことを 特徴とする交換装置。 ８．第１項もしくは第４項記載の装置であって、付加ビット（３１）のいくつ かは異なるセル遅延優先順位との接続を識別するのに使用でき、付加ビットのい くつかは異なるセル消失優先順位との接続を識別するのに使用できる、ことを特 徴とする交換装置。 ９．第１項記載の装置であって、連結装置（１１）は２つのスイッチアレイ、 ２つのスイッチプレーン（Ａ，Ｂ）により構成され、前記付加ビット（３１）は 、 ａ） 特定のアルゴリズムを介した終端、 ｂ） Ｂプレーンを介して所期の行先へ到達するデータセル、 ｃ） Ａプレーンを介して所期の行先へ到達するデータセル、 ｄ） 両プレーンから所期の行先へ到達するデータセル、 を制御するのに使用できる、ことを特徴とする交換装置。 １０．第１項記載の装置であって、付加情報（３１）がデータセル内に生じる ＶＰＩ／ＶＣＩ情報により制御される、ことを特徴とする交換装置。 １１．第１項記載の装置であって、パケットスイッチがＡＴＭ型スイッチであ る、ことを特徴とする交換装置。