JPH08505481A - フレーム・バッファへ高速の複数カラー記憶を実現する方法及び装置 - Google Patents

Abstract

(57)【要約】 出力表示装置上におけるグラフィック・データの表示を加速させるフレーム・バッファであって、このフレーム・バッファは、１対のカラー値レジスタを有し、そのそれぞれには、フレーム・バッファに書き込む前にカラー値がロードされる。選択手段が設けられ、バスからの画素データ、第１のカラー値レジスタからの画素データ、第２のカラー値レジスタからの画素データを選択し、又は両方のカラー値レジスタからの画素データを同時に選択する。カラー値レジスタからフレーム・バッファにデータが書き込まれるとき、データは多くの画素位置に同時に書き込まれる。

Description

【発明の詳細な説明】 フレーム・バッファへ高速の複数カラー記憶を 実現する方法及び装置 発明の背景発明の分野 本発明は、コンピュータ・システムに関し、特にフレーム・バッファ・メモリ に対するデータの書き込みを加速する方法及び装置に関する。従来技術の歴史 卓上コンピュータの能力の増大に関する１つの重要な問題は、出力表示装置に データを転送するレートを増大させる方法を見つけることであった。現在利用可 能なデータ提示の様々な形態は、おびただしい量のデータを転送する必要がある 。例えば、もしコンピュータの出力表示モニタが、スクリーン上に１０２４×７ ８０画素を表示するカラー・モードで動作し、そのモードが、各画素を定義する のに３２ビットを使用するものであると、表示する各フレーム毎に合計２５００ 万ビット以上の情報をスクリーンに対して転送しなければならない。一般に、１ 秒間に６０フレームが表示され、１秒間に１５億ビット以上表示装置に転送しな ければならない。これは非常に大量の処理能力を必要とする。一般に、このデー タの表示装置への転送が、コンピュータの全体的動作を遅くする。 表示装置に対するデータ転送の処理を速くするために、様々な加速回路が考案 された。一般に、この回路は、表示装置に対するデータ転送に必要な多くの機能 を行うコンピュータの中央処理装置を軽減するのに役立つ。本来、これらの加速 回路は、中央処理装置が通常行う必要がある様々な動作を肩代わりする。例えば 、スクリーン上のある位置から他の位置へのデータのブロック転送は、スクリー ンに転送される画素データの各行を読み出し、新しい行へ書き込むことを必要と する。表示装置のウィンドウ領域内に情報をストアすることは、各ウィンドウ部 分 のデータをそのウィンドウ部分に合うようにクリップする（切り抜く）必要があ り、表示装置の他の部分に上書きしてはならない。表示装置上のウィンドウ内の イメージをクリアし、又は動かすとき、他の多くの機能が様々なベクトルを生成 することを要する。中央処理装置によって行われると、これらの動作は、中央処 理装置が利用可能な時間の大きな部分を必要とする。これらの繰り返し的機能は 、グラフィック加速回路によって行うことができ、中央処理装置の負担を軽減で きる。一般に、もし大量の画素を一度に取り扱う動作が、グラフィック加速回路 によって機械化されると、表示速度は最大限増大する。 一般的フレーム・バッファは、以下にノーマル・モードと呼ぶモードで書き込 まれる。ノーマル・モードでは、フレーム・バッファの各画素は個々にアドレス されてアクセスされ、画素データは、これらのアドレスされた位置に対するデー タ・バス上に送られる。例えば、３２本のデータ線のデータ・バスでは、１画素 を定義する３２ビットをバス上におくことができ、フレーム・バッファ・メモリ 内の位置へ送ることができる。もしコンピュータが、３２ビットのカラー・モー ドで動作しているとすれば、このデータは１画素を定義し、１６ビットのカラー ・モードでは２画素、８ビットのカラー・モードでは４画素を定義する。もしフ レーム・バッファが１画素（又は２画素、又は４画素）ずつアドレスされるとす れば、フレーム・バッファ内の各画素は、異なった別々のカラーで表されるが、 このノーマル・モードの動作は非常に遅い。 テキストがユーザによって文書に書かれ、スクリーンに表示されるとき、個々 の画素は、キー操作によって作用され、画素情報がフレーム・バッファに書かれ る速度は制約的でない。しかし、グラフィック・レンダリング・デバイスによっ て行われる多くの操作があり、これらのデバイスでは、ノーマル・モードの書き 込みによって、画素を別々に表現する必要から、動作を非常に遅くしている。例 えば、テキスト・ファイルが表示装置上のウィンドウに最初にオープンされると き、個々の画素を書き込むことは動作を非常に遅くする。同様に、テキストをス クローリングするとき、個々の画素を書き込むことは、動作を非常に遅くする。 この理由によって、カラー・ブロック・モードの書き込みが、フレーム・バッ ファに対して考案された。このカラー・ブロック・モードでは、データ・バス上 に転送されたデータは、画素値ではなく、画素を書くか書かないかを示す制御信 号を表す。フレーム・バッファの一部であるカラー・レジスタは、制御信号によ って画素位置が動作可能にされると、その画素位置に書き込むカラー値をストア する。動作可能にされていない画素位置には、何も書き込まれない。このカラー ・ブロック・モードの動作は、カラー・レジスタにストアされた単一カラーを、 データ・バスの導線の数と同じ数の画素位置に同時に書き込むことを可能にする 。 このカラー・ブロック・モードの動作をカラー値レジスタと共に用いることに よって、速度不足が明らかな多くの状況下でフレーム・バッファに対する書き込 みを高速化できる。残念ながら、このモードの動作には多くの制約がある。例え ば、表示ウィンドウのデータに対して行われる動作は、２色の操作しかできない 。例えば、テキストをスクリーンに書込むとき、各文字の色とその文字を囲む背 景の色が、フレーム・バッファにストアされた画素を変更することによって操作 され、表示装置上のイメージが表される。両方の色が書き込まれない限り、テキ ストに関する輪郭は与えられない。表示データを与えるソフトウェアと、データ の操作を加速する様々なグラフィック表示デバイスの両方共、２色のカラーを一 度に操作することができ、通常そうしている。しかし、卓上コンピュータが利用 できるフレーム・バッファは、多くの画素が同時にアドレスされるカラー・ブロ ック・モードでは、一度に１色しか変更できない。従って、最新のレンダリング ・デバイスは、データの操作を高速化するけれども、ブロック・モード動作でデ ータが提示されたとき、一度に１色のカラーしか受け入れることができないフレ ーム・バッファによって、その表示が遅くなる。この問題は特に深刻である。な ぜなら、画素のグループに対して異なった色が使用される度に、新しい色が使用 される前に、時間がかかる動作で古いカラー値から新しいカラー値へカラー・レ ジスタを更新しなければならないからである。従って、最初の表示行に対して、 背景色が先ずカラー値レジスタに１回の動作で置かれなければならない。その色 の画素は、フレーム・バッファに書き込まれなければならない。次に、レジスタ で色が変更され、前景色の画素が２度目の書き込み動作で表される。次の画素行 がフレーム・バッファに書き込まれるとき、この動作全体が再度くり返されなけ ればならない。フレーム・バッファの各行に対して同じ動作をくり返す必要性に よ って、画素を書き込む速度は非常に遅くなる。発明の概要 従って、本発明の目的は、少なくとも２色のカラーをフレーム・バッファに同 時に書き込むことを可能にすることである。 本発明の別の、より具体的な目的は、フレーム・バッファのカラー・レジスタ をリロードする必要がなく、複数色を表すデータを書き込むことができる改良さ れたフレーム・バッファを提供することである。 本発明のこれらの及びその他の目的は、フレーム・バッファに書き込む前にカ ラー値をそれぞれロードできる１対のカラー値レジスタを含み、出力表示装置へ のグラフィック・データの表示を加速するフレーム・バッファで実現される。選 択手段が設けられ、バス、第１のカラー値レジスタ、第２のカラー値レジスタか らの画素データを選択し、又は両方のカラー値レジスタからの画素データを同時 に選択する。 本発明のこれらの及びその他の目的及び特徴は、以下の詳細な説明と共に、い くつかの図面を通して同じエレメントには同じ名称で指示する図面を参照するこ とによって、より良く理解されるであろう。図面の簡単な説明 図１は、本発明を含むことができるコンピュータ・システムを示すブロック図 である。 図２は、従来技術によって作成されたフレーム・バッファを示すブロック図で ある。 図３は、本発明によって行われる加速を理解するのに役立つ一連のタイミング 図である。 図４は、本発明を実施するように設計されたフレーム・バッファ回路のより詳 細なブロック図である。 図５は、図４のフレーム・バッファ回路の画素位置を選択する構成部分を示す 図である。 図６は、本発明の動作を示す一連のタイミング図である。 図７は、本発明を実施する方法を示すフローチャートである。表記及び術語 以下の詳細な説明のいくつかの部分は、コンピュータ・メモリ内のデータ・ビ ットについての動作に特有の記号表記で表されている。これらの説明及び表記は 、データ処理分野の当業者によって用いられている手段であり、彼らの仕事の内 容を最も効率的に他の当業者に伝えるものである。動作は物理的量の物理的操作 を要するものである。通常、必ずしもそうではないが、これらの量は、ストアさ れ、転送され、組み合わされ、比較され、その他操作されることが可能な電気的 又は磁気的信号の形を取る。これらの信号をビット、値、エレメント、記号、文 字、項、数等と呼ぶことは、時には主として共通使用の理由で便利であることが 証明されている。しかし、全てのこれら及び類似の用語は、適当な物理量と関連 させるためのものであり、これらの量に対して与えられた単なる便宜上のラベル であることを念頭に置くべきである。 更に、行われる操作はしばしば、明確に加算又は比較というように呼ばれ、こ れらは人間によって行われる知的動作と共通に関連している。本発明の部分を形 成するここでの動作においては、多くの場合、このような人間の能力は必要ない 。動作は機械動作である。本発明の動作を行う有用な機械には、汎用ディジタル ・コンピュータ又は類似の装置が含まれる。全ての場合において、コンピュータ 動作における動作方法と、計算自体の方法との間の区別は、念頭に置くべきであ る。本発明は、電気的又はその他（例えば機械的、化学的）の物理的信号の処理 において、コンピュータを動作させて他の必要な物理的信号を生成する方法及び 装置に関する。発明の詳細な説明 図１を参照すると、コンピュータ・システム１０が示されている。このシステ ム１０は、コンピュータの動作のため、コンピュータ１０に与えられる様々な命 令を実行する中央処理装置１１を含む。中央処理装置１１は、バス１２に結合し 、 情報をシステム１０の様々な構成要素に伝達する。この説明の目的で、バス１２ は、データ・バスとアドレス・バスの両方を表すと考える。バス１２にはまた、 一般にダイナミック・ランダム・アクセス・メモリを用いて、従来技術の当業者 に良く知られた態様で構成されたメイン・メモリ１３が結合され、システム１０ に電源が投入されている間、中央処理装置によって使用される情報をストアする 。当業者に良く知られた様々なメモリ装置（電気的プログラム可能読み出し専用 メモリ装置（ＥＰＲＯＭ装置）等）が含まれる読み出し専用メモリ１４は、シス テム１０に対する電源がオフの時にもメモリの状態を保持し、バス１２上に情報 を与えるように結合されている。読み出し専用メモリ１４は、一般に基本入出力 及び立ち上げ処理等中央処理装置１１が使用する様々な基本機能をストアする。 バス１２には更に、長期メモリ１６等の様々な周辺装置が結合されている。長 期メモリ１６（一般に電気機械的ハード・ディスク・ドライブ）の作成と動作は 、当業者に良く知られている。フレーム・バッファ１７もバス１２に結合してい る。フレーム・バッファ１７は、モニタ１８等の出力装置に転送されるデータを ストアし、出力装置上の画素の位置を定義する。説明のため、フレーム・バッフ ァ１７は、情報をストアするのに必要なメモリ・セルのプレーンに加えて、アド レス回路、感知増幅器、カラー・ルックアップ・テーブル（カラー・インデック スを利用した）、ディジタル−アナログ変換回路及び表示装置に対する情報の走 査を制御する回路等、当業者に良く知られた様々な回路を含むと考える。図１に おいて、フレーム・バッファ１７は、グラフィック加速回路１５等の回路を通し てバス１２に結合されるように示されており、グラフィック加速回路１５は、フ レーム・バッファ１７に供給されるグラフィック・データの高速表示を行うため に用いられる。グラフィック加速回路１５は、コンピュータ・システムがより高 速で動作するように、多くの時間がかかる動作を行う中央処理装置の負荷を軽減 する。 図２は、従来技術によって構成されたフレーム・バッファ１７を示す。一般に 、このようなフレーム・バッファは、表示装置上の画素を定義する情報をストア するように設計されたダイナミック・ランダム・アクセス・メモリ２４を含む。 上で概説したように、フレーム・バッファ１７として用いられるダイナミック・ ランダム・アクセス・メモリが、ノーマル・モード動作でアクセスされるとき、 デ ータはデータ・バス１９のデータ線を通して、フレーム・バッファ１７に対して 読み書きされる。フレーム・バッファ１７に書き込むとき、全てのデータ線は、 データをバイナリ・パターンで転送する。３２ビットのデータ・バス１９を有す る一般的コンピュータ・システムにおいて、３２ビットの情報がフレーム・バッ ファ・メモリに書き込まれ、３２個の入力ピンに現れる。このデータは、特定の カラー・モード動作において１画素を定義するのに必要なビット数によって、１ 画素又はそれ以上の画素を定義できる。例えば、動作モードが８ビット・カラー であれば、表示される各画素は８ビット必要であり、データ線上の３２ビットの データは、各書き込みアクセスで４画素を定義することができる。これは、フレ ーム・バッファを表示装置に表示する画素データで満たすには比較的遅い方法で ある。しかし、これがフレーム・バッファに書き込む一般的方法（ノーマル・モ ード）である。これは、フレーム・バッファへの書き込み速度が制約されない、 ユーザによる多くのデータ入力に用いられている。これはまた、複数色のイメー ジを含むペイント・ファイルが最初にオープンされ、又は表示装置上で移動され るときのように、ウィンドウが２色以上のカラーを有し、多数の画素を操作する その他の場合においても用いられる。しかし、表示装置に作用し、非常に大きな 数の画素を操作し、画素を異なったカラー値で個別に書き込まない多くの動作が ある。これらの動作は、例えば、表示装置の画面全体又はウィンドウをクリアす ること、ファイルをウィンドウに書き込むこと又は類似の動作を含む。ノーマル ・モードの書き込みのように、データ線を用いて各画素を（又は２画素ずつ、又 は４画素ずつ）フレーム・バッファに書き込むとき、フレーム・バッファ（又は その一部）を満たすのに非常に時間がかかるので、ある種のフレーム・バッファ は、各データ線によって単一サイズの画素を表す全てのビットのアクセスが制御 される動作モード（「カラー・ブロック・モード」と呼ばれる）を可能にする回 路を有する。このカラー・ブロック・モードは、従来技術のフレーム・バッファ ・アレイに用いられており、各画素は、一般に４ビットで表され、１６色の表現 を可能にしている。このモードでは、レジスタにストアされた単一のカラー値を フレーム・バッファ・メモリの複数の個別の画素位置に同時に書き込むことが可 能である。このブロック書き込みモードでは、データ線を通してアレイに書き込 まれる情報を用いて、特定の画素位置を表すメモリ位置への書き込み動作を可能 にする。カラー値は、フレーム・バッファのカラー値レジスタにストアされ、動 作可能にされた位置に書き込まれる。これによって、データ・バス上のデータ線 の数迄の画素の数を単一のカラーで同時に書き込むことが可能になる。 図２は、フレーム・バッファ１７、複数のデータ入力線を有するデータ・バス １９及びカラー値レジスタ２０を示す。メモリ・アレイ２４のメモリ・セルに画 素データとしてストアされる４ビットのカラー値は、データ・バス１９のデータ 線を通してカラー値レジスタ２０に書き込まれる。行デコード回路２１及び列デ コード回路２２へ供給されるアドレスによって、書き込まれる画素の特定のグル ープが選択される。ブロック書き込みモードでは、データ・バス１９のデータ線 を通してフレーム・バッファ１７に転送されるデータは、書き込みされる画素の 位置を表す。データ線上のこれらの制御信号は、列デコード回路２２へ送られ、 アドレスされた画素位置の選択された画素を動作可能にする。もしデータ・バス １９の特定のデータ線がゼロ値を伝達すると、その特定の画素位置には、書き込 まれない。もしデータ・バス１９の特定のデータ線が１の値を伝達すると、カラ ー値レジスタ２０からの４ビットのカラー値がその画素位置に書き込まれる。こ の方法で、多くの個別の画素のうちの選択された複数画素が、カラー値レジスタ にストアされたカラー値を用いて一度に書き込まれる。もし大きな領域の操作を 同一色を用いて行う必要があれば、これは非常に有用な操作である。例えば、３ ２ビットのデータ・バスにおいて、３２画素を一度にアクセスし、表示ウィンド ウ全体に対して背景色を書き込むことによって、ウィンドウを素早くクリアでき る。このモードによって、画素データをウィンドウ内に合うようにクリップ（切 り抜く）することも可能である。これは、ウィンドウ内において、１つの色を書 き込む画素位置を動作可能にし、ウィンドウの外の画素位置を動作不能にするこ とによって行われる。 このカラー・ブロック・モード動作の主な問題は、１色のカラーを複数画素に 書き込むことができるけれども、フレーム・バッファは、一度に一色のカラーし か処理できないことである。指摘したように、一般のアプリケーションでは、ウ ィンドウは２色のカラーを用いる。表示装置の動作速度を向上させるため、画素 情報をフレーム・バッファ１７に供給するグラフィック加速装置及びソフトウェ アは、一般に、一度に２色のカラーを操作する。画素データを表示装置に表示す る速度を増大させるため、カラー・ブロック・モード動作が考案されたけれども 、このモードは、一度に一色のカラーしか作用できない。従って、このカラー・ ブロック・モードを用いて、スクリーン全体をクリアすることができるけれども 、もっと進んだ操作では、システム動作は遅くなる。例えば、カラー・ブロック ・モードを用いて、任意の情報をフレーム・バッファに書き込むとき、第１の背 景色がカラー値レジスタに置かれ、特定のウィンドウの第１の行が、バス幅と同 じ画素グループで背景色を書き込むことによってクリアされる。次に前景色（一 般に情報を伝達する）が、カラー値レジスタに置かれ、前景画素が同様にしてそ の行に書き込まれる。次に背景色が再びカラー値レジスタに置かれ、その特定ウ ィンドウの第２の行全体がクリアされる。背景色は、カラー値レジスタにおいて 前景色で置き換えられ、前景画素が、第２の行に書き込まれる。これは、ウィン ドウの全ての行が書き込まれるまで続けられる。これは、時間がかかる動作であ るが、ノーマル・モードのように、画素を表す各位置に個々に書き込むよりも速 い。動作が遅い主な理由は、各表示行に用いる前景及び背景色を、常にカラー値 レジスタにリロードする必要があることである。 図３は、図２の従来技術のフレーム・バッファの動作を示すタイミング図であ る。従来技術のフレーム・バッファでは、フレーム・バッファの各アクセスに、 一般に１２０ナノ秒を要する行アドレス・ストローブ（ＲＡＳ）サイクルと一般 に２０ナノ秒を要する列アドレス・ストローブ（ＣＡＳ）サイクルの両方が行わ れる必要がある。これらの信号は、図の上２行に示されている。最初の列アドレ ス・ストローブ・サイクルは、行アドレス・ストローブとオーバーラップでき、 １列アクセス・ストローブ・サイクルのみを要する個々のアクセスに対する合計 時間は、１２０ナノ秒である。 フレーム・バッファのメモリ位置をアクセスするだけでなく、カラー値レジス タにロードする等の他の全てのフレーム・バッファのアクセスに対して、この２ サイクルが必要である。従って、２色のカラーをブロック書き込みモードを用い て３２の画素位置に書き込むには、時間がかかる多くのステップを要する。図の 下２行は、このステップを示す。背景色をカラー値レジスタにロードするのに、 一般に第１のアクセスの１２０ナノ秒を要する。次に別の（書き込み）動作が行 われるとき、続いてＲＡＳ／ＣＡＳサイクルの組み合わせの１２０ナノ秒が続か なければならない。従って、カラー値レジスタにストアされた背景色を書き込む のに、３２両素につき最小１２０ｎｓのＲＡＳ／ＣＡＳサイクルを要する。前景 色をカラー値レジスタにリロードするのに更に１２０ｎｓを要し、前景色を書き 込むのに更に１２０ｎｓを要する。従って、３２画素を書き込む全体の動作は、 少なくとも４８０ｎｓ要する。もちろん、行全体を書き込むとき、ブロック書き 込みモードを用いて書き込む１画素当たりの時間は、短縮されている。なぜなら 、各行に関して、カラー値レジスタには、わずか２回ロードすれば良く、同一行 、同一色の３２画素グループのそれぞれは、追加２０ナノ秒の書き込み時間を要 するだけであるためである。１行書き込むのに各色につき、３２画素毎にわずか に追加の２０ナノ秒を要するので、１０２４画素の１行を書き込むのに、一旦そ のカラーがロードされると、約１２４０ｎｓの追加時間を要する。 カラー値レジスタに、１行につき２回リロードする時間及び各行につき３２ビ ット毎に２回書き込むという要件によって、動作を著しく遅くする。例えば、ノ ーマル・モードで３２の８ビット画素を書き込むには、４画素毎に１２０ｎｓ、 すなわち合計９６０ｎｓ必要である。従って、３２の４ビット画素を書き込むカ ラー・ブロック・モード動作は、３２の個々の４ビット画素をノーマル・モード で書き込む時間、３０ｎｓ／画素よりもわずかに速いだけである。ノーマル・モ ードで１行全体を書き込むのは、各画素が依然として同じ３０ｎｓを要するので 、もっと遅くなる。 本発明は、少なくとも２つの別々のカラー値レジスタを設けた改良されたフレ ーム・バッファを提供する。本発明は、複数の画素を表すデータに対するアクセ ス中、２色のカラーを同時に書き込むことができる。２つのカラー値レジスタが 利用できるので、本発明は、ウィンドウの各行の書き込み中、カラー値レジスタ に２回ロードする必要がない。実際、前景及び背景色が常に利用可能なので、ウ ィンドウに書き込む間、これらのカラー値レジスタを書き直す必要性がない。本 発明は、カラー・ブロック・モード動作を用いて、単一の書き込みアクセスで、 テキスト行を書き込み、その他の操作を行うことを可能にする。複数色のカラー を利用可能にすることによって、２色のカラーが同時に書き込まれ、１行に前景 色と背景色を書き込む個別のアクセスは、ウィンドウのクリップしない領域では 不要となる。ウィンドウのクリップ領域に書き込むときは、２回のアクセスがや はり必要であるが、２色のカラーの書き込みを行う従来技術に必要なカラー値レ ジスタのローディングは除去される。少なくとも２つのカラー値レジスタを使用 することによって、大きなブロックの画素データをフレーム・バッファへロード する速度を著しく増大する。カラー値レジスタをもっと追加することによって、 表示動作中にこれらレジスタを書き直す必要は、殆ど完全になくなる。 図４を参照すると、本発明を理解するのに役立つ図が示されている。図４は、 フレーム・バッファ３０の様々な構成要素が存在する回路板を示す。フレーム・ バッファ３０は、ダイナミック・ランダム・アクセス・メモリ・アレイ３２を形 成するように構成された電界トランジスタ等のデバイスを含む複数のメモリ・セ ルを含む。アレイ３２を構成するセルの構成は、当業者に良く知られた主構に従 って開発されている。これは、十分な数のアドレス可能なメモリ・セルを提供し 、特定モードの動作で、出力表示装置上に表示される画素を表す。例えば、この ようなアレイ３２は、３２枚のプレーン（最初のプレーンのみが詳しく示されて いる）を有し、各プレーンには２５６行あり、各行は１０２４のメモリ・セルを 有する。このような構成によって、カラー出力表示ターミナル上に、５１２×５ １２のモードで、３２ビット・カラーを表示するのに十分なカラー・データを記 憶することができる。 アレイ３２に加えて、フレーム・バッファ３０は、行及び列デコード回路３４ 及び３６を有し、中央処理装置等のコントローラによって与えられるアドレスを デコードし、アレイ３２の各プレーンの個々のセル３３を選択し、出力表示装置 上に表示される様々な画素を定義する。フレーム・バッファの一部として、アレ イ３２で利用されるデータを与えるデータ・バスの一部であるデータ線３８も含 まれる。特定のコンピュータ・システムによって異なるけれども、一般に３２本 のデータ線が設けられている。 データが、ノーマル・モード動作でフレーム・バッファに書き込まれるとき、 ３２ビット・グループのそれぞれは、出力表示装置上の１つ又はそれ以上の画素 位置に表示される１つ又はそれ以上のカラー値を定義する。従って、出力表示装 置が、データを８ビット・カラー・モードで表示するとき、データ線３８によっ て伝達される３２ビットは、ノーマル書き込みモードで４つの画素位置を定義す ることができる。一方、表示装置が、データを３２ビット・カラー・モードで表 示するとき、データ線３８の３２ビットは、表示装置上の１画素位置を定義する 情報を伝達する。分かるように、バスのデータ線３８の１本は、アレイの各プレ ーンにある８つのマルチプレクサ４２全てに結合され、そのデータ線３８によっ て伝達されるデータ・ビットは、アレイ３２のプレーンの適当なメモリ・セルに 位置づけることができる。各マルチプレクサ４２は、選択された動作モードに依 存して、アレイ３２の各プレーンに転送されるデータ源を選択する。従って、も しモードがノーマルであれば、アレイのそのプレーンに対して、データ・ビット はデータ線３８から直接選択される。ビットは、選択された特定の列に送られ、 その列及び選択された行に書き込まれる。１つのビットが、アレイの３２のプレ ーンのそれぞれに書き込まれるので、カラー動作モードに依存して、３２ビット は、バス線３８（各プレーンに１つ）から、１つの３２ビット画素として、又は ２つの１６ビット画素として、又は４つの８ビット画素として書き込まれる。 図４に示す実施例は、本発明の望ましい実施例であり、特に８ビット・カラー ・モードを用いるシステムに適している。分かるように、システムは、８ビット ・カラー動作に対して、特別のモードを提供するようになっている。これから説 明するように、１６ビット・カラー・モード及び３２ビット・カラー・モードの それぞれに対する特別モードの追加は、ここで説明する簡単な変更によって提供 できる。このため、システムは、フレーム・バッファ３０の各プレーンの８つの 個別のマルチプレクサ４２を利用して、特定の書き込み入力データを選択する。 これらマルチプレクサ４２のそれぞれは、３状態書き込みドライバ５３にその出 力を結合している。ドライバ５３は、出力信号を伝送ゲート５１等のスイッチを 経由して、アレイの特定プレーンの全ての８列目に結合した導線上に供給する。 ノーマル書き込み動作では、特定のアドレスがアドレス・バス上に送られ、特 定の行及び列を選択する。ＲＡＳ信号の立ち下り端におけるアドレス・バス上の この信号によって、特定の行が選択され、アレイ内の選択された各プレーンのそ の行のメモリ・セル全てが各列の感知増幅器４３に結合される。この動作は、感 知増幅器４３に、選択された行の各メモリセルをリフレッシュさせる。ＣＡＳ信 号の立ち下り端において、列デコード回路３６の適当なスイッチ４７に与えられ た列アドレスは、書き込みが行われる各プレーンの適当な列を選択する。 本発明の望ましい実施例において、列アドレスは１０ビットである。これに関 し、１０ビットの列アドレスの上位７ビットは、８つの隣接した列のグループを 選択するのに用いられる。マルチプレクサ４２のそれぞれにおけるノーマル・モ ードの制御信号によって、そのプレーンに関する特定の導線３８上のデータ信号 が８つのマルチプレクサ４２のそれぞれによって転送される。マルチプレクサ４ ２によって生成された信号の１つは、増幅器５３の１つによって増幅され、アド レスされたメモリ・セル３３に送られる。列アドレス信号の下位３ビットは、１ つの列に対してデータ・ビットを送る１つの特定の増幅器を選択する。導線３８ のそれぞれは、選択された行及び列のメモリ・セルに対する個別のビットを伝達 するので、画素値は、アレイの各プレーンの適当な列及び行位置に送られる。 制御信号によって、１つのカラー・ブロック・モード動作が表示されると、デ ータ線３８は、画素データを伝達しないで、動作可能信号を伝達し、レジスタＣ ０及びＣ１に保持されたカラー値を書き込むアレイ３２内の画素位置を示す。こ れらのカラー値は、ロード・カラー・レジスタ（ＬＣＲ）制御信号に応答して、 フレーム・バッファ３０の各アレイ・プレーンのデータ線３８からロードされる 。望ましい実施例には、２つのカラー値レジスタＣ０及びＣ１が設けられている ので、合計４つのカラー・ブロック・モード動作が可能である。これらのモード は、カラー０モード、カラー１モード、カラー０＆１モード及びカラー１＆０モ ードと呼ばれる。図６は、これらのカラー・ブロック・モードのどれかを用いて フレーム・バッファに画素の行を書き込むのに要するＲＡＳ及びＣＡＳ信号の利 用を示すタイミング図である。分かるように、表示装置の各行に表示するための カラー値レジスタへのロード要件が単にないというだけで、これらのどのモード についても、かなりの時間が節約される。図７は、本発明による方法のステップ を示す。この方法は、以下の説明において論じられる。 カラー０モードの動作において、もし１の制御信号値が特定のデータ線３８上 に送られると、カラー値レジスタＣ０の値が、その導線３８に対してアドレスさ れた画素を定義する記憶位置に書き込まれる。カラー値レジスタＣ０の値は、１ の制御信号がデータ線３８上に送られたアドレスでの全ての他の記憶位置にも送 られる。一方、データ線３８上にゼロの制御値が送られた記憶位置には、カラー 値は書き込まれない。従って、３２の異なった画素位置が１回の同時転送で作用 され、１の値を受信する位置は、カラー値レジスタＣ０の値を受信するように動 作可能にされ、ゼロの値を受信する位置は変わらない。 これが行われる態様は、８ビット・カラーの場合について示されている。レジ スタに与えられた３２ビットにおいて、４回くり返された８ビット・パターンが カラー値レジスタＣ０にロードされ、また３２ビットに４回くり返された別の８ ビット・パターンがカラー値レジスタＣ１にロードされていると仮定すると、行 及び列アドレス・デコーダ３４及び３６を通して、アドレス・バス上のアドレス によって、上で述べた態様で、１つの行と８つの列が選択される。カラー・ブロ ック・モード０が選択されたと仮定すると、各プレーンの８つの全てのマルチプ レクサ４２は、そのアレイのカラー・データ源としてレジスタＣ０を選択する。 次に、データ・バスの導線３４上に現れる動作可能信号に従って、特定の書き込 みドライバ５３が動作可能にされる。 これが行われる態様は、図５に示されている。導線３８上に現れるデータは画 素マスク・レジスタ５５に送られる。画素マスク・レジスタは、特定の画素に対 するデータの転送を制御する全てのドライバ５３を制御するように用いられる。 ここで考える例は、８ビット・カラーであり、最初の８列が列アドレスによって 選択されていると仮定しているので、最初の画素を定義するビットは、選択され た行の最初の列（列０とラベルを付けた）で、その列の最初の８プレーン上にあ る。画素マスク・レジスタの最初の画素Ｐ１は、ドライバ５３を制御し、カラー 値をカラー値レジスタＣ０からアレイのこれらビット位置へ転送する。導線３８ の第２の線がゼロ値を伝達し、この値が画素マスク・レジスタ５５にストアされ ていると仮定すると、列０の次の８プレーンにあるビット位置に結合されたドラ イバ５３は動作不能にされ、カラー値レジスタＣ０の値は、これらのビット位置 へは転送されない。他のビット位置の制御は、図５に示すように、同様に行われ る。従って、１つの行と８つの列を選択することによって、合計３２の８ビット ・カラー画素が、カラー値レジスタＣ０にストアされた値で同時に書き込まれる 。 これは、従来技術のフレーム・バッファに用いられているカラー・ブロック・ モードと同様の高速モードであり、スクリーンを非常に速くクリアするか、又は ウィンドウ領域に単一カラーを与えるのに用いることができる。例えば、１０２ ４×７８０画素で８ビットの深度である表示装置に対するフレーム・バッファ３ ０は、個々の画素が１つひとつフレーム・バッファ３０に書き込まれるよりも約 ３２倍速くクリアできる。このモードは、カラー値がウィンドウ内部の画素位置 に書き込まれ、その領域の外側の画素位置は無視されるので、クリッピングに対 しても有用である。 カラー１モードは、カラー０モードと類似しており、１の値が特定のデータ線 ３８上に送出されると、カラー値レジスタＣ１の値が、その導線３８に対してア ドレスされた画素を定義する記憶位置に書き込まれる点が異なる。カラー値レジ スタＣ１の値は、データ線３８上に送出された１の値によって動作可能にされる アドレスの他の全ての記憶位置にも書き込まれる。一方、ゼロがデータ線上に送 出された画素位置には、カラー値は書き込まれない。再び述べるが、３２の異な った画素位置が、１回の同時転送で作用され、１の値を受信する位置は、カラー 値レジスタＣ１の値を受信するように動作可能にされ、またゼロを受信する位置 は不変である。カラー値レジスタＣ１からのデータを書き込む方法は、本質的に カラー値レジスタＣ０について説明した方法と同じであり、図５を吟味すること によって理解できる。 分かるように、２つのカラー値レジスタＣ０及びＣ１が、ウィンドウ位置の操 作前にロードされ、常に利用可能であるので、一連の画素（例えば３２）は、カ ラー値レジスタに対するリロードなしに、２回のアクセスで書き込まれる。背景 色が最初のアクセスで、前景色が２回目のアクセスで書き込まれる。理解できる ように、クリップされた部分は無視され、第１のカラーがウィンドウ内の部分に 書き込まれ、次に同じクリップされた部分が再び無視され、第２のカラーがウィ ンドウ領域内の他の位置に書き込まれるために、これによって、クリッピングと ウィンドウの端に対する２色のカラー書き込みが可能になる。 しかし、クリッピングが不必要な表示装置では、カラー・モード０＆１、及び カラー・モード１＆０を用いて、ずっと速い書き込みが可能である。上で指摘し たように、表示装置に表示する多くの動作は、２色のカラーを使用する。 一般に、レンダリング・チップ（グラフィック加速回路）又は中央処理装置は 、クリッピングがどこで必要かを示す制御信号を与える。この信号がないときは 、モード０＆１の使用によって、２色のカラーを同時にフレーム・バッファに書 き込むことが可能になる。このモードでは、データ線３８上のゼロの値が、カラ ー値をカラー値レジスタＣ０から制御された画素に書き込むことを示し、データ 線３８上の１の値が、カラー値をカラー値レジスタＣ１から制御された画素に書 き込むことを示す。 これは、各プレーンに対してデータ線３４上に送出され、画素マスク・レジス タ５５にストアされた値と、マルチプレクサ４２によってカラー値が送出される 特定のカラー値レジスタを選択するカラー・モード制御信号とを組み合わせるこ とによって行われる。例えば、カラー・モード０＆１では、画素マスク・レジス タ５５のビット位置がゼロであることによって、マルチプレクサ４２は、カラー 値レジスタＣ０にストアされたカラー値を選択し、一方、画素マスク・レジスタ ５５のビット位置が１であることによって、マルチプレクサ４２は、カラー値レ ジスタＣ１にストアされたカラー値を選択する。次に、モード０＆１を示すカラ ー・モード制御信号は、アレイに書き込まれるように選択された全ての画素を制 御する。これによって、前景及び背景を表す２色の別々のカラーを、クリッピン グを必要としないウィンドウの位置へ同時に書き込むことが可能になる。同様に して、カラー１＆０モードによって、レジスタＣ０及びＣ１の２つのカラー値を 同時にアレイに書き込むことができるが、位置は逆である。すなわち、ゼロの値 によって、マルチプレクサ４２は、レジスタＣ１を選択し、１の値によって、レ ジスタＣ０が選択される。 フレーム・バッファに対する書き込み動作を、従来技術よりも高速にするため に、本発明は、もっと多くのカラー値レジスタを持つことができる。このような レジスタは、追加のカラー値をストアするのに用いられ、異なった色を有する多 くの異なったウィンドウを、カラー値レジスタにロードしないで表示することが できる。 本発明の望ましい実施例は、出力表示装置に８ビット・カラーの表示を行うよ うに最適化されている。本願と同一日に出願された、Ｐｒｉｅｍ等による特許出 願第 号、標題「ウィンドウ動作用に設計されたフレーム・バッファ・シ ステム（ＦＲＡＭＥ ＢＵＦＦＥＲ ＳＹＳＴＥＭ ＤＥＳＩＧＮＥＤ Ｆ０Ｒ ＷＩＮＤＯＷＩＮＧ ＯＰＥＲＡＴＩ０ＮＳ）」に教示されているように、例 証された実施例は、拡張され、列選択線に結合するマルチプレクサ４２及び他の 構成要素をそれぞれ１６及び３２に増加することによって、３２の１６ビット画 素又は３２の３２ビット画素を、１色のカラーでも、２色のカラーでも同時に書 き込むことが可能になる。これに付随して、列デコード回路によって選択される 列数は、それぞれ１６及び３２に増加され、制御信号の様々な細部も、大きなビ ット数を有する「３２」の選択ができるように修正される。例えば、画素マスク ・レジスタ５５は、異なったタイプのカラー表示のそれぞれにおいて、大きなビ ット数を選択的に制御する。画素マスク・レジスタの各ビットによって制御され るビット位置の数も、１６ビット・カラー・モードに対しては、１６に増加され なければならない。 ＣＡＳ信号の立下りで、８列の画素の第１のグループに書き込み、ＣＡＳ信号 の立上りで、８列の画素の第２のグループに書き込むことによって、カラー値レ ジスタから列選択線への経路数を倍にしないで、１６ビット・カラーの３２ビッ ト書き込みを使用することが可能であることに留意すべきである。 本発明によって用いられる２つ又はそれ以上のカラー値レジスタによって、カ ラー値レジスタにおけるカラー値を変更する必要がなくなり、データ線で指定さ れた画素位置に関して、前景及び背景色を別々の動作でフレーム・バッファに書 き込む必要もなくなる。従って、高速表示チップを使用して得られる加速された レートは、コンピュータのフレーム・バッファの段階を通して維持することがで きる。 本発明を望ましい実施例について説明したが、本発明の精神と範囲からはずれ ることなく、当業者によって、様々な修正、変更がなされ得ることを理解された い。従って、本発明は、以下の請求の範囲について評価されるべきである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 プリーム，カーティス アメリカ合衆国 94536 カリフォルニア 州・フレモント・ケタリング テラス・ 4052 (72)発明者 マラコウスキー，クリス アメリカ合衆国 95051 カリフォルニア 州・サンタクララ・スラッシュ ウェイ・ 3775 (72)発明者 シルバーマン，リック アメリカ合衆国 95014 カリフォルニア 州・カッパチーノ・キングズバリー プレ イス・7504 (72)発明者 チャン，シェーン・チン アメリカ合衆国 95120 カリフォルニア 州・サンホゼ・ティンバー ビュー コー ト・6525

Claims (1)

1. 【特許請求の範囲】 １． 中央処理装置と、 メイン・メモリと、 データ・バスを含むバス・システムと、 出力表示装置と、 上記バス・システムを上記表示装置に結合するフレーム・バッファとを備え、 上記フレーム・バッファは、 上記表示装置上に表示される画素を表すデータをストアするメモリ・セルの アレイと、 上記アレイのメモリ・セルを選択するアクセス回路と、 第１及び第２のカラー値レジスタと、 上記カラー値レジスタからのカラー値データを上記アレイ内の複数の記憶位 置に同時に書き込む回路と、 を備えているコンピュータ・システム。 ２． 上記カラー値レジスタからのカラー値データを上記アレイ内の複数の記憶 位置に同時に書き込む上記回路が、 上記カラー値レジスタのそれぞれ及び上記データ・バスに結合された複数のマ ルチプレクサと、 上記マルチプレクサに、上記カラー値レジスタ及びデータ・バスからのカラー 値を選択させる制御信号の源と、 を備えている請求項１に記載のコンピュータ・システム。 ３． 上記マルチプレクサに、上記カラー値レジスタ及びデータ・バスからのカ ラー値を選択させる回路が、 制御信号を上記データ・バス上に転送する回路を備えている請求項２に記載の コンピュータ・システム。 ４． 上記カラー値レジスタからのカラー値データを上記アレイ内の複数の記憶 位置に同時に書き込む上記回路が、 １つのカラー値レジスタからアレイの複数の記憶位置へ同時に書き込むように 結合された回路を含む請求項１に記載のコンピュータ・システム。 ５． １つのカラー値レジスタからアレイの複数の記憶位置へ同時に書き込むよ うに結合された上記回路が、 上記カラー値レジスタのそれぞれ及び上記データ・バスに結合された複数のマ ルチプレクサと、 上記マルチプレクサに、上記カラー値レジスタ及び上記データ・バスからのカ ラー値を選択させる制御信号を転送する回路と、 を備えている請求項４に記載のコンピュータ・システム。 ６． 上記カラー値レジスタからのカラー値データを上記アレイ内の複数の記憶 位置に同時に書き込む上記回路が、 両方のカラー値レジスタから上記アレイの複数の記憶位置へ同時に書き込むよ うに結合された回路を含む請求項１に記載のコンピュータ・システム。 ７． 両方のカラー値レジスタから上記アレイの複数の記憶位置へ同時に書き込 むように結合された上記回路が、 上記カラー値レジスタのそれぞれ及び上記データ・バスに結合された複数のマ ルチプレクサと、 上記マルチプレクサに、上記カラー値レジスタ及びデータ・バスからのカラー 値を選択させる制御信号を転送する回路と、 を備えている請求項６に記載のコンピュータ・システム。 ８． 上記カラー値レジスタからのカラー値データを上記アレイ内の複数の記憶 位置に同時に書き込む上記回路が、 １つのカラー値レジスタから上記アレイの複数の記憶位置へ同時に書き込む手 段と、 両方のカラー値レジスタから上記アレイの複数の記憶位置に、カラー値が同時 に書き込まれるようにさせる制御信号を転送する回路と、 を含む請求項１に記載のコンピュータ・システム。 ９． コンピュータ・システムのデータ・バス及び出力表示装置に結合するよう に設計されたフレーム・バッファにおいて、 上記出力表示装置上に表示される画素を示すデータをストアするメモリ・セル のアレイと、 上記アレイのメモリ・セルを選択するアクセス回路と、 第１及び第２のカラー値レジスタと、 上記カラー値レジスタからのカラー値データを、上記アレイの複数の記憶位置 に同時に書き込む回路と、 を備えたフレーム・バッファ。 １０． 上記カラー値レジスタからのカラー値データを、上記アレイの複数の記 憶位置に同時に書き込む上記回路が、 上記カラー値レジスタのそれぞれ及び上記データ・バスに結合された複数のマ ルチプレクサと、 上記マルチプレクサに、上記カラー値レジスタ及び上記データ・バスからのカ ラー値を選択させる制御信号の源と、 を備えている請求項９に記載のフレーム・バッファ。 １１． 上記マルチプレクサに、上記カラー値レジスタ及び上記データ・バスか らのカラー値を選択させる上記手段が、 上記データ・バス上に制御信号を転送する回路を備えている請求項１０に記載 のフレーム・バッファ。 １２． 上記カラー値レジスタからのカラー値データを、上記アレイの複数の記 憶位置に同時に書き込む上記回路が、 １つのカラー値レジスタから上記アレイの複数のメモリ位置に同時に書き込む ように結合された回路を備えている請求項９に記載のフレーム・バッファ。 １３． １つのカラー値レジスタから上記アレイの複数のメモリ位置に同時に書 き込むように結合された上記回路が、 上記カラー値レジスタのそれぞれ及び上記データ・バスに結合された複数のマ ルチプレクサと、 上記マルチプレクサに、上記カラー値レジスタ及び上記データ・バスからのカ ラー値を選択させる制御信号を転送する回路と、 を備えている請求項１２に記載のフレーム・バッファ。 １４． 上記カラー値レジスタからのカラー値データを、上記アレイの複数の記 憶位置に同時に書き込む上記回路が、 両方のカラー値レジスタから上記アレイの複数の記憶位置へ同時に書き込むよ うに結合された回路を備えている請求項９に記載のフレーム・バッファ。 １５． 両方のカラー値レジスタから上記アレイの複数の記憶位置へ同時に書き 込むように結合された上記回路が、 上記カラー値レジスタのそれぞれ及び上記データ・バスに結合された複数のマ ルチプレクサと、 上記マルチプレクサに、上記カラー値レジスタ及びデータ・バスからのカラー 値を選択させる制御信号を転送する回路と、 を備えている請求項１４に記載のフレーム・バッファ。 １６． 上記カラー値レジスタからのカラー値データを、上記アレイの複数の記 憶位置に同時に書き込む上記回路が、 １つのカラー値レジスタから上記アレイの複数の記憶位置へ同時に書き込む手 段と、 両方のカラー値レジスタから上記アレイの複数の記憶位置へ同時に書き込む手 段と、 を備えている請求項９に記載のフレーム・バッファ。 １７． メモリ・セルのアレイを含むフレーム・バッファに書き込む方法であっ て、 第１のカラー値を、上記フレーム・バッファの第１のカラー値レジスタに書き 込むステップと、 第２のカラー値を、上記フレーム・バッファの第２のカラー値レジスタに書き 込むステップと、 カラー値を選択して、複数のメモリ・セルへ同時に書き込むステップと、 を含むフレーム・バッファに書き込む方法。 １８． 別のカラー値を選択して、カラー値レジスタをリロードする必要なしに 、複数のメモリ・セルに書き込むステップを更に含む請求項１７に記載のフレー ム・バッファに書き込む方法。 １９． カラー値を選択して複数のメモリ・セルに同時に書き込む上記ステップ が、 ２つのカラー値を選択して、複数のメモリ・セルの異なったメモリ・セルに同 時に書き込むステップを含む請求項１７に記載のフレーム・バッファに書き込む 方法。