JPH08502159A - パケット伝達システム - Google Patents

Abstract

(57)【要約】 パケットスイッチ（１４０）を有するパケット交換システム（１００）は再アセンブリを必要とするパケット（３１０）の処理の間に総合的なシステムスループットを改善するため断片化されたデータパケット（３００）を構成する全てのフラグメント（３１０）の伝達を確実に行なうためアクノレッジメント機構を使用する。パケットフラグメント（３１０）が失なわれ、汚染されまたはさもなければ受信装置（９２，９４）にとって不明瞭なものとなった場合には、前記アクノレッジメント機構はその失なわれたデータの再送信を可能にする。さらに、全ての再送信されたデータの首尾よい伝達を確認するためにシステム処理資源（１１０）によって第２のアクノレッジメント信号がスケジューリングされる。

Description

【発明の詳細な説明】 パケット伝達システム この特許出願は１９９２年３月２３日に出願され、かつパケット再アセンブリ 方法および装置と題する、同時係属の米国特許出願シリアル番号第０７／８５６ ，２７６号に関連している。 発明の分野 この発明は一般的にはパケットによってデータが伝送されるパケット交換シス テムに向けられており、かつまた一般的により小さなパケットに分離された（ｓ ｅｇｒｅｇａｔｅｄ）（ｆｒａｇｍｅｎｔｅｄ：断片化された）データを参照し 、格納しかつ元の構成に再アセンブルする方法および装置に向けられている。こ の発明はより特定的には前記分離された（断片化された）パケットの伝達をアク ノレッジする方法および装置に向けられている。 発明の背景 パケットデータネットワークは情報を発信装置から特定のアドレスへと前記情 報をパケットに導入することによっ て伝達する。各々のパケットはプリアンブル（制御データ）および情報（メッセ ージデータ）を含む。プリアンブルは典型的にはネットワーク制御データ、同期 情報および受信側の行先（ｄｅｓｔｉｎａｔｉｏｎ）情報を含む。メッセージ情 報の部分は発信装置のメッセージを含む。 そのような発信装置のメッセージを含むパケットは常に行先のアドレスに直接 通信されるとは限られない。知られているように、これらのパケットはそれらの 最終的な目的地に到達する前にいくつかの中間の中継ステーションによって中継 される。パケットネットワークの伝送速度が増大するに応じて、中継ステーショ ンがこれらの情報パケットを効率的に取扱いかつ処理できることがますます重要 になってきている。 発信装置によって発信されたデータパケットの情報（メッセージデータ）部分 は時折中間の中継ステーションによって使用されるパケットのメッセージデータ 部分へと適合するにはあまりにも大きすぎることがある。そのような場合、元の データパケットは前記中間ステーションに送信する前にまたは前記中間ステーシ ョンから送信する前にＮ個の断片（フラグメント：ｆｒａｇｍｅｎｔｓ）へと分 離されなければならない。例えば、他の中継ステーションまたは行先装置のよう な、受信装置によって受信されると、前記Ｎの断片の各々は元のデータパケット を再生するために正しい順序で再アセンブルされなければならない。 パケット再アセンブル（ｐａｃｋｅｔ ｒｅａｓｓｅｍｂｌｙ）方法が技術的 に知られている。典型的には、そのような方法は、元のデータパケットの再構成 の前に、システム処理資源が、正しい受信を確認するために、受信装置によって 受信された各々の断片化されたパケットを評価し、全ての断片またはフラグメン トが受信されたか否かを判定し、各々のフラグメントをメモリに格納し、かつ前 記受信されたフラグメントに対応して新しいフラグメントを再調整（ｒｅｆｏｒ ｍｕｌａｔｅ）することを要求するプロセッサ集約的な動作である。この手法は パケットの再構成（ｒｅｃｏｎｓｔｒｕｃｔｉｏｎ）の見地からは非常に効率が 良いが、各々のかつ全てのフラグメントの受信に応じて割込まれなければならな いシステム処理資源を要求する。無線ローカルエリアネットワーク（ＬＡＮ）の ような、数多くの用途においては、システム処理資源はすでに重い負担がかかっ ており、パケットの再アセンブリに関連する処理要求のレベルの増大は数多くの 現在利用可能なプロセッサ技術の実際の限界を完全に超えることになる可能性が ある。 絶えざるプロセッサの関与に関連する欠点を防止することを求めるパケット再 アセンブリの別の方法は上に示しかつ同時係属の特許出願に関連して開示されて おり、該特許出願はパケット再アセンブリ処理の多くをパケット再アセンブリ用 ハードウェア（例えば、ゲートアレイまたは応用 特定集積回路）によって行なうことができることを示唆している。この手法によ れば、プロセッサの介在は典型的には元のデータパケットを構成する最初のおよ び最後のフラグメントの受信に応じてのみ必要とされる。この手法はシステム処 理資源に対する要求を最小にするが、断片化されたパケットが失なわれ、汚染さ れあるいはさもなければ理解不能である（ｕｎｉｎｔｅｌｌｉｇｉｂｌｅ）場合 に悪影響を受けかつしたがって発生源からの再送信を必要とする。理解されるよ うに、パケット処理の間のプロセッサの関与の低減が発生源の装置に種々のパケ ットが再送信を必要としていることを通知する上での効率の悪さにつながること になる。 したがって、再アセンブリを必要とする全ての断片化されたパケットの伝達を 確実に行なうことができるようにしかつ上に述べた欠点を避けることができるパ ケットデータネットワーク内でのデータパケットのアクノレッジメントのための 改善された方法を提供することが極めて有利であろう。 図面の簡単な説明 図１ａは、本発明に係わる無線周波（ＲＦ）パケット伝送システムを示す。 図１ｂは、本発明に係わる例示的なパケット交換システ ムのブロック図である。 図２は、図１ｂに示されたパケット交換機のブロック図である。 図３は、データパケット形式の情報と伝送パケットフォーマット内に含まれる 情報に対するその対応物の間の関係を示す。 図４は、図３に示される伝送パケットの制御部分に含まれる情報を示す。 図５は、図４に示されるパケットヘッダに含まれる情報を示す。 図６は、図４に示される再アセンブリヘッダに含まれる情報を示す。 図７は、図６に示されるパケット再アセンブリヘッダのプロトコルフィールド に含まれる情報を示す。 図８は、図２のパケット再アセンブリハードウェアの制御構造を表わす図であ る。 図９は、図８に示されるフレーム制御ブロックの構造を示す。 図１０は、図８に示されるパケット制御ブロックのフォーマットおよび内容を 示す。 図１１は、本発明に係わる図１０に示される割込み制御フィールドに含まれる 情報を示す。 図１２は、本発明に係わるアクノレッジメント送信のフォーマットおよび内容 を示す。 図１３は、本発明にしたがって送信のためのアクノレッジメント信号をスケジ ューリングするためにシステムプロセッサによって行なわれる各ステップを示す フローチャートである。 発明の概要 簡単に言えば、本発明は再アセンブリを必要とする断片化されたパケットの伝 達を保証するパケットデータネットワークと共に使用するための方法および装置 である。このような目的のため、パケット交換機は複数の断片化されたパケット を受信するために受信装置を使用する。パケット再アセンブリハードウェアは断 片化されたパケットの再アセンブリを取り扱うために使用される。パケットのフ ラグメントが失なわれ、汚染されあるいはさもなければ識別できない場合、パケ ット交換機は発生源（ｓｏｕｒｃｅ）から必要な情報の再送信を要求しかつシス テムプロセッサの割込みフラグをセットする。再送信されたフラグメントの受信 に応じて、システム処理資源が割込まれて受信された情報を処理しかつ再送信さ れたデータのための他のアクノレッジメント信号の送信をスケジューリングする 。 好ましい実施例の詳細な説明 本発明を参照すると、パケット交換システムにおいて断片化されたパケットを 処理することに伴なって見られる問題が本発明によって、もし克服されなければ 、最小にされ、このため本発明は断片化されたデータパケットを構成する全ての フラグメントの伝達を保証するためアクノレッジメント機構を使用する。したが って、パケットの断片またはフラグメントが失なわれ、汚染され、あるいはさも なければ受信装置にとって識別不能であれば、前記アクノレッジメント機構が失 なわれたデータの再送信を可能にする。さらに、全ての再送信されたデータの首 尾よい伝達を確認するためにシステム処理資源によって第２のアクノレッジメン ト信号がスケジューリングされる。 本発明は無線および有線パケット伝送システムの分野内で用途を有する。図１ は、無線周波（ＲＦ）パケット伝送システム９０を示し、該システム９０は複数 のユーザモジュール（ＵＭ）９４と通信するために制御モジュール（ＣＭ）９２ がＲＦ通信を使用する無線ローカルエリアネットワーク（ＬＡＮ）を具備する。 好ましい実施例によれば、ＣＭ９２およびＵＭ９４は、これらに限定されるもの ではないが、時分割多元接続（ＴＤＭＡ）、時分割多重（ＴＤＭ）、キャリア検 知多元接続（ＣＳＭＡ）、および／または符号分割多元接続（ＣＤＭＡ）のよう な、良く知られた資源割当て技術のうちの任意のものを使用することができる。 各々のＵＭ９４はデータターミナル、パーソナルコン ピュータ、または他の情報入力／出力（Ｉ／Ｏ）装置のような１つまたはそれ以 上のユーザ装置９６に接続されている。ＣＭ９２は無線または光学的リンクを含 むことができるデータチャネル９９によってパケットデータネットワーク９８に 接続されている。 ＣＭ９２は図示されたネットワーク内の通信を制御しかつデータネットワーク ９８からユーザ装置９６に対し関連するＵＭ９４を介して情報を受け渡す。ＣＭ ９２はまた１つのＵＭ９４から情報を受信しかつ情報を異なるＵＭ９４に中継す ることによってローカル通信を制御する。データネットワーク９８はイーサネッ ト（Ｅｔｈｅｒｎｅｔ）ネットワーク、トークンリングネットワーク（Ｔｏｋｅ ｎ Ｒｉｎｇ Ｎｅｔｗｏｒｋ）、または任意の他の良く知られたデータネット ワークから構成することができる。ＣＭ９２とＵＭ９４との間で受け渡される情 報は以下に説明するようにパケットの形式となっている。 図１ｂは、図１ａのパケット伝送システム内で情報を発信し、受信し、かつ中 継（送信）することができるパケット交換装置１００のブロック図表現である。 本発明によれば、図１ｂのパケット交換装置１００はＣＭ９２またはＵＭ９４の いずれかに対する好ましい構成である。図示の如く、各々のパケット交換装置１ ００は中央処理装置１１０、ネットワークインタフェース装置１２０、バスアー ビタ（ｂｕｓ ａｒｂｉｔｅｒ）１３０、パケット交換機１４ ０およびアンテナエレメント１５２を備えた無線機１５０を含む。中央処理装置 １１０およびネットワークインタフェース装置１２０は、それぞれ、バス１１５ および１２５を介してバスアービタ１３０に接続されて示されている。実際には 、中央処理装置１１０は関連するランダムアクセスメモリ、リードオンリメモリ 、制御論理および装置１００の動作を指令しかつ制御するために必要な制御論理 ドライバを含む。 ネットワークインタフェース装置１２０はターミナル１２２を介して外部の情 報ネットワークに対しかつ外部の情報ネットワークから交換アクセス（ｓｗｉｔ ｃｈｅｄ ａｃｃｅｓｓ）を提供する。一例として、かつ制限的な意味ではなく 、ネットワークインタフェース装置１２０がイーサネットローカルエリアネット ワーク（ＬＡＮ）へのアクセスを提供するためのイーサネットネットワークのイ ンタフェース装置であるものとする。しかしながら、理解されるように、装置１ ２０は他のパケットネットワークプロトコルによって供給されるデータを解釈可 能な他の良く知られたインタフェース装置のうちの任意のものとすることもでき る。 パケット交換機１４０は通信バス１３５およびバスアービタ回路１３０を介し てプロセッサ１１０およびネットワークインタフェース装置１２０に接続されて いる。設計上、バスアービタ１３０はプロセッサ１１０およびネットワー クインタフェース装置１２０の間からパケット交換機１４０へのアクセスを調停 するために使用され、それによってパケット交換機１４０とプロセッサ１１０ま たはネットワークインタフェース装置１２０を介しての情報ネットワークとの間 のデータパケット転送を可能にする。したがって、バスアービタ１３０はパケッ ト交換機１４０へのアクセスを求める、バス１１５および１２５として示される 、複数のバスとの選択的な通信のために利用可能な集積回路トランジスタ、レジ スタ、およびラインドライバから構成される。通信バス１１５，１２５および１ ３５は技術的に使用されている任意の良く知られた双方向通信バスによって構成 できる。 少なくとも１つのアンテナエレメント１５２を有する無線機１５０はパケット 交換バス１４５を介してパケット交換機１４０に結合され、無線周波（ＲＦ）チ ャネルを介してデータを図１ａの種々のパケット交換装置１００へとおよび該パ ケット交換装置１００から通信する。パケット交換バス１４５の物理的構造は技 術的に知られておりかつここではこれ以上の説明は必要ないであろう。パケット 交換機１４０の目的はパケット交換バス１４５によって装置の間でパケット化さ れたデータを受信および送信することである。それはまた通信バス１３５、バス アービタ１３０および通信バス１１５を介して中央処理装置１１０と通信する。 パケット交換バス１４５には単一の無線機のみが接続 されているものとして示されているが、パケット交換バスに異なる通信ネットワ ークを接続するのに適した、複数の通信装置を使用することもできる。例えば、 電話、Ｔ１回路、ＩＳＤＮ回路ならびに他の装置およびネットワークのような装 置がパケット交換バス１４５そして最終的にはパケット交換機１４０に接続する のに適している。 前に述べたように、ネットワークインタフェース１２０に接続された装置のよ うな、発信装置によって発信されたデータパケットのメッセージ情報部分が無線 機１５０によって送信するためのパケットに適合するのにあまりにも大きすぎる 場合、元の情報をＲＦ送信の前にＮの断片またはフラグメント（ｆｒａｇｍｅｎ ｔｓ）へと分解しなければならない。他のパケット交換装置（ＣＭ９２またはＵ Ｍ９４）による受信に応じて、Ｎのフラグメントを含むパケットは、ネットワー クインタフェース装置１２０を介してのイーサネットネットワークによる通信ま たは無線機１５０による送信バックアウトの前に、確認され（ｖａｌｉｄａｔｅ ｄ）かつ再アセンブルされなければならない。 図２は、図１ｂに示された形式の例示的なパケット交換機１４０のより詳細な ブロック図である。動作においては、パケット交換機１４０によってパケット交 換バス１４５を介して受信されたパケットはランダムアクセスメモリ２３０内の 適切なメモリロケーションに格納され、該ランダムアクセスメモリ２３０は制御 メモリ２３２およびデータメ モリ２３４に区分されている。データメモリ２３４はフラグメントの情報部分（ メッセージデータ）を格納し、一方制御メモリ２３４はパケット交換機１４０の 基本的な動作を制御する制御構造を含む。当業者にはメモリの区分は物理的であ ってもよくあるいは論理的であってもよいことは理解されるであろう。 本発明によれば、メモリインタフェースユニット２１８がランダムアクセスメ モリ２３０に結合されかつ技術的に知られているようにメモリ２３０に対する情 報の格納および取り出しを指令するよう動作する。情報の格納については、パケ ット交換バス１４５および該バスに接続された装置がパケット交換バスインタフ ェース２１０、交換機２１２およびパケット再アセンブリハードウェア２１４ま たは入力制御機能部２１６を介してメモリインタフェース２１８に接続される。 情報の読み出しについては、パケット交換バス１４５および該バス１４５に接続 された装置は出力制御機能部２２０およびパケット交換バスインタフェース２１ ０を介してメモリインタフェース２１８に接続される。同様にして、アービタイ ンタフェース２４０は図１ｂのアービタ回路１３０をバス１３５を介してメモリ インタフェース２１８に接続する。メモリインタフェースユニット２１８はこの ようにしてアービタ回路１３０（すなわち、プロセッサ１１０およびネットワー クインタフェース１２０）とメモリ２３０との間での情報の格納および読み出し を指 令するよう動作する。 システム全体のスループットを改善しかつ中央処理装置１１０の資源に対する 負担を軽減するため、パケット交換機１４０は再アセンブリを必要とするパケッ トの処理の間に再アセンブリ用ハードウェア２１４を使用する。入力制御機能部 ２１６が再アセンブリを必要としないパケットの処理の間に使用される。このよ うにして、パケット交換機１４０は最小限のプロセッサ１１０の介在によりかつ メッセージデータの重複または複製を必要とすることなくパケットの処理および 再アセンブリを行なう。最小限のプロセッサの介在によって、本発明は断片化さ れたパケットの再アセンブリにおけるプロセッサ１１０の関与が最小限に保たれ ることを予期する。したがって、最小限のプロセッサの介在は断片化されたデー タパケットの再アセンブリにおけるプロセッサの関与の程度に関して規定するこ とができる。再アセンブリ活動を指令する中央処理装置によって行なわれるステ ップが少なければ少ないほど、プロセッサの介在は実質的に少なくなる。本発明 によれば、最小限のプロセッサの介在は単一のデータパケットの再構成の間にプ ロセッサの割込みが２つより多くないことを予期させる。 この手法はアドレス可能性（ａｄｄｒｅｓｓａｂｉｌｉｔｙ）の階層（ｈｉｅ ｒａｒｃｈｙ）を使用することによって達成され、その場合再アセンブリを必要 としない受信 パケットは分解されかつ入力制御機能部２１６の制御の下に分離されたメモリロ ケーションに格納される。これに対し、あるパケットが再アセンブリを必要とす るものとして識別されたとき、再アセンブリおよび分離されたメモリロケーショ ンへの格納はパケット再アセンブリ用ハードウェア２１４の指令の下に提供され る。その後、無線機によりまたは通信ネットワークにより送信し戻されるべきデ ータは受信した伝送パケットのメッセージデータを複製する中間ステップを行な うことなしに、単に分離したメモリロケーションをアドレスすることによりアセ ンブルされる。 種々の形式のパケット交換機が技術的に知られているから、パケット交換機１ ４０の内部機能の特定の動作および詳細は説明しない。しかしながら、パケット 交換機１４０のスイッチまたは交換機２１２は受信したパケットが再アセンブリ が必要であるか否かを決定することを述べれば充分である。この決定に応じて、 パケットの処理は適切な制御機能部（例えば、再アセンブリハードウェア２１４ または入力制御機能部２１６）へと切り換えられる。一般に、パケット交換機１ ４０の機能はソフトウェアの構成によりまたはハードウェアにおいて状態マシー ン（ｓｔａｔｅ ｍａｃｈｉｎｅ）、応答用特定集積回路（ＡＳＩＣ）またはゲ ートアレイ構成によって達成できる。 図３は、図１ａのデータパケットネットワーク９８によって情報を通信するた めに使用されるもののような、デー タパケットトフォーマット３００での情報と、ＣＭ９２およびＵＭ９４によって 使用されている無線機１５０の間のＲＦチャネルによって情報を通信するために 使用されるもののような、伝送パケットフォーマット３１０での情報に対するそ の対応物の間の関係を示す。図示の如く、データパケット３００は発信装置の制 御およびメッセージデータを含む。前に述べたように、データパケット３００が 単一の伝送パケット３１０に適合するには長すぎる場合には、該データパケット はＮの断片またはフラグメントに分離される。図示の如く、各々のフラグメント は別個の伝送パケット３１０内にフォーマットされる。各々の伝送パケット３１ ０は制御情報３１１およびデータパケット３００の各部分が含まれるフラグメン トフィールド３１２を具備する。もちろん、データパケット３００全体が単一の 伝送パケット３１０に入れることができる場合には、そのようにされるであろう 。 図４は、図３にしたがって、再アセンブリを必要とする伝送パケットの制御セ クション内に含まれる情報を示す。このフォーマットはパケットプリアンブル情 報４１０、パケットヘッダ４２０、再アセンブリヘッダ４３０およびフラグメン トフィールド４４０の伝送を示している。パケットプリアンブル４１０は無線受 信機１５０の同期目的のために提供される。パケットヘッダ４２０および再アセ ンブリヘッダ４３０は以下により詳細に説明する。前に示した ように、フラグメントフィールド４４０は通信されるべきデータパケット３００ の一部を含む。 図５は、図４のパケットヘッダ４２０内に含まれる情報を示す。それはまた再 アセンブリを必要としない伝送パケットの制御データ部分の範囲を表わしている 。各々のパケットヘッダ４２０はバーチャル回路識別子（ＩＤ）フィールド５１ ０、パケット長情報フィールド５２０、デスティネーション情報フィールド５３ ０、およびバリデーション（ｖａｌｉｄａｔｉｏｎ）情報フィールド５４０を含 む。バーチャル回路ＩＤフィールド５１０は図２のパケット交換機１４０内に含 まれるバーチャル回路レジスタを特定する情報を含む。バーチャル回路レジスタ はキュー制御ブロックを指示し（ｐｏｉｎｔｓ ｔｏ）またはアドレスし、該キ ュー制御ブロックは次に付加的なパケット記述子（ｐａｃｋｅｔ ｄｅｓｃｒｉ ｐｔｏｒ）を指示することができるパケット記述子を読みかつ書くために、なら びにバッファ記述子を読みかつ書くために指示を行なう。バッファ記述子は各々 書き込みバッファをかつ次の読み出しおよび書き込みバッファ記述子を指示し、 それによってどのバッファロケーションに再アセンブリを必要としない受信され た伝送パケットのメッセージデータ部分を格納するかを規定するためのアドレス のチェインまたはリンクを形成する。この処理についてのさらに他の情報につい ては、興味のある読者は１９９１年６月２１日に出願されかつ本発明の譲 渡人に譲渡された米国特許出願シリアル番号第０７／７１９，２１２号を参照さ れたい。 パケット長フィールド５２０は関連するパケットの長さに関する情報を提供す る。デスティネーション情報フィールド５３０はデスティネーション装置のアド レス情報を含む。バリデーション情報フィールド５４０は巡回冗長検査（ＣＲＣ ）データ精度計算に関連するデータを含む。 本発明によれば、バーチャル回路ＩＤフィールド５１０の最上位ビット（ＭＳ Ｂ）は再アセンブリを必要とする伝送パケットを識別するために使用される。も し受信された伝送パケット３１０のバーチャル回路ＩＤフィールド５１０のＭＳ Ｂが“０”であれば、それは該パケットが再アセンブリを必要としないことを示 している。したがって、該パケットは図２のスイッチ２１２によって処理のため かつ再アセンブルハードウェア２１４を避けるため入力機能部２１６に切り換え られる。これに対し、もし受信された伝送パケット３１０のバーチャル回路ＩＤ フィールド５１０のＭＳＢが“１”であれば、パケットハンドリング制御はスイ ッチ２１２によって図２の再アセンブルハードウェア２１４に切り換えられる。 バーチャル回路ＩＤフィールド５１０の下位７ビットは再アセンブル識別子（Ｉ Ｄ）として使用される。該再アセンブルＩＤは後により詳細に説明するパケット 交換機１４０内に含まれる再アセンブルレジスタを特定する情報を含む。 図６は、図４の伝送パケットの再アセンブルヘッダ４３０内に含まれる情報を 示す。注目すべきことは、再アセンブルヘッダは発信装置のメッセージデータを 構成するフラグメントを伝達する伝送パケットに関してのみ見られることである 。設計により、それはソース論理ユニット識別子（ＬＵＩＤ）６１０、パケット 識別子（ＩＤ）フィールド６２０、シーケンス番号フィールド６３０、合計フラ グメントフィールド６４０、フラグメント番号フィールド６５０、合計パケット 長フィールド６６０およびプロトコルフィールド６７０を含む。 ソースＬＵＩＤ６１０は発信装置の論理ユニット識別子を規定する。パケット ＩＤフィールド６２０およびシーケンス番号フィールド６３０は、組合わせてて 、図３の各々のデータパケット３００に対する独自のＩＤを提供するために使用 される。パケットＩＤフィールド６２０はそこから受信フラグメントが通信され る特定の発信装置からのデータパケットを識別する。シーケンス番号フィールド ６３０はあるパケットＩＤ番号が発信装置によって再使用されている場合に該再 使用されるパケットＩＤを異なるデータパケット３００と関連付けるために使用 される。合計フラグメントフィールド６４０は問題のデータパケットを構成する フラグメントの合計数を規定する。フラグメント番号６５０は前記フラグメント のうちのどれが受信されているかを規定し、一方合計パケット長フィールド６６ ０は再ア センブルされるデータパケットのバイトでの長さを規定する。プロトコルフィー ルド６７０は本発明にしたがってデータパケット３００を構成する各々のフラグ メント３１０の適切な受信を保証するために以下に説明する方法で使用される。 図７は、図６に示される再アセンブルパケットおよび図９に示されるＰＣＢの プロトコルフィールドに含まれる情報を示す。図示の如く、プロトコルフィール ドは放送フィールド（ｂｒｏａｄｃａｓｔ ｆｉｅｌｄ）７１０、ターミナルＬ ＵＩＤフィールド７２０、データストリームシーケンス番号７３０、アクノレッ ジメント（ＡＣＫ）スロット７４０、デスティネーションサービスアクセスポイ ント（ＤＳＡＰ）フィールド７５０、管理パケットフィールド（ｍｇｔ．ｐｋｔ ）７６０、デスティネーションＬＵＩＤフィールド７７０、およびアクノレッジ メント（ＡＣＫ）すべきフレーム（Ｆｒａｍｅｓ ｔｏ ＡＣＫ）フィールド７ ８０を備えている。 前記放送フィールド７１０はＣＭからＵＭへの送信において使用される。受信 されたパケットが放送形式（ｂｒｏａｄｃａｓｔ ｔｙｐｅ）のものである場合 は、前記放送フィールドは論理“１”にセットされ、そうでなければそれは論理 “０”にセットされて非放送形（ｎｏｎ−ｂｒｏａｄｃａｓｔ ｔｙｐｅ）パケ ットであることを識別する。放送形パケットはＣＭ９２によって確立されるカバ レージ ゾーン内の全てのターミナル装置９６によって受信されかつ処理される。これに 対し、非放送形パケットはＣＭ９２のカバレージゾーン内の特定的に識別される ターミナル９６によって受信するためのものである。 ターミナルＩＤフィールド７２０はサービスを行なっているＵＭ９４によって 割当てられた値を、それが、最初に、新しく導入されたターミナル装置９６から データパケットを受信したときに、格納する。その後、ターミナル９６はこのタ ーミナルＩＤによって識別される。 前記ストリームシーケンス番号フィールド７３０は同様にＵＭ９４およびＣＭ ９２によって使用され受信データパケットを順序付け（ｓｅｑｕｅｎｃｅ）それ によってそれらの共通の発信ポイントに関する順次的な関係を保つための番号を 格納する。このフィールドサイズはその機能を提供するのに必要な任意の数のビ ット、ｎ、とすることが可能なことが理解される。好ましい実施例によれば、ス トリームシーケンス番号フィールド７３０は６ビットフィールドであり、これは ０〜６３の２⁶の範囲のシーケンス番号を可能にする。 ＡＣＫスロット７４０はＣＭがパケットをＵＭに送信している場合にＵＭから ＣＭへのアクノレッジメントをプログラムするためにのみ使用される。該ＡＣＫ スロットフィールドは受信ＵＭにパケットをアクノレッジする場合にどのＡＣＫ スロットを使用するかを通知する。ＡＣＫスロッ トはフラグメントが受信された場合に更新され、それによって送信者がどのフラ グメントが再送信を必要とするかおよび一旦フラグメントが受信されたときにど のバッファが解除できるかを決定できるようにする。 前記ＤＳＡＰフィールド７５０は受信したパケットがシステムサービスを予定 しているかあるいはＬＡＮアプリケーションを予定しているかを指示する。これ は各々の受信したパケットをさらに処理するために正しいアプリケーションへと 適切に導くことができるようにする。管理パケットフィールド（ｍｇｔ．ｐｋｔ ．）７６０は該パケットが単純ネットワーク管理プロトコル（Ｓｉｍｐｌｅ Ｎ ｅｔｗｏｒｋ Ｍａｎａｇｅｍｅｎｔ Ｐｒｏｔｏｃｏｌ：ＳＮＭＰ）パケット であるか否かを指示するために使用される。 前記デスティネーションＬＵＩＤ７７０はＵＭのデスティネーションアドレス を特定する。ＣＭはこのデスティネーションＬＵＩＤを使用してパケットを適切 なデスティネーション装置へと中継する。 ＡＣＫすべきフレームフィールド（Ｆｒａｍｅｓ ｔｏ ＡＣＫ ｆｉｅｌｄ ）７８０はＵＭからＣＭへのおよびＣＭからＵＭへのアクノレッジメントをプロ グラムするために使用される。このフィールドはどれだけ多くの引き続くＴＤＭ Ａフレームが発信データパケット３００に関連する断片化されたパケット３１０ を含むかを特定する。した がって、それは受信装置によって前記送信されたフラグメントを完全にアクノレ ッジするためにどれだけ多くのＴＤＭＡフレームが必要であるかを決定するため に使用され、これはＴＤＭＡフレームごとに１個のＡＣＫ信号のみが元のデータ パケットに関連する前もって受信されたフラグメントの受信をアクノレッジする ために利用可能であるからである。例えば、全てのフラグメントが単一のＴＤＭ Ａフレームで送信されるデータパケットについては、各々のフラグメントは前記 ＡＣＫすべきフレームフィールドに“１”を持つことになる。これは受信装置に １個のＡＣＫ信号のみが予定される必要があることを示す。フラグメントが２つ の連続するＴＤＭＡフレームの間に送信されるデータパケットについては、最初 のフレームで送信されるフラグメントは前記ＡＣＫすべきフレームフィールドに “２”を含み、かつ第２のフレームで送信されるフラグメントは前記ＡＣＫすべ きフレームフィールドに“１”を含むことになる。 これは受信装置に対し発信元に送信し戻すために、引き続く２つの連続するＴ ＤＭＡフレームの各々に１個づつ、２つのＡＣＫ信号が予定される必要があるこ とを指示する。したがって、ＡＣＫすべきフレームフィールド７８０に含まれる 数（すなわち、Ｎを整数として１〜Ｎ）は受信装置に前記ＡＣＫすべきフレーム フィールドにおいて特定される同じ数の連続するＴＤＭＡフレームにわたりＡＣ Ｋ信号 が送信のために予定されなければならないことを通知するよう動作する。 図８は、本発明にしたがってパケット処理を行なう間に使用される組織的構造 を示す。この説明的な図示では、伝送パケットメッセージデータ、すなわち、図 ３のフラグメント３１２は図８に示されるデータメモリ２３４内におけるそれぞ れのデータバッファ８２０に格納される。対応する伝送パケット制御情報３１１ はデータメモリ２３４内のどこにそれぞれのフラグメント３１２が格納されるか を指令する。特に、図６に示される再アセンブリヘッダ情報はデータメモリ２３ ４のどこに各々それぞれのフラグメント３１２が格納されるかを指令する。この ため、図５に関連して前に説明したバーチャル回路ＩＤ５１０から得られた再ア センブリＩＤ８０２が使用されて制御メモリ２３２内に格納された複数の再アセ ンブリレジスタ８１０の１つを指示する。複数の再アセンブリレジスタ８１０を 使用することにより、各々の再アセンブリレジスタ８１０が独自の発信元装置に 対応するため、同時に、複数の発信装置からのデータパケットを再アセンブルす ることが可能になる。 図示の如く、再アセンブリレジスタ８１０はパケット制御テーブル８１２を指 示しまたはアドレスする。前記再アセンブリレジスタ８１０と協調して、図６の 再アセンブルヘッダのパケットＩＤ８０４はパケット制御テーブルにお けるエントリをアドレスするよう動作する。各々の再アセンブリレジスタ８１０ は独自のパケット制御テーブル８１２をアドレスすることに注目すべきである。 これは同じ発信装置からの複数のデータパケットが同時に再アセンブルできるよ うにする。 パケット制御テーブル８１２は前記特定のパケットＩＤ８２０のために使用さ れるパケット制御ブロック８１４〜８１８を指示しまたはアドレスする。単一の 発信装置からいくつかのパケットＩＤが生じ得るから、単一のパケット制御ブロ ックが再アセンブルされる各々のデータパケットに対し提供される。パケット制 御ブロックはしたがってデータパケットの再アセンブリおよび再送信に関する全 ての情報が受信側に関して集積されかつ全ての制御情報が送信側に関して確立さ れるポイントである。注目すべきことはパケット制御ブロック８１４〜８１８は 共有される資源であることである。 新しく受信されたデータパケットに関する情報を格納するために利用可能なパ ケット制御ブロックのキューがある。図２のパケット交換機１４０は必要な場合 にこのキューからパケット制御ブロックを取り出す。図１の中央処理装置１１０ は再アセンブリ処理が完了したときそれを前記キューに戻す責務を有する。 各々のパケット制御ブロックは、各々別個のかつ区別される（ｄｉｓｔｉｎｃ ｔ）メモリロケーション（アドレス） を有するデータバッファ８２０ならびにフラグメントビットマップ８３０を指示 する。フラグメントビットマップ８３０は特定のデータパケットのために首尾よ く受信されたフラグメントのマップである。各々のビットマップは付加的なフラ グメントが受信されたときに更新される。前記データバッファ８２０は前記フラ グメント、各々の受信された伝送パケットのメッセージデータ部分、が格納され るデータメモリ２３４内のロケーションである。 本発明の重要な見地はパケットデータネットワークにおける断片化されたパケ ットの信頼性ある伝達を保証する方法を提供することである。したがって、各々 の受信装置は注目のデータパケット３００を識別しかつ問題のデータパケットの どのフラグメント３１２が受信されているかまたは受信されていないかを識別す るアクノレッジメント（ＡＣＫ）信号を発信装置に送り返さなければならない。 この情報を受信すると、発信元装置はいずれかの失なわれた情報を再送信し、あ るいはもし関連する全てのフラグメントが受信されかつ受信装置によってＡＣＫ が行なわれている場合に元のデータパケットに関連するシステム資源を解放する ことができる。 本発明によれば、発信元装置および受信装置は良く知られたＴＤＭＡ通信技術 を介して通信する。好ましい実施例によれば、現在のＴＤＭＡフレームの間に受 信されるフラグメントを有する、各々のデータパケットは次の引き続く ＴＤＭＡフレームの間にアクノレッジされる。図８のフレーム制御ブロック（Ｆ ＣＢ）８４０は現在のフレームの間にフラグメントが受信されているデータパケ ットに関する情報を格納するために設けられる。この情報はシステムプロセッサ によって格納されかつ発信元装置への返送のために適切なＡＣＫ信号を発生する ために使用される。ＡＣＫ信号は問題のデータパケットを構成する各々のフラグ メントに対するステータス情報を含む。 図９は、図８のＦＣＢ８４０の構造を示す。図９に示されるように、ＦＣＢ８ ４Ｏは以下のフィールドの情報から構成することができる。データ＿スロット＿ 利用可能（Ｄａｔａ＿Ｓｌｏｔｓ＿Ａｖａｉｌａｂｌｅ）フィールド８４１は現 在のＴＤＭＡフレームにおいて割当てるためにどれだけ多くのデータタイムスロ ットが利用可能であるかに関する情報を含む。ＡＣＫ＿スロット＿利用可能（Ａ ＣＫ＿Ｓｌｏｔｓ＿Ａｖａｉｌａｂｌｅ）フィールド８４２は引き続くＴＤＭＡ フレームにおいてどれだけ多くのデータ＿ＡＣＫ（ｄａｔａ＿ＡＣＫ）タイムス ロットが割当てのために利用可能であるかに関する情報を含む。データ＿スロッ ト＿割当て（Ｄａｔａ＿Ｓｌｏｔｓ＿Ａｌｌｏｃａｔｅｄ）フィールド８４３は 現在のＴＤＭＡフレームにおいてどれだけ多くのタイムスロットが割当てられた かに関する情報を含む。次の＿利用可能＿承認（Ｎｅｘｔ＿Ａｖａｉｌａｂｌｅ ＿Ｇｒａｎｔ）フィールド８４４は帯域幅承 認の送信のために利用可能な次の承認タイムスロットの識別子（ｉｄｅｎｔｉｆ ｉｃａｔｉｏｎ）を含む。ＡＣＫキュー＿スタート（ＡＣＫ＿Ｑｕｅｕｅ＿Ｓｔ ａｒｔ）フィールド８４５は次のＴＤＭＡフレームの間にアクノレッジされる必 要がある最初のパケットを識別する。ＡＣＫ＿キュー＿終了（ＡＣＫ＿Ｑｕｅｕ ｅ＿Ｅｎｄ）フィールド８４６は次のＴＤＭＡフレームの間にアクノレッジされ る必要がある最後のパケットを識別する。 各々のＡＣＫ＿キューフィールド８４５および８４６はＡＣＫ発生の間に使用 するための種々のサブフィールドを含む。好ましい実施例によれば、各々のＡＣ Ｋ＿キューフィールドは少なくともＡＣＫすべきフレーム（Ｆｒａｍｅｓ ｔｏ ＡＣＫ）フィールド８４７およびＰＣＢポインタフィールド８４８を含む。Ａ ＣＫすべきフレームサブフィールド８４７はＡＣＫが適切に送信されるためには どれだけ多くのフレーム必要であるかを示す。ＰＣＢポインタ８４８はアクノレ ッジされるべきパケットに関する情報を保持するＰＣＢを指し示す。 本発明によれば、図７のＡＣＫすべきフレームフィールド７８０を図９のＦＣ Ｂ８４０のＡＣＫすべきフレームフィールド８４７にコピーすることによりアク ノレッジメント信号が送信のために予定される。さらに、ポインタがＦＣＢフィ ールド８４８から図８の適切なＰＣＢ８１４〜８１８に与えられなければならな い。その後、各々のＴＤＭ Ａフレームのスタート（Ｆｒａｍｅ Ｓｔａｒｔ）の際に、ＦＣＢに維持される アクノレッジメント情報が図１ｂのシステムプロセッサ１１０によって調べられ 引き続くＴＤＭＡフレーム内の適切な時間の間に送信するためにＡＣＫ信号をフ ォーマットする。そのようなＡＣＫ信号は本明細書では図１２に関連して以下に 示されかつ説明される。本発明によれば、ＰＣＢポインタ８４８によって識別さ れるＰＣＢ情報はインデクスされたＰＣＢ（８１４〜８１８）から図１２のＡＣ Ｋ信号フォーマットへとコピーされる。その後、該ＡＣＫ信号は処理のために発 信元装置へと送信し戻される。ＡＣＫすべきフレームフィールド８４７は次にそ れが“１”を含むか否かを判定するために図１ｂのシステムプロセッサ１１０に よって調べられる。ＡＣＫすべきフレームフィールド８４７が“１”より大きな 値を含むものと仮定すると、付加的なＡＣＫ信号をスケジューリングしなければ ならない。このため、ＡＣＫすべきフレームフィールド８４７は図１ｂのシステ ムプロセッサ１１０によって減分され、該システムプロセッサ１１０は次にポイ ンタ８４８によって指示された更新されたＰＣＢ情報をさらに他のＡＣＫ信号へ とコピーする前に次のフレームスタートを待つ。最後のＡＣＫ信号が送信のため に予定されている場合、すなわち、ＡＣＫすべきフレームフィールドが“１”に 等しい場合、何らの付加的なＡＣＫ信号も送信を必要としない。したがって、元 のデータパケットに関連す るシステム資源はさらに他の使用のために解放することができる。もし元のデー タパケット３００に関連する全てのフラグメントが受信されかつアクノレッジさ れれば、システムプロセッサは元のデータパケットを構成するデータをさらなる 処理のために導き、そうでない場合は図１１の割込み制御フィールドの次のフラ グメント割込みビットがイネーブルされ、それによってシステムプロセッサが以 下に説明するように適切なＡＣＫ信号を再スケジューリングするために再送信さ れたフラグメントの受信に応じて割込みされ得るようになる。 図１２は、本発明によるＡＣＫ信号のフォーマットおよび内容を示す。図示の 如く、各々のＡＣＫ信号１２００はオペコードフィールド１２０２、最後のＡＣ Ｋフィールド１２０４、ソースＬＵＩＤフィールド１２０６、パケットＩＤ１２ ０８、シーケンス番号フィールド１２１０、およびＡＣＫビットマップフィール ド１２１２を具備する。オペコードフィールド１２０２は送信をＡＣＫ信号とし て識別する。最後のＡＣＫフィールド１２０２は特定のデータパケット３００に 対応する最後のＡＣＫ信号を識別するために使用される。したがって、該最後の ＡＣＫフィールド１２０２は図７のＡＣＫすべきフレームフィールド７８０が“ １”に等しい場合に論理“１”にセットされる。全ての他の場合に、最後のＡＣ Ｋフィールド１２０２は論理“０”にセットされ、アクノレッジされているパケ ットの ＰＣＢ８１４〜８１８からコピーされたＡＣＫビットマップフィールド１２１２ 、シーケンス番号フィールド１２１０、パケットＩＤ１２０８、ソースＬＵＩＤ フィールド１２０６によって識別されるデータパケットに関連して付加的なＡＣ Ｋ信号が要求されることを示す。前記ＡＣＫビットマップフィールド１２１２は 元のデータパケット３００を構成する各々の０〜Ｎのフラグメントに対するステ ータスビットを有することに注目すべきである。ビットマップポジション０〜Ｎ における論理“１”はそのフラグメントの受信を示す。ビットマップポジション ０〜Ｎ内の論理“０”はそのフラグメントの再送信の要求を示す。 発信元装置によって受信したことに応じて、前記ＡＣＫ信号１２００は元のデ ータパケットを構成するどのデータフラグメント３１０が受信装置によって正し く受信されたかを決定するために処理される。この決定は前記フラグメントビッ トマップフィールド１２１２を調べることによって行なわれる。いずれのフラグ メントも受信装置によって正しく受信されたものと仮定すると、発信元装置（ｓ ｏｕｒｃｅ ｄｅｖｉｃｅ）はその正しく受信された送信に関連する全てのシス テム資源を解除する。これに対し、もしいずれかのフラグメントが失なわれまた は不明瞭であるものとして識別されかつしたがって再送信を必要とする場合、発 信元装置はその失なわれた情報を再送信するために付加的な帯域幅資源を割当て る。この決定は典型的にはＡＣＫ 信号の受信まで行なわれず、その場合最後のＡＣＫフィールド１２０４は論理“ １”を含みこの特定のデータパケットに対してもはやＡＣＫ信号が予期されない ことを示す。 再送信されたフラグメントが受信装置に到達したとき、図８のパケット再アセ ンブリ制御構造はＰＣＢ内で前もってイネーブルされた割込みフラグに応答して 図１ｂの中央処理装置１１０に割込みをかける。その後、中央処理装置またはプ ロセッサ１１０は元のデータパケットの再構成を完了させるためかつさらに再送 信されたデータをアクノレッジするためにさらに他のＡＣＫ信号１２００の送信 をスケジューリングするために受信した情報を処理するよう進むことになる。 図１０は、図８のパケット制御ブロック８１４〜８１８に関連するフィールド を示す。前に示したように、パケット制御ブロックは送信側においてデータパケ ットに対する全ての関連する制御情報を集積し、かつ受信側において有効とされ たフラグメントを格納しかつ不適切に受信されたフラグメントの再送信を要求す ることにより再アセンブリを制御するために使用される。したがって、１つのパ ケット制御ブロックはソースＬＵＩＤフィールド、パケットＩＤフィールド、シ ーケンス番号フィールド、合計フラグメント数フィールド、フラグメント受信フ ィールド、パケット長フィールド、プロトコルフィールド、割込み制御フィール ド、フラグメントビットマップポインタ、複数のデー タフラグメントポインタ、タイマ制御ブロックポインタ、次のＰＣＢポインタ、 ＰＣＢホールドカウンタ、バッファプールＩＤ、フラグメント−プログラムフィ ールド、パケット伝達ウィンドウフィールド、リトライカウントフィールド、要 求ＩＤフィールド、およびアクノレッジメントスケジュールフィールド、ならび に、放送アンテナカウントフィールド、放送現在アンテナフィールド、およびア ンテナリストフィールドを含む。当業者には、上記パケット制御ブロックに見ら れる情報の大部分は図６による受信された伝送パケットの再アセンブリヘッダか ら直接取られることを理解するであろう。この情報は、最初に受信された伝送パ ケットのフラグメント番号にかかわりなく、データパケットを構成する複数のう ちからの最初に受信された伝送パケットから取られることに注目すべきである。 いったん前記制御情報がパケット制御ブロックに格納されると、後に受信される 伝送パケットに対するソースＬＵＩＤのみが前記再アセンブリヘッダに存在する 情報と比較される。もし不一致があれば、前記伝送パケットのフラグメントはこ のパケット制御ブロックに関しては記憶されない。 それが示唆するように、フラグメント受信フィールドは単に首尾よく受信され たフラグメントの数のカウントである。もし重複したフラグメントに遭遇すれば 、それらはカウントに加えられない。このフィールドは最終的には前記フラグメ ントの合計数フィールドと比較されて完全なデー タパケットが受信されたことを判定する。 受信フラグメントビットマップポインタは受信されたフラグメントのビットマ ップ８３０を指示する（ｐｏｉｎｔｓ ｔｏ）。各々のビットマップ８３０は図 ２のデータメモリ２３４に格納される。あるフラグメントが首尾よく受信された とき、そのフラグメントに対応するビットマップのビットは論理“１”にセット される。前に述べたように、図６の再アセンブリヘッダに見られるフラグメント 数は、記憶されていなくても、前記受信されたフラグメントのビットマップへの インデクスのために使用される。もし前記ビットマップが受信されたフラグメン トの合計数より大きければ、未使用のビットは変更されずに残るであろう。前記 データフラグメントポインタフィールド、０〜Ｍと番号付けられ、Ｍは許容され るフラグメントの最大数に等しい、は図８のデータバッファ８２０を指示する。 各々の受信フラグメントに対し単一のデータバッファがある。各々のデータバッ ファは共有される資源であることに注意を要する。 図８のパケット再アセンブリ制御構造がそれがデータバッファを必要とするこ とを決定した場合、それはデータバッファキューからデータバッファポインタを 取る。このポインタは受信されたフラグメントと関連させるため前記パケット制 御ブロックに格納される。あるフラグメントを格納するために使用されたデータ バッファがもはや使用されていない場合、中央処理装置１１０はそれをデータバ ッフ ァキューに戻す。タイマ制御ブロックポインタは再アセンブリまたはパケット伝 達のためのタイマを管理するために使用される構造を指示する。次のＰＣＢポイ ンタは異なる再アセンブリＰＣＢを指示する。それはＰＣＢが送信ＰＣＢプール にある場合に使用され、あるいはあるパケットがパケットの再順序付け（ｒｅｏ ｒｄｅｒｉｎｇ）のためにキューイングされる場合にシーケンシングプロセスに よって使用される。ＰＣＢホールドカウンタフィールドは複数の処理が同時に行 なわれている場合にＰＣＢの解除を調整する（ｃｏｏｒｄｉｎａｔｅ）ために使 用される。１つの処理が完了したとき、ＰＣＢホールドカウンタはこのフィール ドの値を減分する。最後の処理が完了したとき、ＰＣＢホールドカウンタはこの フィールドをゼロに減分しかつＰＣＢを解除する。 前記バッファプールＩＤはＰＣＢに取り付けられたバッファがＲＦによって受 信するために割当てられたかまたは送信するために割当てられたかを識別する。 プログラムのための次のフラグメント（ｎｅｘｔ ｆｒａｇｍｅｎｔ ｔｏ ｐ ｒｏｇｒａｍ）フィールドはプログラムされるべき次のデータフラグメントへの フラグメントポインタを含む。いったん全てのフラグメントが初期送信のために プログラムされると、このフィールドは再び最初のフラグメントを示すためにセ ットされる。現在状態（ｃｕｒｒｅｎｔ ｓｔａｔｅ）フィールドはＵＭ９４が アクノレッジメン トのためのどのような状態、アイドルまたは待機、にあるかを示す。パケット伝 達ウィンドウフィールドは送信されるパケットに対するパケット伝達タイムアウ トを行なうために使用される。リトライフィールドはこのパケットのためにどれ だけ多くの回数の要求がＣＭ９２に送信されたかを追跡する。それはタイムアウ トを計算するために使用される。 前記要求ＩＤフィールドは入り承認を出要求へとマッピングするために使用さ れる。前記ＡＣＫ予定フィールドはこの入りパケットに対してアクノレッジメン トが予定されているか否かを示すブール（Ｂｏｏｌｅａｎ）フィールドである。 最後の３つのフィールドは放送パケットを送信するためにＣＭ９２においてのみ 使用される。放送アンテナカウントはそれらに対し登録された少なくとも１つの ＵＭを有するＣＭアンテナの数である。放送現在アンテナ（ｂｒｏａｄｃａｓｔ ｃｕｒｒｅｎｔ ａｎｔｅｎｎａ）は放送リストにおけるＣＭアンテナのいず れが現在サービスされているかを示すために使用される。前記放送アンテナリス トはそれらに登録された少なくとも１つのＵＭを有するＣＭアンテナのリストを 含むアレイである。 本発明は図１の中央処理装置１１０によって厳密に使用されるプロトコルフィ ールドに向けられているから、図８のパケット再アセンブリ制御構造は再アセン ブリプロセスの間にプロトコルフィールド内のいずれの情報をも使用せ ず、単に該情報を適切なパケット制御ブロックに格納するに過ぎないことに注目 すべきである。 図１１は、図９に示されるＰＣＢの割込み制御フィールドに含まれる情報を示 す。該割込み制御フィールドは中央処理装置の割込みを制御するために使用され る。図８のパケット再アセンブリ制御構造が発生できる一般的な割込みの例は次 のフラグメント１１２０、シーケンス番号変更１１３０、パケット完了１１４０ 、およびパケットスタート１１５０割込みである。フィールド１１１０は将来の 使用のために確保されている。理解されるように、割込みキューエントリのステ ータスセクションの割込みビットはどの事象が割込みを生じさせたかを示すため にセットされる。パケット制御ブロックの割込み制御フィールドは各々の割込み をイネーブルしかつディスエーブルするためのビットを含む。 パケット再アセンブリ割込みキュー（図示せず）はパケット再アセンブリ制御 構造によって使用され問題のパケット制御ブロック８１４〜８１８の割込み制御 フィールドによってそのように指令された時にプロセッサ１１０に割込みをかけ る。割込みは割込みキューにエントリを入れる再アセンブリハードウェアによっ て開始される。そのようなエントリは少なくとも問題のパケット制御ブロック８ １４〜８１８のアドレスおよび割込みステータスを具備する。単一の割込みの間 にプロセッサによっていくつかのエント リが処理できることに注目すべきである。 一例として、次のフラグメント割込み１１２０は前記パケット制御ブロックに おける次のフラグメント割込みビットがイネーブルされたときに発生される。こ の割込みはフラグメントの再送信が要求される場合に使用される。本発明によれ ば、この割込みはプロセッサにいずれか前に失なわれた情報の再送信の受信を確 認するためにアクノレッジメント信号の送信を予定するよう通知する。もし次の フラグメント割込みがイネーブルされれば、パケット制御ブロックのアドレスお よび割込みステータスが前記パケット再アセンブリ割込みキューに入れられるこ とによって割込みが発生される。 シーケンス番号変更割込み１１３０はパケットＩＤを有する受信された伝送パ ケットの再アセンブリヘッダのシーケンス番号が前記パケットＩＤに関連するパ ケット制御ブロックに格納されたシーケンス番号と等しくない場合、前のデータ パケットに関連する全てのフラグメントが受信されていない場合、およびシーケ ンス番号変更割込みがイネーブルされた場合に発生される。ある伝送パケットが 受信されたとき、パケット再アセンブリヘッダのシーケンス番号が前記パケット ＩＤに関連するパケット制御ブロックに格納されたシーケンス番号と比較される 。もしこれらの番号が異なっておりかつこれが受信された最初のフラグメントで なければ、割込みステータスにおけるシーケンス番号 変更割込みビットがセットされる。もし該シーケンス番号変更割込みがイネーブ ルされれば、前のシーケンス番号を備えたパケットに対するパケット制御ブロッ クのアドレスおよび割込みステータスをパケット再アセンブリ割込みキューに入 れることにより割込みが発生される。シーケンス番号の変更は中央処理装置１１ ０にその事象を記録させ、再アセンブリタイマを停止させかつ前記ハードウェア によって割当てられた資源をリクレームさせ関連するＰＣＢおよびデータバッフ ァを解除する。 前記パケット完了割込み１１４０は断片化されたデータパケットの全てのフラ グメントが受信されかつパケット完了割込みがイネーブルされたときに発生され る。これに応じて、中央処理装置は再アセンブリタイマを停止しかつ前に述べた 割込み処理において説明したようにアクノレッジメントの予定の指令にしたがっ て再アセンブルされたデータパケットの再送信を指令する。受信シーケンスウィ ンドウが全ての再送信されたパケットが受信された後に更新される。該パケット はさらに前記データパケット内に含まれるデスティネーション情報にしたがって 処理される。受信された最後のフラグメントはＮのフラグメントを有するデータ パケットのＮ番目のフラグメントである必要はないことに注意を要する。フラグ メントが最初に受信されたとき、パケット制御ブロックにおけるフラグメント受 信フィールドが増分される。フラグメント受信フィールドがフラグメ ントのカウントの合計数に等しい場合、かつパケット完了割込みがイネーブルさ れれば、前記パケット制御ブロックのアドレスおよび割込みステータスをパケッ ト再アセンブリ割込みキューに入れることによりパケット完了割込みが発生され る。 パケットスタート割込み１１５０は新しいデータパケットのフラグメントが最 初に受信されたときに、該フラグメントのフラグメント番号にかかわりなく、発 生される。その返しとして、システムプロセッサは再アセンブリタイマをセット し、該タイマの期間内に新しく受信されたデータパケットに関連する全てのフラ グメントが受信されなければならなず、さもなければ再アセンブリは中止させる 。もし前記パケットスタート割込みがイネーブルされれば、前記パケット制御ブ ロックのアドレスおよび割込みステータスをパケット再アセンブリ割込みキュー に入れることにより割込みが発生される。図８のパケット再アセンブリ制御構造 はフラグメントが完全に受信されかつパケット制御ブロックが更新されるまで割 込みを発生しないことに注意を要する。 本発明および図１３によれば、ＡＣＫ信号１２００の送信をスケジューリング するためにシステムプロセッサ１１０によって行なわれる各ステップを示すフロ ーチャートが与えられている。スタートブロック１３００から始まってて、フロ ーはブロック１３０２に進み、そこで図７のプロ トコルフィールドのＡＣＫすべきフレーム（Ｆｒａｍｅｓ ｔｏ ＡＣＫ）フィ ールド７８０が図９のＦＣＢ８４０のＡＣＫすべきフレームフィールド８４７へ とコピーされる。ブロック１３０４において、ポインタが図９のＦＣＢフィール ド８４８から問題の特定のデータパケットに関連する適切なＰＣＢ８１４〜８１ ８に与えられる。その後、ブロック１３０６において、システムプロセッサ１１ ０は次のＴＤＭＡフレームのスタート（すなわち、フレームスタート）を待機す る。ブロック１３０６においてフレームスタートを検出すると、フローはブロッ ク１３０８に進み、そこでＦＣＢに維持されているアクノレッジメント情報が引 き続くＴＤＭＡフレーム内の適切な時間の間に送信するためにＡＣＫ信号１２０ ０をフォーマットするためシステムプロセッサ１１０によって調べられる。この ため、ＰＣＢポインタ８４８によって識別されるＰＣＢ情報が指示されたＰＣＢ （８１４〜８１８）から図１２のＡＣＫ信号フォーマットへとコピーされる。そ の後、ブロック１３１０において、フォーマットされたＡＣＫ信号が処理のため に発信元装置へと送信し戻される。 ブロック１３１２において、ＡＣＫすべきフレームフィールド８４７が次にシ ステムプロセッサによって調べられそれが“１”の値を含むか否かが判定される 。ＡＣＫすべきフレームフィールド８４７が“１”より大きな値を含むものと仮 定すると、付加的なＡＣＫ信号をスケジューリン グしなければならない。したがって、フローはブロック１３１２からブロック１ ３１４に進み、そこでＡＣＫすべきフレームフィールド８４７がシステムプロセ ッサ１１０によって減分される。ブロック１３１４から、フローはブロック１３ ０６へと分岐し、そこでシステムプロセッサはポインタ８４８によって指示され る更新されたＰＣＢ情報をさらに他のＡＣＫ信号へとコピーする前にさらに他の フレームスタート指示を待機する。 このプロセスは最後のＡＣＫ信号が送信のために予定されるまで、すなわち、 ＡＣＫすべきフレームフィールドが１に等しくなるときまで続く。ブロック１３ １２により付加的なＡＣＫ信号の送信を必要としないものと判定された場合には 、元のデータパケットに関連する全てのシステム資源はブロック１３１６におい て付加的な使用のために解放することができる。ブロック１３１８において、元 のデータパケット３００に関連する全てのフラグメントが受信されかつアクノレ ッジされたか否かを判定するためにチェックが行なわれる。全てのフラグメント 化されたパケットが正しく受信されかつアクノレッジされたものと仮定すると、 システムプロセッサはブロック１３２０において元のデータパケットを構成する データをさらに処理するように導き、そうでない場合は、フローはブロック１３ ２２に進み、そこで図１１の割込み制御フィールドの次のフラグメント割込みビ ットがイネーブルされ、それによってシステ ムプロセッサは図１３に関連して説明したステップにしたがって前記再送信され たデータのために適切なＡＣＫ信号を再スケジューリングするため再送信された フラグメントの受信に応じて割込みを受けることができるようになる。 前に述べたように、送信装置は各々のＡＣＫ信号を受信しかつ処理する。もし いずれかのデータフラグメントがアクノレッジされないままになっていれば、発 信元装置は失なわれたものとして識別されたフラグメントを再送信するために付 加的な帯域幅資源を割当てるプロセスを行なう。再送信されたフラグメントが受 信装置に到達したとき、パケット再アセンブリ制御構造はシステムプロセッサ１ １０に割込みをかけるが、それは次のフラグメント割込みビットが前もってイネ ーブルされたからである。その後、プロセッサ１１０は元のデータパケットの再 構成を完了させるために受信された情報を処理し、ならびに前記再送信されたデ ータのアクノレッジを行なうためにさらに他のＡＣＫ信号１２００の送信をスケ ジューリングするように処理を進める。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハミルトン・アール リー，ジュニア アメリカ合衆国イリノイ州 60067、パラ タイン、スチュアート・レイン 430、 (72)発明者 ホワイト・リチャード イー アメリカ合衆国イリノイ州 60013、ケァ リー、ミルフォード・ストリート 980 (72)発明者 ロビンス・カレン アメリカ合衆国イリノイ州 60047、レイ ク・ズーリック、ノース・レイクウッド 23913、

Claims (1)

1. 【特許請求の範囲】 １．断片化されたデータパケットに関連する複数の断片化されたパケットの受 信をアクノレッジするためのパケットスイッチを有するパケット交換システムで あって、 前記複数の断片化されたパケットを受信するための受信機、 前記受信機に結合され、かつ制御メモリ論理を具備し、前記断片化されたデー タパケットを構成する全てのフラグメントが受信されたか否かを判定するための 前記パケットスイッチ、 前記制御メモリ論理に結合され、断片化されたパケットの有効な受信をアクノ レッジしかつ不適切に受信されまたは受信されない断片化されたパケットの再送 信を要求するための手段、 前記アクノレッジ手段に結合され、再送信要求の機能としてシステムプロセッ サの割込み信号をイネーブルするための手段、 前記イネーブル手段に結合され、再送信されたフラグメントの受信に応じて前 記割込み信号を介してシステム処理資源に割込みをかけるための手段、そして 前記システム処理資源に結合され、前記再送信された信号のアクノレッジメン トをスケジューリングするための手段、 を具備するパケット交換システム。 ２．パケットスイッチを有するパケット交換システムにおける、発信元からの 断片化されたデータパケットに関連する複数の断片化されたパケットの受信をア クノレッジする方法であって、 前記パケットスイッチにおいて、断片化されたデータパケットに関連する複数 の断片化されたパケットを受信する段階、 前記断片化されたデータパケットを構成する全ての断片化されたパケットが受 信されたか否かを判定する段階、 前記パケットスイッチが、各々の断片化されたパケットの受信をアクノレッジ しかつ不明瞭なまたは受信されない断片化されたパケットの再送信を要求する段 階、 前記パケットスイッチが、再送信要求の機能としてシステムプロセッサの割込 みビットをイネーブルする段階、 前記パケットスイッチが、再送信されたフラグメントの、前記パケットスイッ チにおける、受信に応じて前記割込み信号を介してシステムプロセッサに割込み を行なう段階、 前記システムプロセッサが前記再送信されたフラグメントの受信をアクノレッ ジするために前記発信元装置に伝達するためのアクノレッジメント信号の送信を スケジューリングする段階、 を具備する断片化されたデータパケットに関連する複数の断片化されたパケッ トの受信をアクノレッジする方法。 ３．さらに、 各々の受信されたパケットのフラグメントに対しデータバッファを割当てる段 階、 前記データバッファに受信されたパケットのデータ部分を格納する段階、そし て メモリ制御構造に前記データバッファへのポインタを格納する段階、 を具備する、請求２に記載の方法。 ４．不明瞭なまたは受信されない断片化されたパケットの再送信を要求する段 階はさらに受信されたパケットの制御情報の少なくとも一部を元のデータパケッ トを構成する全てのフラグメントに対するアクノレッジメントを送信するのに必 要とされるＴＤＭＡフレームの数を識別するために前記メモリ制御構造にコピー する段階を具備する、請求項２に記載の方法。 ５．パケットスイッチを有するパケット交換システムにおける、発信元からの かつ断片化されたデータパケットに関連する断片化されたパケットの受信をアク ノレッジする方法であって、 前記パケットスイッチにおいて、断片化されたデータパケットに関連する制御 およびデータ情報を含むパケットフラグメントを受信する段階、 前記制御情報の少なくともいくつかをメモリ論理構造にコピーする段階、 前記格納された制御情報の少なくともいくつかをアクノレッジメント信号にコ ピーする段階、 前記アクノレッジメント信号を処理のために前記発信元に送信する段階、 前記断片化されたデータパケットを構成する付加的なパケットのフラグメント をアクノレッジするために付加的なアクノレッジメント信号が必要であるか否か を判定する段階、 前記断片化されたデータパケットを構成する全てのフラグメントが適切に受信 されたか否かを判定する段階、 前記データパケットを構成する全てのフラグメントが適切に受信された場合に 元のデータパケットに関連する全てのフラグメントのデータ部分を処理する段階 、そして 前記断片化されたデータパケットを構成する全てのフラグメントが適切に受信 されなかった場合に再送信されるフラグメントの処理を可能にするためシステム プロセッサの割込みビットをイネーブルする段階、 を具備する断片化されたデータパケットに関連する断片化されたパケットの発 信元からの受信をアクノレッジする方法。