JPH0846092A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0846092A JPH0846092A JP17917894A JP17917894A JPH0846092A JP H0846092 A JPH0846092 A JP H0846092A JP 17917894 A JP17917894 A JP 17917894A JP 17917894 A JP17917894 A JP 17917894A JP H0846092 A JPH0846092 A JP H0846092A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- box
- conductive path
- gel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 基板１０と枠体２１、２２および２３とで成
る樹脂注入空間には、樹脂はいあがり防止の鍔が設けら
れるが、この鍔の裏面に気泡が入り込み信頼性を低下さ
せる問題がある。本願はこれを解決するものである。 【構成】 第１の手段（鍔）３０の少なくとも一部に、
これを分割するように下方に第２の手段（鍔）を設け、
鍔の側辺３２と３３の間から樹脂を注入しやすくする。
る樹脂注入空間には、樹脂はいあがり防止の鍔が設けら
れるが、この鍔の裏面に気泡が入り込み信頼性を低下さ
せる問題がある。本願はこれを解決するものである。 【構成】 第１の手段（鍔）３０の少なくとも一部に、
これを分割するように下方に第２の手段（鍔）を設け、
鍔の側辺３２と３３の間から樹脂を注入しやすくする。
Description
【０００１】
【産業上の利用分野】本発明は、混成集積回路装置に関
し、特に基板と箱状を成す枠体の一部に設けられた樹脂
はいあがり防止手段に関するものである。
し、特に基板と箱状を成す枠体の一部に設けられた樹脂
はいあがり防止手段に関するものである。
【０００２】
【従来の技術】一般に、混成集積回路装置は、半導体素
子等が固着され所定の回路を達成した基板と、この基板
と箱状を成す枠体とを有し、この箱を成す空間には、ま
ずシリコンゲルが注入され、その上には完全に固化され
るエポキシ樹脂が注入されている。ところが前記シリコ
ンゲルが前記空間の壁、つまり枠体の内壁をはいあがり
上部まで達すると、この上に注入されたエポキシ樹脂と
の界面が外部雰囲気へ露出する。一般にシリコンゲルと
エポキシ樹脂とは接着性が悪いためにこの界面から外部
雰囲気の湿気が浸入し、特性変化を発生させたり、部分
的にエポキシ樹脂の膜厚が薄くなる部分が生じてこのエ
ポキシ樹脂が割れる問題があった。
子等が固着され所定の回路を達成した基板と、この基板
と箱状を成す枠体とを有し、この箱を成す空間には、ま
ずシリコンゲルが注入され、その上には完全に固化され
るエポキシ樹脂が注入されている。ところが前記シリコ
ンゲルが前記空間の壁、つまり枠体の内壁をはいあがり
上部まで達すると、この上に注入されたエポキシ樹脂と
の界面が外部雰囲気へ露出する。一般にシリコンゲルと
エポキシ樹脂とは接着性が悪いためにこの界面から外部
雰囲気の湿気が浸入し、特性変化を発生させたり、部分
的にエポキシ樹脂の膜厚が薄くなる部分が生じてこのエ
ポキシ樹脂が割れる問題があった。
【０００３】そのために例えば特願平５−２８２５０６
号のような対策が施されていた。具体的には図６がそう
であり、主に半導体チップが搭載されている領域、リー
ドが固着されている領域の２領域に樹脂を充填するため
に、前記枠体（６０）は、第１の基板（５０）を横断す
る区画壁（６１）、（６２）、（６３）で複数の部屋を
作っている。まず区画壁（６１）は、半導体チップの搭
載領域とリードの固着領域を分離するものであり、区画
壁（６３）は、第１の基板のＬとＲで示す側辺と当接し
ている。また区画壁（６２）は、側辺Ｕと当接してい
る。従って半導体チップの搭載領域上の空間は、区画壁
（６１）、（６２）および第１の基板（５０）で構成さ
れ、樹脂が注入できるようになっている。
号のような対策が施されていた。具体的には図６がそう
であり、主に半導体チップが搭載されている領域、リー
ドが固着されている領域の２領域に樹脂を充填するため
に、前記枠体（６０）は、第１の基板（５０）を横断す
る区画壁（６１）、（６２）、（６３）で複数の部屋を
作っている。まず区画壁（６１）は、半導体チップの搭
載領域とリードの固着領域を分離するものであり、区画
壁（６３）は、第１の基板のＬとＲで示す側辺と当接し
ている。また区画壁（６２）は、側辺Ｕと当接してい
る。従って半導体チップの搭載領域上の空間は、区画壁
（６１）、（６２）および第１の基板（５０）で構成さ
れ、樹脂が注入できるようになっている。
【０００４】この空間（区画壁（６１）、（６２）およ
び基板（５０）で成る空間）には、歪みが半導体素子等
に加わらないようにシリコンゲルが充填され、その上に
エポキシ樹脂が充填されている。
び基板（５０）で成る空間）には、歪みが半導体素子等
に加わらないようにシリコンゲルが充填され、その上に
エポキシ樹脂が充填されている。
【０００５】
【発明が解決しようとする課題】前述したようにシリコ
ンゲルのはいあがり防止のために鍔（７０）が設けられ
ている。図６では鍔の開示がされていないので、本発明
の図面である図１を使って説明すると、一カ所下段にず
れている所を元に戻したものが従来となる。つまり空間
前周に渡って設けられていた。この区画壁と鍔の所の断
面図が図５であり、斜視図が図３である。×印でハッチ
ングした領域がシリコンゲルが注入される領域で、点で
ハッチングした領域がエポキシ樹脂が注入される領域で
ある。
ンゲルのはいあがり防止のために鍔（７０）が設けられ
ている。図６では鍔の開示がされていないので、本発明
の図面である図１を使って説明すると、一カ所下段にず
れている所を元に戻したものが従来となる。つまり空間
前周に渡って設けられていた。この区画壁と鍔の所の断
面図が図５であり、斜視図が図３である。×印でハッチ
ングした領域がシリコンゲルが注入される領域で、点で
ハッチングした領域がエポキシ樹脂が注入される領域で
ある。
【０００６】図番７１と７２で二段に成っており、図５
のようにゲル界面が図番７１の位置であれば、図番７２
の面が樹脂のはいあがり防止面となる。しかし前周に渡
り鍔（７０）が設けられているために、エポキシ樹脂の
注入時に鍔の底面に気泡（７３）が混入することがあ
り、この気泡により隙間ができて信頼性が低下する問題
があった。また気泡が混入したまま固化されると後の熱
処理等で気泡が破裂したりすることも考えられる。
のようにゲル界面が図番７１の位置であれば、図番７２
の面が樹脂のはいあがり防止面となる。しかし前周に渡
り鍔（７０）が設けられているために、エポキシ樹脂の
注入時に鍔の底面に気泡（７３）が混入することがあ
り、この気泡により隙間ができて信頼性が低下する問題
があった。また気泡が混入したまま固化されると後の熱
処理等で気泡が破裂したりすることも考えられる。
【０００７】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、ゲル状の樹脂とエポキシ樹脂の界面近傍で
あって、基板と枠体で形成される箱の前周に渡り鍔状の
樹脂はいあがり防止の第１の手段を設け、この第１の手
段の少なくとも一部に、この第１の手段の突出方向の途
中から若干下がった位置に鍔状の樹脂はいあがり防止の
第２の手段を設けることで解決するものである。
みて成され、ゲル状の樹脂とエポキシ樹脂の界面近傍で
あって、基板と枠体で形成される箱の前周に渡り鍔状の
樹脂はいあがり防止の第１の手段を設け、この第１の手
段の少なくとも一部に、この第１の手段の突出方向の途
中から若干下がった位置に鍔状の樹脂はいあがり防止の
第２の手段を設けることで解決するものである。
【０００８】第２としては、ゲル状の樹脂とエポキシ樹
脂の界面より若干上方で、基板と枠体で形成される箱の
若干下がった位置前周に渡り鍔状の樹脂はいあがり防止
の第１の手段を設け、この第１の手段を複数に分割する
ように、この第１の手段の突出方向の途中から若干下が
った位置に鍔状の樹脂はいあがり防止の第２の手段を設
けることで解決するものである。
脂の界面より若干上方で、基板と枠体で形成される箱の
若干下がった位置前周に渡り鍔状の樹脂はいあがり防止
の第１の手段を設け、この第１の手段を複数に分割する
ように、この第１の手段の突出方向の途中から若干下が
った位置に鍔状の樹脂はいあがり防止の第２の手段を設
けることで解決するものである。
【０００９】第３としては、第２の手段の少なくとも一
部をは、エポキシ樹脂の中に位置させることで解決する
ものである。
部をは、エポキシ樹脂の中に位置させることで解決する
ものである。
【００１０】
【作用】第１の手段は、図２のように、鍔状の第１の手
段の一部を下方に位置するように第２の手段を設ける
と、あたかも切断面のように見える第１の手段側面と第
２の手段の側面の間にスペースが生じ、矢印のような樹
脂の流れがこのスペースを介して第１の手段の底面に到
達する。従って鍔の裏面に樹脂が注入されやすくなり、
気泡の残留が抑止できる。
段の一部を下方に位置するように第２の手段を設ける
と、あたかも切断面のように見える第１の手段側面と第
２の手段の側面の間にスペースが生じ、矢印のような樹
脂の流れがこのスペースを介して第１の手段の底面に到
達する。従って鍔の裏面に樹脂が注入されやすくなり、
気泡の残留が抑止できる。
【００１１】第２の手段は、前記第２の手段を複数設
け、第１の手段を複数に分割することで、よりいっそう
の注入のし易さを達成し、気泡の残留が更に抑止でき
る。第３に第１の手段と第２の手段が凹凸状に形成され
るため、固化されるエポキシ樹脂に食い込ませることで
エポキシ樹脂の剥がれ防止や接着強度の向上を達成でき
る。
け、第１の手段を複数に分割することで、よりいっそう
の注入のし易さを達成し、気泡の残留が更に抑止でき
る。第３に第１の手段と第２の手段が凹凸状に形成され
るため、固化されるエポキシ樹脂に食い込ませることで
エポキシ樹脂の剥がれ防止や接着強度の向上を達成でき
る。
【００１２】
【実施例】以下に本発明の実施例を図１、図２および図
４を参照しながら説明する。図１は、本願の全体の構成
を説明するものであり、第２の手段（第２の鍔）が紙面
の都合上一つしか開示されていないが、実際は複数設け
てあり、好ましくは各辺に一つ以上設けてあるものであ
る。また図２および図４は、この第２の手段を具体的に
説明したものである。また図１は、基板が一枚で成って
いるが、図６のように二枚の基板で構成されていても良
い。
４を参照しながら説明する。図１は、本願の全体の構成
を説明するものであり、第２の手段（第２の鍔）が紙面
の都合上一つしか開示されていないが、実際は複数設け
てあり、好ましくは各辺に一つ以上設けてあるものであ
る。また図２および図４は、この第２の手段を具体的に
説明したものである。また図１は、基板が一枚で成って
いるが、図６のように二枚の基板で構成されていても良
い。
【００１３】まず絶縁処理した第１の基板（１０）は、
表面に導電路（１１）が形成され、この上に半導体チッ
プ（１２）や抵抗（１３）等が固着されている。ここで
第１の基板は、セラミック基板、絶縁樹脂基板例えばプ
リント基板または表面を絶縁処理した金属基板でもよ
い。ここではＡｌ基板の表面を陽極酸化した金属基板を
採用し、導電路（１１）の接着のために、ポリイミド等
の樹脂層を被着している。
表面に導電路（１１）が形成され、この上に半導体チッ
プ（１２）や抵抗（１３）等が固着されている。ここで
第１の基板は、セラミック基板、絶縁樹脂基板例えばプ
リント基板または表面を絶縁処理した金属基板でもよ
い。ここではＡｌ基板の表面を陽極酸化した金属基板を
採用し、導電路（１１）の接着のために、ポリイミド等
の樹脂層を被着している。
【００１４】当然半導体チップ（１２）は、ダイオー
ド，トランジスタチップおよびＬＳＩチップであり、そ
の他にトランスやコンデンサ等の部品も実装され、必要
によっては金属細線がワイヤーボンドされ所定の回路が
達成されている。またこの第１の基板（１０）の少なく
とも一側辺には、前記回路から延在されたリード接続端
子（１４）が複数個配列され、これらとリード（１５）
が電気的に接続されている。このリード（１５）は、接
続の都合上、Ｌ字型になっていても良い。
ド，トランジスタチップおよびＬＳＩチップであり、そ
の他にトランスやコンデンサ等の部品も実装され、必要
によっては金属細線がワイヤーボンドされ所定の回路が
達成されている。またこの第１の基板（１０）の少なく
とも一側辺には、前記回路から延在されたリード接続端
子（１４）が複数個配列され、これらとリード（１５）
が電気的に接続されている。このリード（１５）は、接
続の都合上、Ｌ字型になっていても良い。
【００１５】また図１では省略したが、図６のように前
記第１の絶縁性基板（５０）の下層に、放熱性やシャー
シーとの取りつけによる絶縁破壊を考慮して、第２の基
板（５１）が接着されていてもよい。つまり回路によっ
ては、半導体チップ（５３）に大電流が流れ、これによ
り発生する熱を外部に放出するために金属基板を採用し
ている。また基板（５０）に直接シャーシーを取りつけ
た際、基板（５０）を介して大電圧が印加されて内部の
半導体チップ等が破壊する問題があり、そのため本願
は、Ａｌ基板を陽極酸化して絶縁処理し、第１の基板同
様にポリイミド樹脂を被着したものを第２の基板（５
１）としている。これは、第１の基板（５０）のアース
配線と第１の基板（５０）の間に絶縁膜がサンドイッチ
されており、寄生容量を保持するため、エッチング等で
Ａｌ基板を露出させ、基板とアース配線を同電位として
容量を無くしているが、シャーシにノイズが加わると基
板（５０）、アース配線を介して半導体チップ等にノイ
ズがのるためである。
記第１の絶縁性基板（５０）の下層に、放熱性やシャー
シーとの取りつけによる絶縁破壊を考慮して、第２の基
板（５１）が接着されていてもよい。つまり回路によっ
ては、半導体チップ（５３）に大電流が流れ、これによ
り発生する熱を外部に放出するために金属基板を採用し
ている。また基板（５０）に直接シャーシーを取りつけ
た際、基板（５０）を介して大電圧が印加されて内部の
半導体チップ等が破壊する問題があり、そのため本願
は、Ａｌ基板を陽極酸化して絶縁処理し、第１の基板同
様にポリイミド樹脂を被着したものを第２の基板（５
１）としている。これは、第１の基板（５０）のアース
配線と第１の基板（５０）の間に絶縁膜がサンドイッチ
されており、寄生容量を保持するため、エッチング等で
Ａｌ基板を露出させ、基板とアース配線を同電位として
容量を無くしているが、シャーシにノイズが加わると基
板（５０）、アース配線を介して半導体チップ等にノイ
ズがのるためである。
【００１６】次に樹脂モールドするための枠体（２０）
を説明する。図１からも判るように主に半導体チップが
搭載されている領域、リードが固着されている領域の２
領域に樹脂を充填するために、前記枠体（２０）は、第
１の基板（１０）を横断する区画壁（２１）、（２
２）、（２３）で樹脂の注入空間を作っている。まず区
画壁（２１）は、半導体チップの搭載領域とリードの固
着領域を分離するものであり、区画壁（２３）は、第１
の基板のＬとＲで示す側辺と当接している。また区画壁
（２２）は、側辺Ｕと当接している。従って半導体チッ
プの搭載領域上の空間は区画壁（２１）、（２２）、
（２３）および第１の基板（１０）で構成され、上方か
らシリコンゲルおよびポリイミド等の樹脂が注入でき
る。
を説明する。図１からも判るように主に半導体チップが
搭載されている領域、リードが固着されている領域の２
領域に樹脂を充填するために、前記枠体（２０）は、第
１の基板（１０）を横断する区画壁（２１）、（２
２）、（２３）で樹脂の注入空間を作っている。まず区
画壁（２１）は、半導体チップの搭載領域とリードの固
着領域を分離するものであり、区画壁（２３）は、第１
の基板のＬとＲで示す側辺と当接している。また区画壁
（２２）は、側辺Ｕと当接している。従って半導体チッ
プの搭載領域上の空間は区画壁（２１）、（２２）、
（２３）および第１の基板（１０）で構成され、上方か
らシリコンゲルおよびポリイミド等の樹脂が注入でき
る。
【００１７】一方、リードの固着領域上の空間に樹脂が
封止される場合は、図６のように、基板（５０）、（５
１）、区画壁（６１）、（６３）および支持リード部材
（６４）、（６５）で構成されてもよい。ここではリー
ド支持部材（６４）は、枠体（６０）と一体整形されて
おり、基板（５０）を枠体（６０）に嵌合させる際の取
り付け易さから支持部材（６５）は、別体となってい
る。しかし支持部材（６５）は、（６４）と同様に一体
であってもよい。従って図１のハッチング領域の空間が
構成される。ここで支持部材（６５）は、第１の基板
（５０）の側辺Ｄに当接されても良い。
封止される場合は、図６のように、基板（５０）、（５
１）、区画壁（６１）、（６３）および支持リード部材
（６４）、（６５）で構成されてもよい。ここではリー
ド支持部材（６４）は、枠体（６０）と一体整形されて
おり、基板（５０）を枠体（６０）に嵌合させる際の取
り付け易さから支持部材（６５）は、別体となってい
る。しかし支持部材（６５）は、（６４）と同様に一体
であってもよい。従って図１のハッチング領域の空間が
構成される。ここで支持部材（６５）は、第１の基板
（５０）の側辺Ｄに当接されても良い。
【００１８】本発明の特徴は、区画壁（２１）、（２
２）、（２３）および第１の基板（１０）で構成される
樹脂注入空間にあり、区画壁上部から若干下がった位置
（図１は、ほぼ同寸であり、約１ミリ下がった前記空間
の内側前周）に樹脂はいあがり防止の第１の手段（３
０）（第１の鍔）を設け、この第１の手段を複数に分割
し且つ樹脂はいあがり防止の働きをする第２の手段（３
１）（第２の鍔）を設けることにある。
２）、（２３）および第１の基板（１０）で構成される
樹脂注入空間にあり、区画壁上部から若干下がった位置
（図１は、ほぼ同寸であり、約１ミリ下がった前記空間
の内側前周）に樹脂はいあがり防止の第１の手段（３
０）（第１の鍔）を設け、この第１の手段を複数に分割
し且つ樹脂はいあがり防止の働きをする第２の手段（３
１）（第２の鍔）を設けることにある。
【００１９】第１の手段（３０）は、図２のように、鍔
状の第１の手段の一部を下方に位置するように第２の手
段（３１）を設けると、あたかも切断面のように見える
第１の手段側面（３２）と第２の手段の側面（３３）の
間にスペースが生じ、矢印のような樹脂の流れがこのス
ペースを介して第１の手段（３０）の底面に到達する。
従って鍔の裏面に樹脂が注入されやすくなり、気泡の残
留が抑止できるようになる。
状の第１の手段の一部を下方に位置するように第２の手
段（３１）を設けると、あたかも切断面のように見える
第１の手段側面（３２）と第２の手段の側面（３３）の
間にスペースが生じ、矢印のような樹脂の流れがこのス
ペースを介して第１の手段（３０）の底面に到達する。
従って鍔の裏面に樹脂が注入されやすくなり、気泡の残
留が抑止できるようになる。
【００２０】第２の手段（３１）は、前記第２の手段を
複数設け、第１の手段（３０）を複数に分割すること
で、よりいっそうの注入のし易さを達成し、気泡の残留
が更に抑止できる。好ましくは、前記樹脂注入空間の４
側辺に少なくとも一個以上設けることが好ましく、図２
は、長い側辺に沿って２個以上設けたものである。図２
の段差（３４）は、やはりシリコンゲルのはいあがり防
止を行うもので、×印がシリコンゲルである。一般的に
はこのゲルをこの段差のコーナー部まで注入し、この上
にエポキシ樹脂が注入される。
複数設け、第１の手段（３０）を複数に分割すること
で、よりいっそうの注入のし易さを達成し、気泡の残留
が更に抑止できる。好ましくは、前記樹脂注入空間の４
側辺に少なくとも一個以上設けることが好ましく、図２
は、長い側辺に沿って２個以上設けたものである。図２
の段差（３４）は、やはりシリコンゲルのはいあがり防
止を行うもので、×印がシリコンゲルである。一般的に
はこのゲルをこの段差のコーナー部まで注入し、この上
にエポキシ樹脂が注入される。
【００２１】また第１の手段（３０）と第２の手段（３
１）が凹凸状に形成されるため、図４のように固化され
るエポキシ樹脂に食い込ませることでエポキシ樹脂の剥
がれ防止や接着強度の向上を達成できる。外部リード
（１５）の固着部の樹脂封止は、図６のリード支持手段
（６５）のように、面ＪおよびＩとで注入空間を形成
し、この空間にエポキシ樹脂を注入して形成している。
また図１の左上側辺にも、図面では省略したが外部リー
ドが形成され、やはり樹脂注入空間が形成され、モール
ドされている。
１）が凹凸状に形成されるため、図４のように固化され
るエポキシ樹脂に食い込ませることでエポキシ樹脂の剥
がれ防止や接着強度の向上を達成できる。外部リード
（１５）の固着部の樹脂封止は、図６のリード支持手段
（６５）のように、面ＪおよびＩとで注入空間を形成
し、この空間にエポキシ樹脂を注入して形成している。
また図１の左上側辺にも、図面では省略したが外部リー
ドが形成され、やはり樹脂注入空間が形成され、モール
ドされている。
【００２２】
【発明の効果】以上の説明からも明らかなように、半導
体素子や受動素子を封止する樹脂注入空間の内側前周に
渡り、樹脂はいあがり防止の第１の手段を設け、第１の
手段は、図２のように、鍔状の第１の手段の一部を下方
に位置するように第２の手段を設け、あたかも切断面の
ように見える第１の手段側面と第２の手段の側面の間に
スペースを設置し、矢印のような樹脂の流れをこのスペ
ースを介して第１の手段の底面へ向かわせる。従って鍔
の裏面に樹脂が注入されやすくなり、気泡の残留が抑止
できる。従って、気泡による外部雰囲気からの湿気の浸
入や破裂等を防止でき、信頼性を向上できる。
体素子や受動素子を封止する樹脂注入空間の内側前周に
渡り、樹脂はいあがり防止の第１の手段を設け、第１の
手段は、図２のように、鍔状の第１の手段の一部を下方
に位置するように第２の手段を設け、あたかも切断面の
ように見える第１の手段側面と第２の手段の側面の間に
スペースを設置し、矢印のような樹脂の流れをこのスペ
ースを介して第１の手段の底面へ向かわせる。従って鍔
の裏面に樹脂が注入されやすくなり、気泡の残留が抑止
できる。従って、気泡による外部雰囲気からの湿気の浸
入や破裂等を防止でき、信頼性を向上できる。
【００２３】また第２として、第２の手段を、前記第２
の手段を複数設け、第１の手段を複数に分割すること
で、よりいっそうの注入のし易さを達成でき、気泡の残
留が更に抑止できるので、更なる信頼性の向上を達成で
きる。。第３に第１の手段と第２の手段で凹凸形状が達
成されるために、固化されるエポキシ樹脂に食い込ませ
ることができ、エポキシ樹脂の剥がれ防止や接着強度の
向上を達成できる。
の手段を複数設け、第１の手段を複数に分割すること
で、よりいっそうの注入のし易さを達成でき、気泡の残
留が更に抑止できるので、更なる信頼性の向上を達成で
きる。。第３に第１の手段と第２の手段で凹凸形状が達
成されるために、固化されるエポキシ樹脂に食い込ませ
ることができ、エポキシ樹脂の剥がれ防止や接着強度の
向上を達成できる。
【図１】本発明の実施例を説明する斜視図である。
【図２】図１の第１の手段と第２の手段を説明する斜視
図である。
図である。
【図３】従来の構造を説明する図である。
【図４】図２の断面図である。
【図５】図３の断面図である。
【図６】従来の混成集積回路装置の斜視図である。
１０ 第１の基板 １１ 導電路 １２ 半導体チップ １４ 接続端子 １５ 外部リード ２０ 枠体 ２１ 区画壁 ２２ 区画壁 ２３ 区画壁 ３０ 第１の手段 ３１ 第２の手段
Claims (3)
- 【請求項１】 少なくとも表面が絶縁性を有する基板
と、この基板に形成された導電路およびこの導電路と電
気的に接続した導電パッドと、前記導電路または導電パ
ッドと電気的に接続し前記基板に固着された半導体素子
や受動素子と、前記基板の少なくとも１側辺に群として
配列されたリード接続端子と、このリード接続端子と電
気的に固着された外部リードと、前記基板の一部と一体
となって箱状を成す枠体と、前記箱の底面から途中まで
注入されたゲル状の樹脂と、このゲル状の樹脂表面から
前記箱の上部まで注入されたエポキシ樹脂とを有する混
成集積回路装置に於いて、 前記ゲル状の樹脂と前記エポキシ樹脂の界面近傍であっ
て、前記箱の前周に渡り鍔状の樹脂はいあがり防止の第
１の手段を設け、この第１の手段の少なくとも一部に、
この第１の手段の突出方向の途中から若干下がった位置
に鍔状の樹脂はいあがり防止の第２の手段を設けたこと
を特徴とした混成集積回路装置。 - 【請求項２】 少なくとも表面が絶縁性を有する基板
と、この基板に形成された導電路およびこの導電路と電
気的に接続した導電パッドと、前記導電路または導電か
パッドと電気的に接続し前記基板に固着された半導体素
子や受動素子と、前記基板の少なくとも１側辺に群とし
て配列されたリード接続端子と、このリード接続端子と
電気的に固着された外部リードと、前記外部リード群の
固着領域を除いた前記基板の前周を囲むように設けら
れ、この基板と一体となって箱状を成す枠体と、前記箱
の底面から途中まで注入されたゲル状の樹脂と、このゲ
ル状の樹脂表面から前記箱の上部まで注入されたエポキ
シ樹脂とを有する混成集積回路装置に於いて、 前記ゲル状の樹脂と前記エポキシ樹脂の界面より若干上
方で、前記箱の若干下がった位置前周に渡り鍔状の樹脂
はいあがり防止の第１の手段を設け、この第１の手段を
複数に分割するように、この第１の手段の突出方向の途
中から若干下がった位置に鍔状の樹脂はいあがり防止の
第２の手段を設けたことを特徴とした混成集積回路装
置。 - 【請求項３】 前記第２の手段の少なくとも一部は、前
記エポキシ樹脂の中に位置する請求項１または２記載の
混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17917894A JP2925935B2 (ja) | 1994-07-29 | 1994-07-29 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17917894A JP2925935B2 (ja) | 1994-07-29 | 1994-07-29 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846092A true JPH0846092A (ja) | 1996-02-16 |
| JP2925935B2 JP2925935B2 (ja) | 1999-07-28 |
Family
ID=16061305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17917894A Expired - Fee Related JP2925935B2 (ja) | 1994-07-29 | 1994-07-29 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2925935B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009019792A1 (ja) * | 2007-08-09 | 2009-02-12 | Panasonic Corporation | 回路モジュールおよびこれを用いた電子機器 |
-
1994
- 1994-07-29 JP JP17917894A patent/JP2925935B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009019792A1 (ja) * | 2007-08-09 | 2009-02-12 | Panasonic Corporation | 回路モジュールおよびこれを用いた電子機器 |
| JPWO2009019792A1 (ja) * | 2007-08-09 | 2010-10-28 | パナソニック株式会社 | 回路モジュールおよびこれを用いた電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2925935B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06209054A (ja) | 半導体装置 | |
| US7714232B2 (en) | Circuit device and method of manufacturing the same | |
| JP7158392B2 (ja) | パワー半導体モジュール | |
| JP2002076197A (ja) | 半導体装置用基板及び半導体装置 | |
| CN110914975B (zh) | 功率半导体模块 | |
| JP3764687B2 (ja) | 電力半導体装置及びその製造方法 | |
| JP2913247B2 (ja) | パワー半導体モジュール及び車両用インバータ装置 | |
| JP4098414B2 (ja) | 半導体装置 | |
| KR20050004007A (ko) | 반도체 장치 및 혼성 집적 회로 장치 | |
| JPH0846092A (ja) | 混成集積回路装置 | |
| JPH1187567A (ja) | 半導体装置 | |
| JP2846804B2 (ja) | 混成集積回路装置 | |
| JP3123917B2 (ja) | 混成集積回路装置 | |
| JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
| JP3036256B2 (ja) | 半導体装置 | |
| JP2999930B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2003229531A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH0864722A (ja) | 混成集積回路装置 | |
| JP3172437B2 (ja) | 混成集積回路装置 | |
| JP3754197B2 (ja) | 混成集積回路装置 | |
| JP3670863B2 (ja) | 半導体装置 | |
| JPH07135273A (ja) | 混成集積回路装置 | |
| JP3248117B2 (ja) | 半導体装置 | |
| JP2844586B2 (ja) | 半導体集積回路 | |
| JP4330293B2 (ja) | 電力用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080507 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100507 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110507 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120507 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130507 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130507 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |