JPH083941B2

JPH083941B2 - Ｐｃｍ装置

Info

Publication number: JPH083941B2
Application number: JP16084087A
Authority: JP
Inventors: 雅之石田; 和仁遠藤; 滋松井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-06-30
Filing date: 1987-06-30
Publication date: 1996-01-17
Anticipated expiration: 2011-01-17
Also published as: JPS647374A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、デイジタル信号を記録媒体に記録再生す
るPCM装置、特にそのメモリ制御回路に関するものであ
る。

〔従来の技術〕

以下、「DAT標準化の概要、電子情報通信学会誌Vol7
0,No.1（1987年１月号）」等で発表されている、DAT懇
談会で標準化されたデイジタル・オーデイオ・テープレ
コーダ（以後DATと呼ぶ）を例にとつてこの発明を説明
する。

第３図はDATのドラム（501）及びこのドラム（501）
に互いに180°の角度で取り付けられた磁気ヘツド（502
A），（502B）と磁気テープ（504）の関係を示す概略図
であり、磁気テープ（504）は2000r.p.mで回転するドラ
ム（501）に90°の巻き付け角で巻き付けられ、アジマ
ス角の異なる２個の磁気ヘツド（502A），（502B）によ
り第４図に示すように磁気テープ（504）の長手方向に
対して斜めに順次トラツクを形成するように記録され
る。

第４図は磁気テープ（504）上に記録した磁化パター
ンを示す概略図であり、図において（506）はテープ走
行方向、（507）はヘツド走査方向、（505A）は磁気ヘ
ツド（502A）で記録された磁化パターン、（505B）は磁
気ヘツド（502B）で記録された磁化パターンを示す。ま
た、Ｑは誤り訂正用の冗長信号、L,Rはチヤンネルを示
している。

第５図は１トラックに記録される信号を示す概略図で
ある。（511），（515）は付加情報（サブコードと呼
ぶ）を記録するサブコード領域であり、（512），（51
4）はサーボ用信号を記録するサーボ信号領域であり、
そして（513）はオーデイオ信号をデイジタル信号に変
換した信号（以後、オーデイオシンボルと呼ぶ）と誤り
訂正を行うための冗長信号（以後、チエツクシンボルと
呼ぶ）とを記録するPCM領域であり、各領域間及びトラ
ツク始端部、終端部には一定周波数を記録する領域が設
けており、合計196ブロツクで構成されている。

第６図はPCM領域（513）の１ブロツクの信号構成図で
あり、（520）はブロツク同期信号（Ｓ）、（521）はエ
ンフアシス、サンプリング周波数等のコントロール情報
（以後、IDと呼ぶ）、（522）はオーデイオシンボル及
びチエツクシンボル（PCM）が記録され、合計36シンボ
ル（１シンボル＝８ビツトのデイジタルデータ）が記録
されている。

第７図は磁気ヘツド（502A），（502B）で記録再生さ
れる信号を示す波形図であり、（523A）は磁気ヘツド
（502A）で記録再生される信号、（523B）は磁気ヘツド
（502B）で記録再生される信号であり、196ブロツク分
の信号がドラム（501）の90°回転期間（＝7.5msec）に
記録あるいは再生され、次の90°期間は無信号期間とな
つている。

第８図は従来のDATの信号処理回路を示すブロツク図
である。端子（601a），（601b）より入力された２チヤ
ンネルのアナログ信号は、ローパスフイルター（602）
に通され、AD変換器（603）によつてデイジタル信号に
変換された後にメモリ回路（604）へ一担貯わえられ
る。このメモリ回路（604）へ貯わえられた、ドラム１
回転期間に発生したオーデイオシンボルは第４図に示し
たように磁気ヘツド（502A），（502B）で記録されるデ
ータ群に２分割され（２トラツク完結インターリー
ブ）、１トラツクに記録されるオーデイオシンボルを単
位としてエンコーダ（606）で誤り訂正の符号化がなさ
れた後に次段の変換器（607）へ送られる。この変調器
（607）ではメモリ回路（604）から読み出された記録の
データを、シンボル（＝８ビツト）を単位に10ビツトに
変換する８−10変調を行つた後、同期信号付加回路（63
0）でブロツク同期信号（520）を付加し、次段の信号合
成回路（608）へ出力する。この信号合成回路（608）で
はサブコード領域、PCM領域以外の信号領域に記録する
信号を付加して第５図に示した196ブロツクの信号を出
力し、記録アンプ（609）を介して9.408MHzのチヤンネ
ルレートで端子（620）より出力して２個の磁気ヘツド
（502A），（502B）で記録する。アドレス制御回路（60
5）はメモリ回路（604）の書き込み読み出しアドレスを
制御するもので、第10図に示す信号を得るために時間軸
圧縮して読み出している。

次に第８図の再生側について説明する。磁気ヘツド
（502A），（502B）で再生された信号は端子（610）よ
り第７図に示した波形で入力され、再生アンプ（611）
で増幅された後、同期分離回路（631）で同期分離がな
され、分離されたデータは復調器（612）において10ビ
ツト単位で８ビツトに変換され、元のデイジタル信号に
もどされてメモリ回路（613）へ貯わえられる。このメ
モリ回路（613）へ貯わえられたPCM信号は１トラツクを
単位として誤り訂正がデコーダ（615）でなされ、訂正
処理された２トラツク分のオーデイオシンボルを単位と
してもとの発生順序にもどして次段のDA変換器（616）
へ送る。ここでアナログ信号に変換され、ローパスフイ
ルタ（617）を介して２チヤンネルの再生アナログ信号
が端子（619a），（619b）より出力される。

アドレス制御回路（614）は復調データの書き込み、
誤り訂正のためのデータの読み出し、書き込み及び時間
軸伸張してDA変換器（616）へ出力するデータの読み出
しを行うためのメモリ制御を行つている。クロツク生成
回路（618）はシステム全体の制御を行うためのクロツ
クを生成している。（630）はキースイツチ、（640）は
マイコンで構成されたシステムコントローラで、システ
ムのコントロール及びサブコード、IDの生成及び再生さ
れたサブコードの処理等を行つている。

第９図は記録側の信号処理を示すタイムチヤート図で
あり、（Ｈ）は記録開始を指示し、ドラム１回転（30ms
ec）ごとに発生する基準信号でクロツク生成回路（61
8）あるいはドラム（501）の制御を行うサーボ回路で生
成される信号である。（Ｉ）は記録信号、（Ｊ）はメモ
リ回路（604）を２分割した一方を示すメモリ第１領域
の処理内容、（Ｋ）はメモリ第２領域の処理内容を示
す。メモリ第１領域では、時刻t₀〜t₄の30msec期間中に
AD変換器（603）から出力されるオーデイオシンボルが
貯わえられる。時刻t₄〜t₅では符号化が行なわれ、時刻
t₅〜t₆では記録信号A₂に含まれるPCM信号の読み出しが
行なわれ、t₆〜t₇では再び符号化が行なわれ、t₇〜t₈で
は符号化を行なつたPCM信号の読み出しが行なわれる。
メモリ第２領域ではメモリ第１領域の信号処理を30msec
ずらせた信号処理が行なわれており、AD変換器（603）
から出力されるオーデイオシンボルの書き込み及び記録
信号の生成が２つのメモリを交互に切り換えて行なわれ
ている。

以上のように、オーデイオシンボルは無信号区間の90
°（7.5msec）内で誤り訂正の符号化がなされ記録され
る。またサブコードも同様に符号化して記録することが
できる。

第10図は１トラツク分のPCM領域に記録するデータを
示し、128ブロツク分のブロツク同期信号（520）を除い
たデータをメモリ回路（604）内のメモリに格納した時
のメモリ図である。ID用に384シンボル（３×128）、オ
ーデイオシンボル用に2912シンボル、チエツクシンボル
用に1184シンボルの計4480シンボルの領域を設けてあ
る。ここでサンプリング周波数F_s（kH_z）と１トラツク
に記録する１チヤンネル当りのオーデイオシンボル数Ｍ
とは次式を満たす。

２（シンボル）×F_s×10³（Hz）×60（sec）＝2000（r.p.m）×２（トラツク）×Ｍ ∴Ｍ＝30×F_s ……（１）（１）式より２チヤンネルのオーデイオ信号をF_s＝48kH
_zでデイジタル化して記録する場合、１トラツクには288
0シンボルのオーデイオ信号が記録され、F_s＝32kH_zでは
1920シンボルのオーデイオ信号が記録されることにな
る。上述したようにオーデイオシンボル用に2912シンボ
ル分の領域が用意されているがF_s＝48kH_zでは32シンボ
ル、F_s＝32kH_zでは992シンボル分の領域が空領域とな
る。この空領域は付加情報の記録として利用できるが、
利用しない場合は“0"を記録するようにDAT懇談会で標
準化されている。またIDも同様に使用しない領域は“0"
を記録するように標準化されている。更に図示しなかつ
たが、サブコード領域においても第６図と同様なブロツ
ク構成となつており、使用しない領域は“0"を記録する
ことになつている。

このような使用しない領域を“0"とする記録信号を生
成する手段として次のようなものが考えられる。

（１）キースイツチ（630）により記録の指示あるい
はF_sを変化させる指示が装置に与えられるとシステムコ
ントローラ（640）では、これを検出し、一定期間メモ
リクリアー指示信号をクロツク生成回路（618）に与え
る。クロツク生成回路（618）ではこの信号を受けメモ
リ（図示しない）の全領域に“0"が書き込まれるように
メモリ回路（604）及びアドレス制御回路（605）にクロ
ツクを与える。このように一担メモリ内の全領域を“0"
にした後に記録するデータをメモリに書き込んで記録が
開始される。

（２）またオーデイオ信号の記録中にサブコード領域
あるいはID領域内の使用する領域を変える場合は、メモ
リの全領域をクリアーすることができず、記録するサブ
コード情報と共に使用しない領域に記録するデータとし
て“0"をシステムコントローラ（640）からメモリ回路
（604）へ転送することにより、実現することができ
る。

〔発明が解決しようとする問題点〕

従来のDATにおける以上の方法の問題点として以下の
ものがあげられる。

（１）信号の記録中にF_sを変えた場合（例えば48KHz
から32KHzに変えた場合、音声信号が途切れ再生時に不
快感が生じる。

（２）システムコントローラ（640）としてマイコン
を使う場合、マイコンのソフトが複雑になる。

この発明は、上述したような問題点を解決するために
なされたもので、マイコンを用いることなく、自動的に
メモリがクリアされ、使用されない領域に“0"が記録さ
れるPCM装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係るPCM装置は、記録信号をメモリから１
シンボル単位で読み出した直後に、読み出した信号のメ
モリ領域に“0"を書き込むようにしたものである。

〔作用〕

この発明においては、メモリが自動的にクリアーされ
るので、マイコンによる複雑な制御は必要なく、回路の
IC化を行つた場合、使い易さの点で有利である。またF_s
を変化させても音切れが生じることはない。

〔実施例〕

以下、この発明の一実施例を添付図面について説明す
る。

第１図はこの発明の一実施例を示すブロツク図であ
り、図において（１）はメモリ回路（604A）内にあるメ
モリ、（２）は変調器（607A）内にあり、メモリ（１）
から出力された信号をストアするラツチ、（３）はメモ
リ回路（604A）内にあり、AD変換器（603）の出力と
“0"のいずれかを選択してメモリ（１）へ出力するセレ
クター、（４）はクロツク生成回路（618A）内にあり、
記録信号をメモリ（１）から読み出すための基準となる
クロツクを生成する記録用クロツク生成回路、（５）は
クロツク生成回路（618A）内で記録用クロツク生成回路
の出力側に接続され、メモリ（１）の書き込み又は読み
出しタイミングを生成するR/Wクロツク生成回路であ
る。なお、（１）及び（３）はメモリ回路（604A）の一
部を構成し同様に（４）及び（５）はクロツク生成回路
（618A）の一部を構成している。

次に、第１図に示した実施例の動作を、第２図のタイ
ムチヤート図に基づいて説明する。

第９図の期間t₁〜t₂あるいはt₃〜t₄のPCM領域に図示
のデータが記録される。アドレス制御回路（605）から
は第10図の横方向のブロツク番号を示す上位アドレス
（5d）と、縦方向の35シンボルのアドレスを指定する下
位アドレス（5c）がメモリ（１）へ出力されており、ｎ
ブロツク目の35シンボルを１ブロツクとして読み出した
後、順次ブロツク番号を更新して読み出し、128ブロツ
クのPCM領域に記録する信号読み出しを完了する。

第２図のタイムチヤート図は１ブロツク内の信号処理
タイミングを示したものである。図において、（4a）は
ブロツクの周期ごとに記録用クロツク生成回路（４）か
らアドレス制御回路（605）へ出力されるブロツククロ
ツク、（4b）はシンボル周期ごとに出力され、１ブロツ
クに36発出力されるシンボルクロツク、（4c）はシンボ
ルクロツク（A₁）を除く35発／ブロツクの読み出しシン
ボルクロツクであつて、記録用クロツク生成回路（４）
からR/Wクロツク生成回路（５）へ出力される。（5a）
はR/Wクロツク生成回路（５）からラツチ（２）へ出力
されるラツチクロツク、（5b）はR/Wクロツク生成回路
（５）からセレクター（３）へ出力されるその選択信
号、（5c）はメモリ（１）の下位アドレス、（5d）はメ
モリ（１）の上位アドレスを示す。１ブロツク内の動作
について説明すればまずブロツククロツク（4a）が出力
されると、アドレス制御回路（605）は上位アドレス（5
d）を１更新すると共に、下位アドレス（5c）をリセツ
トする。次に読み出しシンボルクロツク（4c）を入力と
してR/Wクロツク生成回路（５）は次の読み出しシンボ
ルクロツク（4c）が入力されるまでの期間にラツチクロ
ツク（5a）及びセレクター（３）の選択信号（5b）を生
成する。このラツチクロツク（5a）の立上りエツヂによ
り下位アドレス（5c）、上位アドレス（5d）で指定され
る、メモリ（１）領域内のデータはラツチ（２）にラツ
チされ、変調された後テープ上に記録される。一方、選
択信号（5b）により、“0"期間にセレクター（３）の入
力Ａが選択され、メモリ（１）のI/Qに“0"が入力され
る。この時アドレスはまだ更新されていない。選択信号
（5b）の“0"の期間と同一のタイミングで、R/Wクロツ
ク生成回路（５）からメモリ（１）へ書き込みクロツク
（5e）を加えることにより、既に読み出したメモリのス
ロツトは０となる。次に、選択信号（5b）の立上りエツ
ジで、下位アドレスを順次更新させて上述した動作を繰
り返すことにより、１トラツクの記録信号を読み出した
時点でメモリ（１）はクリアされている。

第９図において、メモリ第２領域に着目すると、期間
t₁〜t₂，t₃〜t₄に２トラツク分のメモリ領域がクリアー
され、時刻t₄にはメモリ第２領域の全領域が“0"とな
り、この領域に期間t₄〜t₈に新たな２トラツク分のデー
タが書き込まれるので、時刻t₄で例えばFsを48KHzから3
2KHzに変えても、空スロツトは“0"となつて記録され
る。

なお、上記実施例はIDのメモリ領域を各ブロツクに３
シンボル割り当てたが、ｍ回繰り返し記録を行う場合
は、1/mのメモリ容量を確保し、確保した領域に“0"を
書き込むことにより同様な効果が得られる。またメモリ
領域の一部、例えばオーデイオシンボル部のみ自動的に
この発明によりクリアし、他の部分はマイコン等で“0"
をデータとして書き込んでもマイコンの負担は軽減され
る。

上記実施例ではPCM領域について説明したが、サブコ
ード領域に関してもこの発明を適用することにより、同
一の効果が得られることは言うまでもない。また、F_s、
エンフアシス等オーデイオ信号に関する付加情報はドラ
ム１回転ごと、すなわち第９図のt₀，t₄に相当するタイ
ミングて切換えることにより、インターリーブを行う単
位時間分のデータごとに更新でき、切換え時の不快な雑
音をなくすことができる。

更に、上記実施例ではシンボルクロツク間に読み出し
シンボルクロツクとラツチクロツクをそれぞれ１発づつ
生成したが、ラツチクロツクが次のシンボルクロツクに
またがつてもブロツククロツクをずらすことにより同様
な動作が実現できる。

〔発明の効果〕

以上、詳述したように、この発明は、記録信号をメモ
リから読み出した直後に、読み出した信号のメモリ領域
に“0"を書き込むようにしたので、回路のIC化を行つた
場合、外部からマイコン等により強制的にメモリクリア
ー期間を生成する等の制御が不要となり、使い易いIC化
が行なえるという効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロツク図、第２図
は第１図の実施例の動作説明用タイムチヤート図、第３
図はDATのドラム及び磁気ヘツドと磁気テープの巻き付
けの関係を示す概略図、第４図は磁気テープ上に記録し
た磁化パターンを示す概略図、第５図は１トラツクの信
号構成を示す概略図、第６図はPCM領域の１ブロツクの
信号構成図、第７図は記録再生信号の波形図、第８図は
従来のDATの信号処理回路を示すブロツク図、第９図は
記録時の信号処理手順を示すタイムチヤート図、第10図
は１トラツク分のPCM領域に記録するデータを格納した
メモリ図である。（１）はメモリ、（２）はラツチ、（３）はセレクタ
ー、（４）は記録用クロツク生成回路、（５）はR/Wク
ロツク生成回路、（605）はアドレス制御回路である。なお、図中、同一符号は同一又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】ｎシンボルのデータ領域とｋシンボルの冗
長信号領域を少なくとも有するメモリを備え、入力され
たｍ（ｍ＜ｎ）シンボルのディジタル信号を一旦前記メ
モリのデータ領域に貯え、このデータ領域のｎシンボル
の信号に対し誤り訂正のための冗長信号をｋシンボル付
加した（ｎ＋ｋ）シンボルの信号を１トラックの信号と
して、回転ヘッドを用いて磁気テープ長手方向に対し、
斜めにトラックを形成するように記録する機能を有する
PCM装置において、前記メモリの読み出しおよび書き込みのためのアドレス
を生成するアドレス制御手段と、前記メモリから信号を
順次読み出すごとに、この読み出した信号が格納された
メモリ領域に所定値を書き込むための信号を生成する書
き込み信号生成手段と、前記メモリへ書き込むデータと
して入力ディジタル信号と前記所定値のいずれかを選択
して出力する選択手段であって、少なくとも前記書き込
み信号が出力されている時は前記所定値を出力する前記
選択手段とを備えたことを特徴とするPCM装置。