JPH0836840A - クロック生成回路 - Google Patents
クロック生成回路Info
- Publication number
- JPH0836840A JPH0836840A JP17459494A JP17459494A JPH0836840A JP H0836840 A JPH0836840 A JP H0836840A JP 17459494 A JP17459494 A JP 17459494A JP 17459494 A JP17459494 A JP 17459494A JP H0836840 A JPH0836840 A JP H0836840A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- window
- level
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 本発明は記録媒体からの再生信号に基づいて
クロックを生成するクロック生成回路に関し、ジッタの
ない安定したクロックを生成する。 【構成】 ウインドパルス生成手段４は、記録媒体１に
記録された２値化データの最低周波数に対応した出力信
号のピークレベルと最高周波数における最大ピークレベ
ルとの間に基準レベルを設定する基準レベル設定手段８
を具備してなる構成。
クロックを生成するクロック生成回路に関し、ジッタの
ない安定したクロックを生成する。 【構成】 ウインドパルス生成手段４は、記録媒体１に
記録された２値化データの最低周波数に対応した出力信
号のピークレベルと最高周波数における最大ピークレベ
ルとの間に基準レベルを設定する基準レベル設定手段８
を具備してなる構成。
Description
【０００１】
【産業上の利用分野】本発明はクロック生成回路に係
り、特に記録媒体からの再生信号に基づいてクロックを
生成するクロック生成回路に関する。
り、特に記録媒体からの再生信号に基づいてクロックを
生成するクロック生成回路に関する。
【０００２】例えば磁気ディスク装置等のディスク装置
のデータ再生時に使用されるクロックは再生データ処理
の要となるのもであり、クロック生成回路は非常に重要
である。しかし近年、ディスク媒体の小型化・高密度記
録化により、回転変動や再生信号の分解能の劣化が問題
となっている。そこで、これらを吸収できる安定したク
ロックを生成して再生データ処理を行うことが要望され
ている。
のデータ再生時に使用されるクロックは再生データ処理
の要となるのもであり、クロック生成回路は非常に重要
である。しかし近年、ディスク媒体の小型化・高密度記
録化により、回転変動や再生信号の分解能の劣化が問題
となっている。そこで、これらを吸収できる安定したク
ロックを生成して再生データ処理を行うことが要望され
ている。
【０００３】
【従来の技術】図６は従来の磁気ディスク装置における
ピーク検出方式によるクロック生成回路の一例を示す図
である。
ピーク検出方式によるクロック生成回路の一例を示す図
である。
【０００４】図６において、クロック生成回路１０は、
大略して再生信号処理回路１１とデータパルス生成回路
１７とＰＬＬ回路２１とから構成される。再生信号処理
回路１１は、増幅回路１２とＡＧＣ回路１３とイコライ
ザ（コサインイコライザ）回路１４とローパスフィルタ
１５とピーク検出回路１６とを縦続接続された構成とさ
れている。また、データパルス生成回路１７は、ローパ
スフィルタ１５出力端に対して並列に接続されたウイン
ドパルス生成回路１８及び微分回路１９と、ウインドパ
ルス生成回路１８及び微分回路１９の各出力端に入力端
を接続された単安定マルチバイブレータ２０とから構成
されている。そして、ＰＬＬ回路２１は、パルス比較器
２２とチャージポンプ回路２３と電圧制御発振器２４と
からなる周知の構成とされている。
大略して再生信号処理回路１１とデータパルス生成回路
１７とＰＬＬ回路２１とから構成される。再生信号処理
回路１１は、増幅回路１２とＡＧＣ回路１３とイコライ
ザ（コサインイコライザ）回路１４とローパスフィルタ
１５とピーク検出回路１６とを縦続接続された構成とさ
れている。また、データパルス生成回路１７は、ローパ
スフィルタ１５出力端に対して並列に接続されたウイン
ドパルス生成回路１８及び微分回路１９と、ウインドパ
ルス生成回路１８及び微分回路１９の各出力端に入力端
を接続された単安定マルチバイブレータ２０とから構成
されている。そして、ＰＬＬ回路２１は、パルス比較器
２２とチャージポンプ回路２３と電圧制御発振器２４と
からなる周知の構成とされている。
【０００５】ここで、図７はクロック生成回路１０の各
部の波形を示す図である。
部の波形を示す図である。
【０００６】磁気ディスクには、図７（Ａ）に示す記録
データａに応じた記録データパルスｂ（図７（Ｂ））の
立ち上がりエッジに同期して反転する記録電流ｃ（図７
（Ｃ））で記録が行われているものとする。
データａに応じた記録データパルスｂ（図７（Ｂ））の
立ち上がりエッジに同期して反転する記録電流ｃ（図７
（Ｃ））で記録が行われているものとする。
【０００７】磁気ヘッド２５は、磁気ディスクを再生し
て再生ＲＦ信号ｄ（図７（Ｄ））を出力する。磁気ヘッ
ド２５は等価的にインダクタンスと抵抗からなる微分回
路であるため、再生ＲＦ信号ｄは基本的には記録電流ｃ
のエッジに同期してピークが立つ波形となる。ただし、
“１”のビットが連続する部分の両側では図示の如くピ
ークシフトが起きる。
て再生ＲＦ信号ｄ（図７（Ｄ））を出力する。磁気ヘッ
ド２５は等価的にインダクタンスと抵抗からなる微分回
路であるため、再生ＲＦ信号ｄは基本的には記録電流ｃ
のエッジに同期してピークが立つ波形となる。ただし、
“１”のビットが連続する部分の両側では図示の如くピ
ークシフトが起きる。
【０００８】ここで、ピークシフトについて図８を参照
して説明する。図８において、縦軸は信号レベル、横軸
は時間を表す。図８は連続する“０”のビット中に
“１”のビットが２ビット連続した記録データを再生し
た場合の再生波形、すなわちダイビット波形を説明する
ための図である。図８（Ａ）の場合は隣接する各ビット
の間隔が広く記録密度が低い場合、図８（Ｂ）の場合は
隣接する各ビットの間隔が狭く記録密度が高い場合を示
している。
して説明する。図８において、縦軸は信号レベル、横軸
は時間を表す。図８は連続する“０”のビット中に
“１”のビットが２ビット連続した記録データを再生し
た場合の再生波形、すなわちダイビット波形を説明する
ための図である。図８（Ａ）の場合は隣接する各ビット
の間隔が広く記録密度が低い場合、図８（Ｂ）の場合は
隣接する各ビットの間隔が狭く記録密度が高い場合を示
している。
【０００９】図８（Ａ）において、最初の“１”のビッ
トを再生した再生孤立波形をＩで、次の“１”のビット
を再生した再生孤立波形をIIで示す。なお、再生孤立波
形Ｉ及びIIの半値幅Ｗ５０は４４ｎｓｅｃ、最高周波数
Ｆmax は１５．０ＭＨｚである。再生孤立波形Ｉ及びII
のピーク位置は各々の“１”のビットの位置と同じ位置
となっている。この記録データを再生した場合のダイビ
ット波形は再生孤立波形Ｉと再生孤立波形IIを重ね合わ
せたもの、すなわちIII で示す波形となる。
トを再生した再生孤立波形をＩで、次の“１”のビット
を再生した再生孤立波形をIIで示す。なお、再生孤立波
形Ｉ及びIIの半値幅Ｗ５０は４４ｎｓｅｃ、最高周波数
Ｆmax は１５．０ＭＨｚである。再生孤立波形Ｉ及びII
のピーク位置は各々の“１”のビットの位置と同じ位置
となっている。この記録データを再生した場合のダイビ
ット波形は再生孤立波形Ｉと再生孤立波形IIを重ね合わ
せたもの、すなわちIII で示す波形となる。
【００１０】ダイビット波形III のピーク位置は、図示
の如く、再生孤立波形Ｉ及びIIのピーク位置に対して隣
接する“０”のビットの方向にＳ1 だけシフトする。ま
た、ダイビット波形III のピークレベルは、図示の如
く、再生孤立波形Ｉ及びIIのピークレベルに対してＤ1
だけダウンする。
の如く、再生孤立波形Ｉ及びIIのピーク位置に対して隣
接する“０”のビットの方向にＳ1 だけシフトする。ま
た、ダイビット波形III のピークレベルは、図示の如
く、再生孤立波形Ｉ及びIIのピークレベルに対してＤ1
だけダウンする。
【００１１】次に、図８（Ｂ）において、最初の“１”
のビットを再生した再生孤立波形をIVで、次の“１”の
ビットを再生した再生孤立波形をＶで示す。なお、再生
孤立波形IV及びＶの半値幅Ｗ５０は４４ｎｓｅｃ、最高
周波数Ｆmax は２２．５ＭＨｚである。再生孤立波形IV
及びＶのピーク位置は各々の“１”のビットの位置と同
じ位置となっている。この記録データを再生した場合の
ダイビット波形は再生孤立波形IVと再生孤立波形Ｖを重
ね合わせたもの、すなわちVIで示す波形となる。
のビットを再生した再生孤立波形をIVで、次の“１”の
ビットを再生した再生孤立波形をＶで示す。なお、再生
孤立波形IV及びＶの半値幅Ｗ５０は４４ｎｓｅｃ、最高
周波数Ｆmax は２２．５ＭＨｚである。再生孤立波形IV
及びＶのピーク位置は各々の“１”のビットの位置と同
じ位置となっている。この記録データを再生した場合の
ダイビット波形は再生孤立波形IVと再生孤立波形Ｖを重
ね合わせたもの、すなわちVIで示す波形となる。
【００１２】ダイビット波形VIのピーク位置は、図示の
如く、再生孤立波形IV及びＶのピーク位置に対して隣接
する“０”のビットの方向にＳ2 だけシフトする。ま
た、ダイビット波形VIのピークレベルは、図示の如く、
再生孤立波形IV及びＶのピークレベルに対してＤ2 だけ
ダウンする。
如く、再生孤立波形IV及びＶのピーク位置に対して隣接
する“０”のビットの方向にＳ2 だけシフトする。ま
た、ダイビット波形VIのピークレベルは、図示の如く、
再生孤立波形IV及びＶのピークレベルに対してＤ2 だけ
ダウンする。
【００１３】ここで、明らかにＳ1 ＜Ｓ2 であり、Ｄ1
＜Ｄ2 である。すなわち、記録密度が高い場合のダイビ
ット波形VIは記録密度が低い場合のダイビット波形III
に比べて分解能が低下し、ピークシフト量が大きくな
り、ピークレベルダウン量も大きくなる。
＜Ｄ2 である。すなわち、記録密度が高い場合のダイビ
ット波形VIは記録密度が低い場合のダイビット波形III
に比べて分解能が低下し、ピークシフト量が大きくな
り、ピークレベルダウン量も大きくなる。
【００１４】図７に戻って説明するに、時刻ｔ3 以降は
スピンドルモータの回転変動（遅れ）の影響により記録
電流ｃのエッジに対して再生ＲＦ信号ｄのピークが遅れ
方向にずれている。
スピンドルモータの回転変動（遅れ）の影響により記録
電流ｃのエッジに対して再生ＲＦ信号ｄのピークが遅れ
方向にずれている。
【００１５】磁気ヘッド２２からの再生ＲＦ信号ｄは、
微小信号を所定レベルに増幅するための増幅回路１２、
磁気ディスクの特性や磁気ヘッドの追従特性等に起因す
る信号レベルの変動を抑えるためのＡＧＣ回路１３、波
形のスリミング成形をおこなって分解能を補償するため
のイコライザ回路１４、高域の雑音を除去するためのロ
ーパスフィルタ１５を順次通ることで図７（Ｅ）に示す
ＡＧＣ出力信号ｅとされてデータパルス生成回路１７に
供給される。イコライザ回路１４の重み係数が大きい場
合には、時刻ｔ1 及び時刻ｔ2 において、ＡＧＣ出力信
号ｅに記録データａの“１”のビットに対応しない疑似
ピークが生成する。
微小信号を所定レベルに増幅するための増幅回路１２、
磁気ディスクの特性や磁気ヘッドの追従特性等に起因す
る信号レベルの変動を抑えるためのＡＧＣ回路１３、波
形のスリミング成形をおこなって分解能を補償するため
のイコライザ回路１４、高域の雑音を除去するためのロ
ーパスフィルタ１５を順次通ることで図７（Ｅ）に示す
ＡＧＣ出力信号ｅとされてデータパルス生成回路１７に
供給される。イコライザ回路１４の重み係数が大きい場
合には、時刻ｔ1 及び時刻ｔ2 において、ＡＧＣ出力信
号ｅに記録データａの“１”のビットに対応しない疑似
ピークが生成する。
【００１６】なおピーク検出回路１６は、ローパスフィ
ルタ１５の出力のピーク値を検出し、このピーク値に応
じたＤＣ電圧をＡＧＣ回路１３に供給し、ＡＧＣ回路１
３はこのＤＣ電圧に基づいて出力レベルを制御する。す
なわち、ＡＧＣ回路１３はピークＡＧＣ回路である。
ルタ１５の出力のピーク値を検出し、このピーク値に応
じたＤＣ電圧をＡＧＣ回路１３に供給し、ＡＧＣ回路１
３はこのＤＣ電圧に基づいて出力レベルを制御する。す
なわち、ＡＧＣ回路１３はピークＡＧＣ回路である。
【００１７】ＡＧＣ出力信号ｅは、ウインドパルス生成
回路１８及び微分回路１９に入力される。ウインドパル
ス生成回路１８は、ＡＧＣ出力信号ｅが正の基準レベル
＋Ｖ ref 以上のときに正の所定レベルＶ+ となり、負の
基準レベル−Ｖref 以下のときに負の所定レベルＶ- と
なり、他の場合はグランドレベルとなるウインドパルス
ｆ（図７（Ｆ））を出力する。正の基準レベル＋Ｖref
と負の基準レベル−Ｖ ref は、絶対値が等しい一定の値
とされている。
回路１８及び微分回路１９に入力される。ウインドパル
ス生成回路１８は、ＡＧＣ出力信号ｅが正の基準レベル
＋Ｖ ref 以上のときに正の所定レベルＶ+ となり、負の
基準レベル−Ｖref 以下のときに負の所定レベルＶ- と
なり、他の場合はグランドレベルとなるウインドパルス
ｆ（図７（Ｆ））を出力する。正の基準レベル＋Ｖref
と負の基準レベル−Ｖ ref は、絶対値が等しい一定の値
とされている。
【００１８】微分回路１９は、ＡＧＣ出力信号ｅを微分
して微分波形ｇ（図７（Ｇ））を出力する。すなわち、
微分波形ｇはＡＧＣ出力信号ｅのゼロクロス点において
ピークが立つ波形となる。
して微分波形ｇ（図７（Ｇ））を出力する。すなわち、
微分波形ｇはＡＧＣ出力信号ｅのゼロクロス点において
ピークが立つ波形となる。
【００１９】単安定マルチバイブレータ２０にはウイン
ドパルスｆ及び微分波形ｇが入力されている。そして、
ウインドパルスｆが正の所定レベルＶ+ 又は負の所定レ
ベルＶ- のとき、すなわちウインドが開いているときに
微分波形ｇにゼロクロス点があると、ゼロクロス点に同
期して立ち上がる所定幅のローデータパルスｈ（図７
（Ｈ））を出力する。
ドパルスｆ及び微分波形ｇが入力されている。そして、
ウインドパルスｆが正の所定レベルＶ+ 又は負の所定レ
ベルＶ- のとき、すなわちウインドが開いているときに
微分波形ｇにゼロクロス点があると、ゼロクロス点に同
期して立ち上がる所定幅のローデータパルスｈ（図７
（Ｈ））を出力する。
【００２０】ローデータパルスｈはＰＬＬ回路２１に入
力され、ローデータパルスｈに基づいてローデータパル
スｈに同期した同期クロックｉ（図７（Ｉ））が生成出
力される。
力され、ローデータパルスｈに基づいてローデータパル
スｈに同期した同期クロックｉ（図７（Ｉ））が生成出
力される。
【００２１】さらに、ローデータパルスｈと同期クロッ
クｉを図示しないデータセパレータ３０に入力してロー
データパルスｈを同期クロックｉで打ち抜くことで再生
データ（図示せず）が得られる。
クｉを図示しないデータセパレータ３０に入力してロー
データパルスｈを同期クロックｉで打ち抜くことで再生
データ（図示せず）が得られる。
【００２２】次に、再生ＲＦ波形をレベル検出した場合
について図９を参照して説明する。
について図９を参照して説明する。
【００２３】図９において、図９（Ａ）は記録データ
ａ、図９（Ｂ）は磁気ヘッドからの再生ＲＦ信号ｄ、図
９（Ｃ）は同期クロックｉ、図９（Ｄ）は検出レベルｊ
である。図示の如く、同期クロックｉには再生ＲＦ信号
ｄのピーク位置付近でジッタが発生する。
ａ、図９（Ｂ）は磁気ヘッドからの再生ＲＦ信号ｄ、図
９（Ｃ）は同期クロックｉ、図９（Ｄ）は検出レベルｊ
である。図示の如く、同期クロックｉには再生ＲＦ信号
ｄのピーク位置付近でジッタが発生する。
【００２４】
【発明が解決しようとする課題】従来のピーク検出方式
によるクロック生成回路では、近年の高記録密度化によ
り“１”のビットが連続するところでは再生ＲＦ信号ｄ
がピークシフト及びピークレベルダウンを起こす。ピー
クシフトを起こすと記録データａが本来“１”のビット
でないところにローデータパルスｈがシフトして立つた
め同期クロックｉにジッタが発生して不安定となり、同
期はずれを起こしやすくなる。
によるクロック生成回路では、近年の高記録密度化によ
り“１”のビットが連続するところでは再生ＲＦ信号ｄ
がピークシフト及びピークレベルダウンを起こす。ピー
クシフトを起こすと記録データａが本来“１”のビット
でないところにローデータパルスｈがシフトして立つた
め同期クロックｉにジッタが発生して不安定となり、同
期はずれを起こしやすくなる。
【００２５】また、ピークレベルダウンを起こすと、イ
コライザをかけてＡＧＣ出力信号ｅのピークレベルを持
ち上げるのには限界があるため、ウインドパルスｆのウ
インドを開けるためには基準レベルを＋Ｖref ，−Ｖ
ref の値を小さくしなければならない。ところが、基準
レベル＋Ｖref ，−Ｖref の値を小さくすると、“０”
のビットが連続する途中に“１”のビットが１ビットだ
けあるところではイコライザのかけすぎでＡＧＣ出力信
号ｅに疑似ピークを生じてしまう。疑似ピークが基準レ
ベル＋Ｖref 以上であると（図７（Ｅ）時刻ｔ2 ）ウイ
ンドパルスｆのウインドが開くため、ローデータパルス
ｈには記録データａが本来“０”のビットであるところ
にパルスの湧き出しを生じ同期クロックｉにジッタが発
生して不安定となり、同期はずれを起こしやすくなる。
コライザをかけてＡＧＣ出力信号ｅのピークレベルを持
ち上げるのには限界があるため、ウインドパルスｆのウ
インドを開けるためには基準レベルを＋Ｖref ，−Ｖ
ref の値を小さくしなければならない。ところが、基準
レベル＋Ｖref ，−Ｖref の値を小さくすると、“０”
のビットが連続する途中に“１”のビットが１ビットだ
けあるところではイコライザのかけすぎでＡＧＣ出力信
号ｅに疑似ピークを生じてしまう。疑似ピークが基準レ
ベル＋Ｖref 以上であると（図７（Ｅ）時刻ｔ2 ）ウイ
ンドパルスｆのウインドが開くため、ローデータパルス
ｈには記録データａが本来“０”のビットであるところ
にパルスの湧き出しを生じ同期クロックｉにジッタが発
生して不安定となり、同期はずれを起こしやすくなる。
【００２６】同期クロックｉが同期はずれを起こすと、
それ以降のデータを全く再生できないという重大な問題
がある。
それ以降のデータを全く再生できないという重大な問題
がある。
【００２７】一方、再生ＲＦ波形をレベル検出した場合
には、再生ＲＦ信号ｄにジッタが発生するため、Ａ／Ｄ
変換後の検出レベルｊに誤差を生じる問題がある。
には、再生ＲＦ信号ｄにジッタが発生するため、Ａ／Ｄ
変換後の検出レベルｊに誤差を生じる問題がある。
【００２８】そこで本発明は、上記の問題を解決したク
ロック生成回路を提供することを目的とする。
ロック生成回路を提供することを目的とする。
【００２９】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明では図１の原理図の通り構成した。
めに、本発明では図１の原理図の通り構成した。
【００３０】すなわち、２値化データを記録されてなる
記録媒体１からのヘッド２出力に所定の信号処理を施す
再生信号処理手段３と、再生信号処理手段３からの出力
信号が第１及び第２の基準レベルに応じて第１又は第２
の所定レベルとなるウインドパルスを出力するウインド
パルス生成手段４と、出力信号を微分して微分波形を出
力する微分手段５と、ウインドパルスと微分波形に基づ
いて、ウインドパルスが所定レベルのときに微分波形の
ゼロクロス点で立ち上がるパルスを生成するパルス生成
手段６と、パルスに基づいて同期クロックを生成するク
ロック生成手段７とを具備したクロック生成回路におい
て、ウインドパルス生成手段４は、２値化データの最低
周波数に対応した出力信号のピークレベルと最高周波数
における最大ピークレベルとの間に基準レベルを設定す
る基準レベル設定手段８を具備してなる構成とした。
記録媒体１からのヘッド２出力に所定の信号処理を施す
再生信号処理手段３と、再生信号処理手段３からの出力
信号が第１及び第２の基準レベルに応じて第１又は第２
の所定レベルとなるウインドパルスを出力するウインド
パルス生成手段４と、出力信号を微分して微分波形を出
力する微分手段５と、ウインドパルスと微分波形に基づ
いて、ウインドパルスが所定レベルのときに微分波形の
ゼロクロス点で立ち上がるパルスを生成するパルス生成
手段６と、パルスに基づいて同期クロックを生成するク
ロック生成手段７とを具備したクロック生成回路におい
て、ウインドパルス生成手段４は、２値化データの最低
周波数に対応した出力信号のピークレベルと最高周波数
における最大ピークレベルとの間に基準レベルを設定す
る基準レベル設定手段８を具備してなる構成とした。
【００３１】
【作用】上記構成の本発明によれば、ウインドパルス生
成手段４は２値化データの最低周波数に対応した出力信
号のピークレベルと最高周波数における最大ピークレベ
ルとの間に基準レベルを設定するため、ウインドパルス
生成手段４が出力するウインドパルスは、出力信号のダ
イビット波形で第１又は第２の所定レベル以下となる
（すなわち、ウインドが開かない）ように作用する。
成手段４は２値化データの最低周波数に対応した出力信
号のピークレベルと最高周波数における最大ピークレベ
ルとの間に基準レベルを設定するため、ウインドパルス
生成手段４が出力するウインドパルスは、出力信号のダ
イビット波形で第１又は第２の所定レベル以下となる
（すなわち、ウインドが開かない）ように作用する。
【００３２】
【実施例】次に、図面を参照して本発明の実施例につい
て説明する。図２は本発明の一実施例の磁気ディスク装
置におけるピーク検出方式によるクロック生成回路を示
す図である。図２中、図６と同一構成部分には同一符号
を付してある。
て説明する。図２は本発明の一実施例の磁気ディスク装
置におけるピーク検出方式によるクロック生成回路を示
す図である。図２中、図６と同一構成部分には同一符号
を付してある。
【００３３】図２において、クロック生成回路１０ａ
は、大略して再生信号処理回路１１とパルス生成回路１
７ａとＰＬＬ回路２１とから構成される。再生信号処理
回路１１は、増幅回路１２とＡＧＣ回路１３とイコライ
ザ回路１４とローパスフィルタ１５とピーク検出回路１
６とを縦続接続された構成とされている。さらに、増幅
回路１２の出力端には、ＡＧＣ回路３１とイコライザ回
路３２とＡ／Ｄ変換器３３と最尤復調器３４とが縦続接
続されてなる復調回路３５が接続されている。
は、大略して再生信号処理回路１１とパルス生成回路１
７ａとＰＬＬ回路２１とから構成される。再生信号処理
回路１１は、増幅回路１２とＡＧＣ回路１３とイコライ
ザ回路１４とローパスフィルタ１５とピーク検出回路１
６とを縦続接続された構成とされている。さらに、増幅
回路１２の出力端には、ＡＧＣ回路３１とイコライザ回
路３２とＡ／Ｄ変換器３３と最尤復調器３４とが縦続接
続されてなる復調回路３５が接続されている。
【００３４】また、パルス生成回路１７ａは、ローパス
フィルタ１５出力端に対して並列に接続されたウインド
パルス生成回路２６及び微分回路１９と、ウインドパル
ス生成回路２６及び微分回路１９の各出力端に入力端を
接続された単安定マルチバイブレータ２０とから構成さ
れている。
フィルタ１５出力端に対して並列に接続されたウインド
パルス生成回路２６及び微分回路１９と、ウインドパル
ス生成回路２６及び微分回路１９の各出力端に入力端を
接続された単安定マルチバイブレータ２０とから構成さ
れている。
【００３５】ウインドパルス生成回路２６は図３に示す
構成とされている。
構成とされている。
【００３６】すなわち、ウインドパルス生成回路２６
は、全波整流回路２７と基準レベル設定回路２８とコン
パレータ２９とから構成されている。基準レベル設定回
路２８は、直流電源ＶCCとグランド間に直列に接続され
た抵抗Ｒ１及び可変抵抗Ｒ２と、半固定抵抗Ｒ２の可変
端子とグランド間に接続されたコンデンサＣとから構成
されている。
は、全波整流回路２７と基準レベル設定回路２８とコン
パレータ２９とから構成されている。基準レベル設定回
路２８は、直流電源ＶCCとグランド間に直列に接続され
た抵抗Ｒ１及び可変抵抗Ｒ２と、半固定抵抗Ｒ２の可変
端子とグランド間に接続されたコンデンサＣとから構成
されている。
【００３７】基準レベル設定回路２８は、固定抵抗Ｒ２
の値を可変端子により可変調整することで、コンパレー
タ２９に供給される基準電圧を任意に設定することがで
きるように構成されている。
の値を可変端子により可変調整することで、コンパレー
タ２９に供給される基準電圧を任意に設定することがで
きるように構成されている。
【００３８】そして、クロック生成手段に相当するＰＬ
Ｌ回路２１は、パルス比較器２２とチャージポンプ回路
２３と電圧制御発振器２４とからなる周知の構成とされ
ている。
Ｌ回路２１は、パルス比較器２２とチャージポンプ回路
２３と電圧制御発振器２４とからなる周知の構成とされ
ている。
【００３９】ここで、図４はクロック生成回路１０ａの
各部の波形を示す図である。
各部の波形を示す図である。
【００４０】磁気ディスクには、図４（Ａ）に示す記録
データａに応じた記録データパルスｂ（図４（Ｂ））の
立ち上がりエッジに同期して反転する記録電流ｃ（図４
（Ｃ））で記録が行われているものとする。記録データ
ａは２値化データに相当する。
データａに応じた記録データパルスｂ（図４（Ｂ））の
立ち上がりエッジに同期して反転する記録電流ｃ（図４
（Ｃ））で記録が行われているものとする。記録データ
ａは２値化データに相当する。
【００４１】磁気ヘッド２５は、この磁気ディスクを再
生して再生ＲＦ信号ｄ（図４（Ｄ））を出力する。磁気
ヘッド２５は等価的にインダクタンスと抵抗からなる微
分回路であるため、再生ＲＦ信号ｄは基本的には記録電
流ｃのエッジに同期してピークが立つ波形となる。ただ
し、“１”のビットが連続する部分の両側では前述した
如く時刻ｔ1 及び時刻ｔ2 においてピークシフトが起き
る。また、時刻ｔ3 以降はスピンドルモータの回転変動
（遅れ）の影響により記録電流ｃのエッジに対して再生
ＲＦ信号ｄのピークが遅れ方向にずれている。
生して再生ＲＦ信号ｄ（図４（Ｄ））を出力する。磁気
ヘッド２５は等価的にインダクタンスと抵抗からなる微
分回路であるため、再生ＲＦ信号ｄは基本的には記録電
流ｃのエッジに同期してピークが立つ波形となる。ただ
し、“１”のビットが連続する部分の両側では前述した
如く時刻ｔ1 及び時刻ｔ2 においてピークシフトが起き
る。また、時刻ｔ3 以降はスピンドルモータの回転変動
（遅れ）の影響により記録電流ｃのエッジに対して再生
ＲＦ信号ｄのピークが遅れ方向にずれている。
【００４２】磁気ヘッド２２からの再生ＲＦ信号ｄは、
微小信号を所定レベルに増幅するための増幅回路１２、
磁気ディスクの特性や磁気ヘッドの追従特性等に起因す
る信号レベルの変動を抑えるためのＡＧＣ回路１３、波
形のスリミング成形をおこなって分解能を補償するため
のイコライザ回路１４、高域の雑音を除去するためのロ
ーパスフィルタ１５を順次通ることで図４（Ｅ）に示す
ＡＧＣ出力信号ｅとされてパルス生成回路１７ａに供給
される。本実施例では、ＡＧＣ出力信号ｅに疑似ピーク
が出ない程度にイコライザ回路１４の重み係数は小さく
設定されている。
微小信号を所定レベルに増幅するための増幅回路１２、
磁気ディスクの特性や磁気ヘッドの追従特性等に起因す
る信号レベルの変動を抑えるためのＡＧＣ回路１３、波
形のスリミング成形をおこなって分解能を補償するため
のイコライザ回路１４、高域の雑音を除去するためのロ
ーパスフィルタ１５を順次通ることで図４（Ｅ）に示す
ＡＧＣ出力信号ｅとされてパルス生成回路１７ａに供給
される。本実施例では、ＡＧＣ出力信号ｅに疑似ピーク
が出ない程度にイコライザ回路１４の重み係数は小さく
設定されている。
【００４３】なおピーク検出回路１６は、ローパスフィ
ルタ１５の出力のピーク値を検出し、このピーク値に応
じたＤＣ電圧をＡＧＣ回路１３に供給し、ＡＧＣ回路１
３はこのＤＣ電圧に基づいて出力レベルを制御する。す
なわち、ＡＧＣ回路１３はピークＡＧＣ回路である。
ルタ１５の出力のピーク値を検出し、このピーク値に応
じたＤＣ電圧をＡＧＣ回路１３に供給し、ＡＧＣ回路１
３はこのＤＣ電圧に基づいて出力レベルを制御する。す
なわち、ＡＧＣ回路１３はピークＡＧＣ回路である。
【００４４】ＡＧＣ出力信号ｅは、ウインドパルス生成
回路２６及び微分回路１９に入力される。ウインドパル
ス生成回路２６は、ＡＧＣ出力信号ｅが正の基準レベル
＋Ｖ REF 以上のときに正の所定レベルＶ+ となり、負の
基準レベル−ＶREF 以下のときに負の所定レベルＶ- と
なり、他の場合はグランドレベルとなるウインドパルス
ｆ（図４（Ｆ））を出力する。
回路２６及び微分回路１９に入力される。ウインドパル
ス生成回路２６は、ＡＧＣ出力信号ｅが正の基準レベル
＋Ｖ REF 以上のときに正の所定レベルＶ+ となり、負の
基準レベル−ＶREF 以下のときに負の所定レベルＶ- と
なり、他の場合はグランドレベルとなるウインドパルス
ｆ（図４（Ｆ））を出力する。
【００４５】正の基準レベル＋ＶREF と負の基準レベル
−ＶREF は、前述した可変抵抗Ｒ２を調整することで、
記録データａの最低周波数に対応したＡＧＣ出力信号ｅ
のピークレベルと最高周波数に対応したダイビット波形
のピークレベルとの間に設定されている。
−ＶREF は、前述した可変抵抗Ｒ２を調整することで、
記録データａの最低周波数に対応したＡＧＣ出力信号ｅ
のピークレベルと最高周波数に対応したダイビット波形
のピークレベルとの間に設定されている。
【００４６】微分回路１９は、ＡＧＣ出力信号ｅを微分
して微分波形ｇ（図４（Ｇ））を出力する。すなわち、
微分波形ｇはＡＧＣ出力信号ｅのゼロクロス点において
ピークが立つ波形となる。
して微分波形ｇ（図４（Ｇ））を出力する。すなわち、
微分波形ｇはＡＧＣ出力信号ｅのゼロクロス点において
ピークが立つ波形となる。
【００４７】単安定マルチバイブレータ２０にはウイン
ドパルスｆ及び微分波形ｇが入力されている。そして、
ウインドパルスｆが正の所定レベルＶ+ 又は負の所定レ
ベルＶ- のとき、すなわちウインドが開いているときに
微分波形ｇにゼロクロス点があると、ゼロクロス点に同
期して立ち上がる所定幅のローデータパルスｈ（図４
（Ｈ））を出力する。
ドパルスｆ及び微分波形ｇが入力されている。そして、
ウインドパルスｆが正の所定レベルＶ+ 又は負の所定レ
ベルＶ- のとき、すなわちウインドが開いているときに
微分波形ｇにゼロクロス点があると、ゼロクロス点に同
期して立ち上がる所定幅のローデータパルスｈ（図４
（Ｈ））を出力する。
【００４８】負の基準レベル−ＶREF はダイビット波形
の最大ピークレベル以下に設定されているため、時刻ｔ
1 から時刻ｔ2 の間はウインドは開かない。このため、
本実施例では“１”のビットが連続する部分でピークシ
フトを起こしていても記録データａが本来“１”のビッ
トのところにローデータパルスｈが立つことがなくな
る。
の最大ピークレベル以下に設定されているため、時刻ｔ
1 から時刻ｔ2 の間はウインドは開かない。このため、
本実施例では“１”のビットが連続する部分でピークシ
フトを起こしていても記録データａが本来“１”のビッ
トのところにローデータパルスｈが立つことがなくな
る。
【００４９】ローデータパルスｈはＰＬＬ回路２１に入
力され、ローデータパルスｈに基づいてローデータパル
スｈに同期した同期クロックｉ（図４（Ｉ））が生成出
力される。このとき、一部の期間（時刻ｔ1 ，ｔ2 間）
でローデータパルスｈに欠けがあっても、ＰＲＭＬ方式
でクロックを生成しているので、問題なく同期クロック
ｉを生成することができる。
力され、ローデータパルスｈに基づいてローデータパル
スｈに同期した同期クロックｉ（図４（Ｉ））が生成出
力される。このとき、一部の期間（時刻ｔ1 ，ｔ2 間）
でローデータパルスｈに欠けがあっても、ＰＲＭＬ方式
でクロックを生成しているので、問題なく同期クロック
ｉを生成することができる。
【００５０】さらに、ローデータパルスｈと同期クロッ
クｉを図示しないデータ判別器に入力してローデータパ
ルスｈを同期クロックｉで打ち抜くことで再生データ
（図示せず）が得られる。
クｉを図示しないデータ判別器に入力してローデータパ
ルスｈを同期クロックｉで打ち抜くことで再生データ
（図示せず）が得られる。
【００５１】上記した通り本実施例によれば、“１”の
ビットが連続する部分でピークシフトを起こしていても
本来“１”のビットのところにローデータパルスｈが立
つことがなく同期クロックｉにジッタが生じないので安
定した同期クロックｉを得ることができる。
ビットが連続する部分でピークシフトを起こしていても
本来“１”のビットのところにローデータパルスｈが立
つことがなく同期クロックｉにジッタが生じないので安
定した同期クロックｉを得ることができる。
【００５２】また、イコライザ回路１４の設定によりＡ
ＧＣ出力信号ｅに疑似ピークが生じることがない。した
がって、疑似ピークによってウインドが開いてローデー
タパルスｈに記録データａが本来“０”のビットである
ところにパルスの湧き出しを生じることがないため、同
期クロックｉにジッタが生じないので安定した同期クロ
ックｉを得ることができる。この結果、同期はずれを起
こすこともない。
ＧＣ出力信号ｅに疑似ピークが生じることがない。した
がって、疑似ピークによってウインドが開いてローデー
タパルスｈに記録データａが本来“０”のビットである
ところにパルスの湧き出しを生じることがないため、同
期クロックｉにジッタが生じないので安定した同期クロ
ックｉを得ることができる。この結果、同期はずれを起
こすこともない。
【００５３】さらに、同期クロックｉは時刻ｔ3 以降の
回転変動には追従した安定したクロックとなる。
回転変動には追従した安定したクロックとなる。
【００５４】このように本実施例によれば、ウインドパ
ルスｆはＡＧＣ出力信号ｅのダイビット波形によっては
ウインドが開かないように基準レベル＋ＶREF ，−Ｖ
REF が設定されるため、高記録密度で低分解能の出力信
号しか得られずにピークシフトしていても、パルス生成
回路１７ａは記録されている記録データａに対してピー
クシフトしていないローデータパルスｈを生成すること
ができる。基準レベル＋ＶREF ，−ＶREF の設定は、製
品の出荷前に行われる。
ルスｆはＡＧＣ出力信号ｅのダイビット波形によっては
ウインドが開かないように基準レベル＋ＶREF ，−Ｖ
REF が設定されるため、高記録密度で低分解能の出力信
号しか得られずにピークシフトしていても、パルス生成
回路１７ａは記録されている記録データａに対してピー
クシフトしていないローデータパルスｈを生成すること
ができる。基準レベル＋ＶREF ，−ＶREF の設定は、製
品の出荷前に行われる。
【００５５】ＰＬＬ回路２１は上記の通りに得られたロ
ーデータパルスｈに基づいてジッタのない安定した同期
クロックを生成することができる。したがって、低Ｓ／
Ｎで低分解能のＡＧＣ出力信号ｅからでも十分に低エラ
ーレートのデータを得ることができる。
ーデータパルスｈに基づいてジッタのない安定した同期
クロックを生成することができる。したがって、低Ｓ／
Ｎで低分解能のＡＧＣ出力信号ｅからでも十分に低エラ
ーレートのデータを得ることができる。
【００５６】なお、本実施例ではピーク検出方式のクロ
ック生成回路について説明したが、ＰＲＭＬ（Ｐａｒｔ
ｉａｌ Ｒｅｓｐｏｎｃｅ Ｍａｘｉｍｕｍ ｌｉｋｅ
ｌｉｈｏｏｄ）方式等、データの復号はピーク検出方式
以外のデータ再生方式によるクロック生成回路による場
合も、信号のサンプリングおよび復調のためのクロック
を生成する回路として有効である。
ック生成回路について説明したが、ＰＲＭＬ（Ｐａｒｔ
ｉａｌ Ｒｅｓｐｏｎｃｅ Ｍａｘｉｍｕｍ ｌｉｋｅ
ｌｉｈｏｏｄ）方式等、データの復号はピーク検出方式
以外のデータ再生方式によるクロック生成回路による場
合も、信号のサンプリングおよび復調のためのクロック
を生成する回路として有効である。
【００５７】ここで、本発明回路により再生ＲＦ波形を
レベル検出した場合について図５を参照して説明する。
レベル検出した場合について図５を参照して説明する。
【００５８】図５において、図５（Ａ）は記録データ
ａ、図５（Ｂ）は磁気ヘッドからの再生ＲＦ信号ｄ、図
５（Ｃ）は同期クロックｉ、図５（Ｄ）は図２のＡ／Ｄ
変換器の出力信号とされる検出レベルｊである。図示の
如く、同期クロックｉはジッタを含まないため、検出レ
ベルｊに検出誤差を生じることがない。
ａ、図５（Ｂ）は磁気ヘッドからの再生ＲＦ信号ｄ、図
５（Ｃ）は同期クロックｉ、図５（Ｄ）は図２のＡ／Ｄ
変換器の出力信号とされる検出レベルｊである。図示の
如く、同期クロックｉはジッタを含まないため、検出レ
ベルｊに検出誤差を生じることがない。
【００５９】なお、本実施例では磁気ディスク装置のク
ロック生成回路について説明したが、光ディスク装置あ
るいは光磁気ディスク装置や磁気テープ装置、フロッピ
ィディスク装置にも適用することが考えられる。
ロック生成回路について説明したが、光ディスク装置あ
るいは光磁気ディスク装置や磁気テープ装置、フロッピ
ィディスク装置にも適用することが考えられる。
【００６０】
【発明の効果】上述の如く本発明によれば、ウインドパ
ルスは出力信号のダイビット波形によってウインドが開
かないように基準レベルが設定されるため、高記録密度
で低分解能の出力信号しか得られずにピークシフトして
いても、パルス生成手段は記録されている２値化データ
に対してピークシフトしていないパルスを生成すること
ができ、クロック生成手段はジッタのない安定した同期
クロックを生成することができる。したがって、低Ｓ／
Ｎで低分解能の出力信号からでも十分に低エラーレート
のデータを得ることができる特長がある。
ルスは出力信号のダイビット波形によってウインドが開
かないように基準レベルが設定されるため、高記録密度
で低分解能の出力信号しか得られずにピークシフトして
いても、パルス生成手段は記録されている２値化データ
に対してピークシフトしていないパルスを生成すること
ができ、クロック生成手段はジッタのない安定した同期
クロックを生成することができる。したがって、低Ｓ／
Ｎで低分解能の出力信号からでも十分に低エラーレート
のデータを得ることができる特長がある。
【図１】本発明の原理図である。
【図２】本発明の一実施例を示す図である。
【図３】ウインドパルス生成回路２６を示す図である。
【図４】クロック生成回路１０ａの各部の波形を示す図
である。
である。
【図５】本発明のレベル検出した場合を示す図である。
【図６】従来のクロック生成回路の一例を示す図であ
る。
る。
【図７】クロック生成回路１０の各部の波形を示す図で
ある。
ある。
【図８】ピークシフトを説明する図である。
【図９】従来のレベル検出した場合を示す図である。
３ 再生信号処理手段 ４ ウインドパルス生成手段 ５ 微分手段 ６ パルス生成手段 ７ クロック生成手段 ８ 基準レベル設定手段 １０，１０ａ クロック生成回路 １１ 再生信号処理回路 １７ データパルス生成回路 １７ａ パルス生成回路 １８，２６ ウインドパルス生成回路 １９ 微分回路 ２０ 単安定マルチバイブレータ ２１ ＰＬＬ回路 ２７ 全波整流回路 ２８ 基準レベル設定回路 ２９ コンパレータ Ｒ２ 可変抵抗
Claims (2)
- 【請求項１】 ２値化データを記録されてなる記録媒体
からのヘッド出力に所定の信号処理を施す再生信号処理
手段と、 該再生信号処理手段からの出力信号が第１及び第２の基
準レベルに応じて第１又は第２の所定レベルとなるウイ
ンドパルスを出力するウインドパルス生成手段と、 該出力信号を微分して微分波形を出力する微分手段と、 該ウインドパルスと該微分波形に基づいて、該ウインド
パルスが該所定レベルのときに該微分波形のゼロクロス
点で立ち上がるパルスを生成するパルス生成手段と、 該パルスに基づいて同期クロックを生成するクロック生
成手段とを具備したクロック生成回路において、 前記ウインドパルス生成手段は、前記２値化データの最
低周波数に対応した前記出力信号のピークレベルと最高
周波数における最大ピークレベルとの間に前記基準レベ
ルを設定する基準レベル設定手段を具備してなることを
特徴とするクロック生成回路。 - 【請求項２】 前記ウインドパルス生成手段は、前記再
生信号処理手段からの前記出力信号を入力されて全波整
流する全波整流手段と、直流電圧を可変して前記基準レ
ベルを可変設定する前記基準レベル設定手段と、該全波
整流手段からの整流信号を前記基準レベル設定手段から
の前記基準レベルと比較して前記ウインドパルスを出力
する比較手段とよりなることを特徴とする請求項１記載
のクロック生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17459494A JPH0836840A (ja) | 1994-07-26 | 1994-07-26 | クロック生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17459494A JPH0836840A (ja) | 1994-07-26 | 1994-07-26 | クロック生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0836840A true JPH0836840A (ja) | 1996-02-06 |
Family
ID=15981306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17459494A Withdrawn JPH0836840A (ja) | 1994-07-26 | 1994-07-26 | クロック生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0836840A (ja) |
-
1994
- 1994-07-26 JP JP17459494A patent/JPH0836840A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1180110A (en) | Automatic threshold tracking system | |
| KR0136773B1 (ko) | 디지틀 자기 기록 시스템에 사용되는 판독 채널 검출기 | |
| JP4031559B2 (ja) | 入力信号の自動利得制御のための自動利得制御回路 | |
| EP0586236B1 (en) | Clock generators for magnetic disk drives | |
| JP4187811B2 (ja) | サンプル・フィルタ装置 | |
| JP3046515B2 (ja) | 光情報記録再生装置の再生回路 | |
| JP4183783B2 (ja) | サンプル時間フィルタ装置 | |
| JP3245925B2 (ja) | デジタルｐｌｌ回路 | |
| JPH0773598A (ja) | タイミング抽出回路とこれを用いた記録再生装置 | |
| US5940021A (en) | Apparatus and method for measuring a characteristic pulse width for a data channel in a data handling device | |
| US6654413B2 (en) | Phase synchronization method for extended partial response, and phase synchronization circuit and read channel circuit using this method | |
| JPH0836840A (ja) | クロック生成回路 | |
| Raghavan et al. | On feed-forward and feedback timing recovery for digital magnetic recording systems | |
| KR940003664B1 (ko) | 디지틀 신호 검출장치 | |
| JP3411711B2 (ja) | ディジタルデータ再生装置 | |
| US5751506A (en) | Digital information reproducing apparatus using partial response detection method including quadruple processing | |
| JPH10326465A (ja) | ディジタル記録再生装置 | |
| US5467232A (en) | Magnetic recording and reproducing method using phase discrimination and apparatus therefor | |
| US5490181A (en) | Timing recovering apparatus having window periods determined by period of clock signal | |
| JP3824204B2 (ja) | 情報再生装置 | |
| JPH07296524A (ja) | デイジタルデータ再生装置 | |
| JP2522028B2 (ja) | 垂直磁気記録再生等化方式 | |
| JP3308649B2 (ja) | 情報再生装置 | |
| JPH0982028A (ja) | データ再生回路 | |
| JPS6243246B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |