JPH08339972A - Manufacture of thin film transistor and liquid crystal display using it - Google Patents
Manufacture of thin film transistor and liquid crystal display using itInfo
- Publication number
- JPH08339972A JPH08339972A JP7147091A JP14709195A JPH08339972A JP H08339972 A JPH08339972 A JP H08339972A JP 7147091 A JP7147091 A JP 7147091A JP 14709195 A JP14709195 A JP 14709195A JP H08339972 A JPH08339972 A JP H08339972A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin film
- film transistor
- active layer
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は薄膜半導体装置に係り、
特に、液晶ディスプレイを駆動する薄膜トランジスタの
製造方法と構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film semiconductor device,
In particular, it relates to a method and structure for manufacturing a thin film transistor for driving a liquid crystal display.
【０００２】[0002]
【従来の技術】一般に、逆スタガ型薄膜トランジスタの
能動層を多結晶化するためのレーザ照射法は、文献（ "
J.Appl.Phys.73(7), 3271(1993)"）に記載されているよ
うに能動層に直接レーザを照射するか、あるいは、特開
昭60−245124号公報に記載されているように、能動層上
のＳｉＯ2 等の透明絶縁膜を通して能動層に照射してい
る。2. Description of the Related Art Generally, a laser irradiation method for polycrystallizing an active layer of an inverted stagger type thin film transistor is described in a literature ("
73 (7), 3271 (1993) ") or by directly irradiating the active layer with a laser, or as described in JP-A-60-245124. Further, the active layer is irradiated through a transparent insulating film such as SiO 2 on the active layer.
【０００３】[0003]
【発明が解決しようとする課題】従来の逆スタガ型の薄
膜トランジスタは、動作速度増加の目的で、能動層を多
結晶化するために非晶質半導体にレーザを照射してい
る。能動層にレーザを直接照射する場合、膜中の水素の
突沸もしくは急速加熱，急速冷却により表面は荒れ、結
晶品質も低下する。これを防止するためレーザ照射前に
基板加熱をして脱水素すると液晶ディスプレイの画素の
駆動素子として使用されるレーザを照射しない非晶質薄
膜トランジスタの特性が劣化する問題がある。又、透明
絶縁膜を通してレーザを能動層に照射する場合、十分に
結晶化するには、薄い能動層を用いる必要がある。この
場合、ソース，ドレイン電極形成にはオーミックコンタ
クト層を能動層上で選択的にエッチングする技術の確立
が必要となる。In a conventional inverted staggered thin film transistor, an amorphous semiconductor is irradiated with a laser in order to polycrystallize an active layer for the purpose of increasing the operation speed. When the active layer is directly irradiated with laser, the surface of the film becomes rough due to bumping of hydrogen in the film, rapid heating, or rapid cooling, and the crystal quality also deteriorates. To prevent this, if the substrate is heated and dehydrogenated before laser irradiation, there is a problem that the characteristics of the amorphous thin film transistor that is not irradiated with laser used as a driving element of a pixel of a liquid crystal display deteriorates. Further, when the active layer is irradiated with a laser through the transparent insulating film, it is necessary to use a thin active layer for sufficient crystallization. In this case, in order to form the source and drain electrodes, it is necessary to establish a technique for selectively etching the ohmic contact layer on the active layer.
【０００４】本発明の目的は、レーザ照射時の能動層の
表面荒れとそれに伴う結晶品質の劣化を防止し、高特性
をもつ多結晶薄膜トランジスタの製造方法を提供するこ
とにある。An object of the present invention is to provide a method of manufacturing a polycrystalline thin film transistor having high characteristics, which prevents surface roughness of an active layer and its accompanying deterioration of crystal quality during laser irradiation.
【０００５】[0005]
【課題を解決するための手段】上記課題を解決するため
の本発明の特徴は、ゲート絶縁膜と接した半導体上にそ
れよりレーザに対する光吸収係数の小さくかつ融点の高
い半導体を積層してレーザを照射することである。A feature of the present invention for solving the above-mentioned problems is that a semiconductor is stacked on a semiconductor in contact with a gate insulating film and has a smaller light absorption coefficient for the laser and a higher melting point. Is to irradiate.
【０００６】[0006]
【作用】上記手段に従えば、レーザ照射時にエネルギは
上層の吸収係数の小さい半導体ではほとんど吸収され
ず、下層の半導体で吸収され下層は加熱され溶融する。
そして、上層は溶融しないので下層が凝固するときその
形状は上層を反映したものとなり、表面荒れの防止が可
能となる。According to the above-mentioned means, the energy during laser irradiation is hardly absorbed by the semiconductor having a small absorption coefficient in the upper layer, but is absorbed by the semiconductor in the lower layer and the lower layer is heated and melted.
Since the upper layer does not melt, when the lower layer solidifies, its shape reflects that of the upper layer, and it becomes possible to prevent surface roughness.
【０００７】[0007]
【実施例】以下、本発明の実施例につき図面を参照しな
がら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【０００８】図１は本発明の一実施例における薄膜トラ
ンジスタの製造工程を示す断面図である。まず（ａ）に
示すように、ガラス基板１上にＣｒを１２００Åスパッ
タリング法で堆積しパターニングしてゲート電極２を形
成する。そして、プラズマＣＶＤ法でそれぞれ原料ガス
ＳｉＨ4，ＮＨ3，Ｎ2 を用いて３５００Åのゲート絶縁
膜である窒化シリコン膜３，ＳｉＨ4，Ｈ2を用いて２０
０〜６００Åの能動層となる非晶質シリコン膜４、同じ
くＳｉＨ4，Ｈ2 を用いてＨ2大希釈条件で２０〜１００
Åの微結晶シリコン膜５を連続堆積する。次に真空中で
２２０ｍＪ/cm2のＸｅＣｌエキシマレーザを照射し非晶
質シリコン膜４を結晶化し多結晶シリコン膜６を形成す
る。この時、微結晶シリコン膜５の膜厚を１００Åと
し、レーザに対する光吸収係数を１×１０5cm-1程度と
非晶質シリコンの１×１０6cm-1より小さく形成すれ
ば、レーザを１０％程度しか吸収せず、かつその融点は
非晶質シリコン膜４より高いので、その形状は変化せ
ず、多結晶シリコン６の表面荒れは減少する。次いで微
結晶シリコン膜５表面の自然酸化膜を弗酸系水溶液で除
去した後、ＳｉＨ4，Ｈ2を用いて１６００〜２０００Å
のエッチングストッパ層となる非晶質シリコン膜７，Ｓ
ｉＨ4，Ｈ2，ＰＨ3 を用いてｎ型の非晶質シリコン８を
連続堆積した後８の表面にクロムシリサイド（ＣｒＳ
ｉ）９を形成する。そして、３から９の膜をパターニン
グして島状にする。ついで、スパッタリング法により２
８００ÅのＩＴＯ（Indium Tin Oxide）１０を堆積す
る。次に、（ｂ）に示すように、レジスト１１を塗布し
た後フォトリソグラフィによりソース，ドレイン電極を
形成するための所定の形に形成する。そして（ｃ）に示
すように、ＩＴＯ１０を臭酸でウェットエッチングして
除去しソース，ドレイン電極１２，１３を形成する。次
いでＢＣｌ3 を用いたドライエッチング法でｎ型の非晶
質シリコン８を除去しオーミックコンタクト層１４を形
成し薄膜トランジスタが完成する。FIG. 1 is a sectional view showing a manufacturing process of a thin film transistor in one embodiment of the present invention. First, as shown in (a), Cr is deposited on the glass substrate 1 by a 1200Å sputtering method and patterned to form the gate electrode 2. Then, the source gas SiH 4 , NH 3 , and N 2 are respectively used in the plasma CVD method, and the silicon nitride film 3, SiH 4 , and H 2 which is a gate insulating film of 3500 Å are used, respectively.
Amorphous silicon film 4 which becomes an active layer of 0 to 600 Å, and 20 to 100 under the condition of large dilution of H 2 using SiH 4 and H 2 as well.
The Å microcrystalline silicon film 5 is continuously deposited. Next, 220 mJ / cm 2 of XeCl excimer laser is irradiated in vacuum to crystallize the amorphous silicon film 4 to form a polycrystalline silicon film 6. At this time, if the thickness of the microcrystalline silicon film 5 is 100 Å and the light absorption coefficient for the laser is about 1 × 10 5 cm −1, which is smaller than 1 × 10 6 cm −1 of amorphous silicon, the laser is Since it absorbs only about 10% and its melting point is higher than that of the amorphous silicon film 4, its shape does not change and the surface roughness of the polycrystalline silicon 6 is reduced. Then, the natural oxide film on the surface of the microcrystalline silicon film 5 is removed with a hydrofluoric acid-based aqueous solution, and then SiH 4 and H 2 are used to remove the impurities in the range 1600 to 2000
Of the amorphous silicon film 7, S which will become the etching stopper layer of
After continuously depositing n-type amorphous silicon 8 using iH 4 , H 2 and PH 3 , chromium silicide (CrS
i) Form 9. Then, the films 3 to 9 are patterned into islands. Then, 2 by sputtering method
800Å ITO (Indium Tin Oxide) 10 is deposited. Next, as shown in (b), a resist 11 is applied and then formed into a predetermined shape for forming source and drain electrodes by photolithography. Then, as shown in (c), the ITO 10 is removed by wet etching with bromic acid to form source and drain electrodes 12 and 13. Then, the n-type amorphous silicon 8 is removed by the dry etching method using BCl 3 to form the ohmic contact layer 14 to complete the thin film transistor.
【０００９】実施例によれば、レーザ照射時に非晶質シ
リコン膜４をそれよりレーザに対する光吸収係数の小さ
くかつ融点の大きい微結晶シリコン膜５で被覆している
ので、多結晶シリコン６の形成に伴う表面荒れ及び表面
荒れに伴う結晶品質の劣化を防止できる。そして、図２
のゲート電圧−ドレイン電流特性が示すように、非晶質
シリコンに直接レーザ照射して製造した従来の多結晶薄
膜トランジスタと比較して、高いオン電流，低いオフ電
流の高特性なトランジスタを製造できる。また、表面荒
れがなくなることで微結晶シリコン膜５と非晶質シリコ
ン膜７とのコンタクト特性が良好となりその抵抗が低下
しさらにオン電流が向上する。According to the embodiment, since the amorphous silicon film 4 is covered with the microcrystalline silicon film 5 having a smaller light absorption coefficient for the laser and a larger melting point during the laser irradiation, the polycrystalline silicon 6 is formed. It is possible to prevent the surface quality from being deteriorated and the crystal quality from being deteriorated due to the surface roughness. And FIG.
As shown by the gate voltage-drain current characteristics, it is possible to manufacture a high-performance transistor having a high on-current and a low off-current as compared with a conventional polycrystalline thin film transistor manufactured by directly irradiating amorphous silicon with a laser. Further, since the surface roughness is eliminated, the contact characteristics between the microcrystalline silicon film 5 and the amorphous silicon film 7 are improved, the resistance thereof is decreased, and the on-current is further improved.
【００１０】なお、レーザ照射により多結晶化される能
動層は特に非晶質シリコンに限定されるものでなく、レ
ーザ照射により結晶化し導電性が高くなる半導体であれ
ば特にその種類を選ばない。例えば、非晶質ゲルマを２
００〜６００Å堆積し、上述の実施例と同様に微結晶シ
リコンを堆積した後、レーザを照射すれば、非晶質ゲル
マは非晶質シリコンよりレーザに対する光吸収係数は大
きく融点は低いので、レーザのエネルギを低減でき、よ
り低いプロセス温度でトランジスタを製造できる。さら
に、レーザ照射時に下層半導体を被覆する膜は微結晶シ
リコンに限定されるものでなく、下層半導体より小さい
レーザに対する光吸収係数，高い融点、そして導電性の
高い半導体膜であれば特にその種類を選ばない。例え
ば、微結晶のシリコンカーバイド（ＳｉＣ）であれば、
融点は非晶質シリコンより高く、光吸収係数は微結晶シ
リコンより低いので、非晶質シリコンをより低いレーザ
エネルギで結晶化でき、レーザによる能動層へのダメー
ジを小さくできる。また、エッチングストッパ層も導電
性の高い半導体膜であれば非晶質シリコンに限定される
ものでない。例えば、エッチングストッパ層がシリコン
やゲルマ等の非晶質半導体であればトランジスタのオフ
電流を低減でき、微結晶半導体であればオーミックコン
タクト層とのコンタクト抵抗の低減によりオン電流を増
加できる。このように、エッチングストッパ層を設ける
ことでｎ型半導体を能動層である真性半導体上で選択的
にエッチングする技術の確立をしなくてもオーミックコ
ンタクト層の形成が可能となる。The active layer polycrystallized by laser irradiation is not particularly limited to amorphous silicon, and any kind of semiconductor may be selected as long as it is a semiconductor which is crystallized by laser irradiation and has high conductivity. For example, 2 amorphous germanium
When laser is irradiated after depositing 00-600Å and depositing microcrystalline silicon in the same manner as in the above-described embodiment, amorphous germanium has a larger light absorption coefficient for laser than amorphous silicon and has a lower melting point. Energy can be reduced, and a transistor can be manufactured at a lower process temperature. Further, the film that covers the lower layer semiconductor at the time of laser irradiation is not limited to microcrystalline silicon, and if the semiconductor film is smaller than the lower layer semiconductor in terms of light absorption coefficient, high melting point, and high conductivity, the type of the film is particularly limited. Not selected. For example, in the case of microcrystalline silicon carbide (SiC),
Since the melting point is higher than that of amorphous silicon and the light absorption coefficient is lower than that of microcrystalline silicon, amorphous silicon can be crystallized with lower laser energy, and damage to the active layer by laser can be reduced. The etching stopper layer is not limited to amorphous silicon as long as it is a semiconductor film having high conductivity. For example, if the etching stopper layer is an amorphous semiconductor such as silicon or germanium, the off-current of the transistor can be reduced, and if it is a microcrystalline semiconductor, the on-current can be increased by reducing the contact resistance with the ohmic contact layer. As described above, by providing the etching stopper layer, the ohmic contact layer can be formed without establishing the technique of selectively etching the n-type semiconductor on the intrinsic semiconductor which is the active layer.
【００１１】また、レーザ照射時に非晶質シリコン膜４
を被覆する膜を厚く付けエッチングストッパ層を兼用さ
せることも可能である。例えば、３０８ｎｍのＸｅＣｌ
エキシマレーザ光に対する吸収係数が１×１０5cm-1 の
微結晶シリコンを非晶質シリコン膜４の上に１００ｎｍ
堆積させＸｅＣｌエキシマレーザを照射するとレーザ光
の微結晶シリコン層の透過率は３６.７％ であるためレ
ーザのパワーを十分に上げれば下層は多結晶化する。こ
の方式では非晶質シリコンと微結晶シリコンを連続成膜
するため、レーザ照射に際して大気開放しても非晶質／
微結晶界面が自然酸化されず、界面のコンタクト抵抗が
増加することなくオン電流の高い高性能な薄膜トランジ
スタを製造できる。ここで、非晶質シリコン膜４を被覆
する膜は微結晶シリコンに限定されるものでなく、非晶
質シリコンより小さいレーザに対する光吸収係数，高い
融点，そして導電性の高い半導体膜であれば特にその種
類を選ばない。Further, the amorphous silicon film 4 is irradiated during laser irradiation.
It is also possible to increase the thickness of the film for coating and also serve as the etching stopper layer. For example, 308 nm XeCl
100 nm of microcrystalline silicon having an absorption coefficient of 1 × 10 5 cm −1 for excimer laser light is deposited on the amorphous silicon film 4.
When deposited and irradiated with a XeCl excimer laser, the transmittance of the microcrystalline silicon layer for laser light is 36.7%, so if the laser power is sufficiently increased, the lower layer becomes polycrystal. In this method, amorphous silicon and microcrystalline silicon are continuously formed, so even if the atmosphere is opened during laser irradiation,
It is possible to manufacture a high-performance thin film transistor with a high on-current without causing the microcrystalline interface to be naturally oxidized and increasing the contact resistance of the interface. Here, the film covering the amorphous silicon film 4 is not limited to microcrystalline silicon, and may be any semiconductor film having a light absorption coefficient for laser smaller than amorphous silicon, a high melting point, and a high conductivity. The type is not particularly selected.
【００１２】なお、本実施例ではトランジスタの構造を
クロムシリサイド９から窒化シリコン膜３まで一括して
島状にパターニングしたものとしているが、本発明は特
にこの構造に限定されるものではない。例えば、クロム
シリサイド９から非晶質シリコン４までを一括して島上
にパターニングした構造のトランジスタにももちろん適
用できる。In this embodiment, the structure of the transistor is formed by patterning the chromium silicide 9 to the silicon nitride film 3 in an island pattern at a time, but the present invention is not limited to this structure. For example, it is of course applicable to a transistor having a structure in which chromium silicide 9 to amorphous silicon 4 are collectively patterned on an island.
【００１３】次に、本発明をＣＨＰ（channel passivat
ed）構造の薄膜トランジスタの製造方法に適用した第二
実施例について説明する。図３は本発明を適用したＣＨ
Ｐ構造の薄膜トランジスタの製造工程を示す断面図であ
る。まず（ａ）に示すように、ガラス基板１上にＣｒを
１２００Åスパッタリング法で堆積しパターニングして
ゲート電極２を形成する。そして、プラズマＣＶＤ法で
それぞれ原料ガスＳｉＨ4，ＮＨ3，Ｎ2 を用いて３５０
０Åのゲート絶縁膜である窒化シリコン膜３，Ｓｉ
Ｈ4，Ｈ2を用いて２００〜６００Åの能動層となる非晶
質シリコン膜４，ＳｉＨ4，Ｈ2を用いてＨ2 大希釈条件
で２０〜１００Åの微結晶シリコン膜５，同じくＳｉＨ
4，ＮＨ3，Ｎ2 を用いて２０００Åのエッチングストッ
パ層である窒化シリコン膜１５を連続堆積する。次に真
空中で２２０ｍＪ／cm2 のＸｅＣｌエキシマレーザを照
射し非晶質シリコン膜４を結晶化し多結晶シリコン膜６
を形成する。この時、エッチングストッパ層１５はレー
ザをほとんど吸収せず、微結晶シリコン５も膜質及び膜
厚を第一実施例と同様にすれば、レーザを１０％程度し
か吸収せず、かつ二層とも融点は非晶質シリコン４より
高いので、その形状は変化しない。そして、多結晶シリ
コンの表面荒れは上層に二層ある効果でエッチングスト
ッパ層一層だけの場合より減少する。次いで、エンチン
グストッパ層１５をフッ酸系水溶液を用いてパターニン
グして島状にする。次いで、ＳｉＨ4，Ｈ2，ＰＨ3を用
いてｎ型の非晶質シリコン８を連続堆積した後８の表面
にクロムシリサイド（ＣｒＳｉ）９を形成する。そし
て、３から９の膜をパターニングして島状にする。つい
で、スパッタリング法により２８００ÅのＩＴＯ（Indi
umTin Oxide)１０を堆積する。次に、（ｂ）に示すよう
にレジスト１１を塗布した後フォトリソグラフィーによ
りソース，ドレイン電極を形成するための所定の形に形
成する。そして（ｃ）に示すようにＩＴＯ１０を臭酸で
ウェットエッチングして除去しソース，ドレイン電極１
２，１３を形成する。次いでＢＣｌ3 を用いたドライエ
ッチング法でｎ型の非晶質シリコン８を除去しオーミッ
クコンタクト層１４を形成し薄膜トランジスタが完成す
る。Next, the present invention will be described with reference to CHP ( ch annel p assivat
A second embodiment applied to a method of manufacturing a thin film transistor having an ed) structure will be described. FIG. 3 shows a CH to which the present invention is applied.
It is sectional drawing which shows the manufacturing process of the thin film transistor of P structure. First, as shown in (a), Cr is deposited on the glass substrate 1 by a 1200Å sputtering method and patterned to form the gate electrode 2. Then, the plasma CVD method is applied to the source gases SiH 4 , NH 3 and N 2 for 350
Silicon nitride film 3, which is the gate insulating film of 0Å 3, Si
An amorphous silicon film 4, which is an active layer of 200 to 600 Å using H 4 and H 2 , a microcrystalline silicon film 5 of 20 to 100 Å, which is an H 2 large dilution condition using SiH 4 and H 2.
A silicon nitride film 15 as an etching stopper layer of 2000 Å is continuously deposited by using 4 , NH 3 , and N 2 . Next, a 220 mJ / cm 2 XeCl excimer laser is irradiated in a vacuum to crystallize the amorphous silicon film 4 and the polycrystalline silicon film 6
To form. At this time, the etching stopper layer 15 hardly absorbs the laser, and if the microcrystalline silicon 5 has the same film quality and film thickness as those of the first embodiment, it absorbs only about 10% of the laser and the melting points of both layers. Is higher than amorphous silicon 4, its shape does not change. The surface roughness of the polycrystalline silicon is reduced due to the effect of the two upper layers, compared with the case where only one etching stopper layer is formed. Next, the enching stopper layer 15 is patterned into an island shape by using a hydrofluoric acid-based aqueous solution. Then, n-type amorphous silicon 8 is continuously deposited using SiH 4 , H 2 and PH 3, and then chromium silicide (CrSi) 9 is formed on the surface of 8. Then, the films 3 to 9 are patterned into islands. Then, a 2800 Å ITO (Indi
umTin Oxide) 10 is deposited. Next, as shown in (b), a resist 11 is applied and then formed into a predetermined shape for forming source and drain electrodes by photolithography. Then, as shown in (c), the ITO 10 is removed by wet etching with hydrobromic acid to remove the source and drain electrodes 1.
2 and 13 are formed. Then, the n-type amorphous silicon 8 is removed by the dry etching method using BCl 3 to form the ohmic contact layer 14 to complete the thin film transistor.
【００１４】実施例によれば、レーザ照射時に非晶質シ
リコン膜４をエッチングストッパ層１５だけでなく微結
晶シリコン５で被覆しているので、エッチングストッパ
層１５単独の場合よりも、多結晶シリコン６の形成に伴
う表面荒れ及びそれに伴う結晶品質の劣化をより防止で
きる。そして、図４のゲート電圧−ドレイン電流特性が
示すように、エッチングストッパ層単独で被覆したもの
にレーザ照射して製造した多結晶薄膜トランジスタと比
較して、高いオン電流，低いオフ電流の高特性なトラン
ジスタを製造できる。また、多結晶シリコン６の表面を
微結晶シリコン５で被覆しているので、エッチングスト
ッパ層１５をフッ酸系水溶液でエッチングして島状に加
工するとき、表面荒れによって生じた穴からフッ酸系水
溶液が多結晶シリコン６にしみこみゲート絶縁膜をエッ
チングして耐圧低下を起こさせる現象は起きなくなる。According to the embodiment, since the amorphous silicon film 4 is covered with the microcrystalline silicon 5 as well as the etching stopper layer 15 at the time of laser irradiation, the polycrystalline silicon film 4 is covered more than the etching stopper layer 15 alone. It is possible to further prevent the surface roughness caused by the formation of No. 6 and the accompanying deterioration of the crystal quality. As shown by the gate voltage-drain current characteristics in FIG. 4, compared with a polycrystalline thin film transistor manufactured by irradiating a laser beam coated with an etching stopper layer alone, a high on current and a low off current have high characteristics. A transistor can be manufactured. Further, since the surface of the polycrystalline silicon 6 is covered with the microcrystalline silicon 5, when the etching stopper layer 15 is processed into an island shape by etching with the hydrofluoric acid-based aqueous solution, the hydrofluoric acid-based material is removed from the holes caused by the surface roughness. The phenomenon that the aqueous solution soaks into the polycrystalline silicon 6 and etches the gate insulating film to cause a decrease in withstand voltage does not occur.
【００１５】なお、レーザ照射により多結晶化された能
動層は特に非晶質シリコンに限定されるものでなく、レ
ーザ照射により結晶化し導電性が高くなる半導体であれ
ば特にその種類は選ばない。例えば、非晶質ゲルマを２
００〜６００Å堆積し、上述の実施例と同様に微結晶シ
リコン及びエッチングストッパ層を連続堆積した後、レ
ーザを照射すれば、非晶質ゲルマは非晶質シリコンより
レーザに対する光吸収係数は大きく融点は低いので、レ
ーザのエネルギを低減でき、より低いプロセス温度でト
ランジスタを製造できる。さらに、レーザ照射時に下層
半導体を被覆する半導体膜は微結晶シリコンに限定され
るものでなく、下層半導体より小さいレーザに対する光
吸収係数，高い融点，そして導電性の高い半導体膜であ
れば特にその種類は選ばない。例えば、微結晶のシリコ
ンカーバイド（ＳｉＣ）であれば融点は非晶質シリコン
より大きく、光吸収係数は微結晶シリコンより小さいの
で、非晶質シリコンをより低いレーザエネルギで結晶化
でき、レーザによる能動層へのダメージを小さくでき
る。The active layer polycrystallized by laser irradiation is not particularly limited to amorphous silicon, and the kind thereof is not particularly limited as long as it is a semiconductor which is crystallized by laser irradiation and has high conductivity. For example, 2 amorphous germanium
The amorphous germanium has a larger light absorption coefficient for the laser than the amorphous silicon when it is irradiated with a laser after the microcrystalline silicon and the etching stopper layer are continuously deposited in the same manner as in the above-mentioned embodiment. Is low, the energy of the laser can be reduced and the transistor can be manufactured at a lower process temperature. Further, the semiconductor film that covers the lower layer semiconductor during laser irradiation is not limited to microcrystalline silicon, and if the semiconductor film is smaller than the lower layer semiconductor in terms of light absorption coefficient for laser, high melting point, and high conductivity, the type of semiconductor film is Does not choose. For example, since the melting point of microcrystalline silicon carbide (SiC) is higher than that of amorphous silicon and the light absorption coefficient is smaller than that of microcrystalline silicon, amorphous silicon can be crystallized with lower laser energy and active by laser. Damage to layers can be reduced.
【００１６】なお、本実施例ではトランジスタの構造を
クロムシリサイド９から窒化シリコン膜３まで一括して
島状にパターニングしたものとしているが、本発明は特
にこの構造に限定されるものではない。例えば、クロム
シリサイド９から非晶質シリコン４までを一括して島上
にパターニングした構造のトランジスタにももちろん適
用できる。In the present embodiment, the structure of the transistor is patterned from the chromium silicide 9 to the silicon nitride film 3 in an island pattern at a time, but the present invention is not limited to this structure. For example, it is of course applicable to a transistor having a structure in which chromium silicide 9 to amorphous silicon 4 are collectively patterned on an island.
【００１７】次に、本発明により製造した薄膜トランジ
スタ（以下ＴＦＴ）をアクティブマトリクス型液晶表示
装置の表示部画素の駆動素子として用いた第三実施例に
ついて説明する。Next, a third embodiment in which a thin film transistor (hereinafter referred to as TFT) manufactured according to the present invention is used as a driving element for a display pixel of an active matrix type liquid crystal display device will be described.
【００１８】図５は本発明の一実施例であるアクティブ
マトリクス型の液晶表示装置の構成を示す。同図では、
マトリクス状に配置された複数の液晶セル（ＬＣ）に対
して、それぞれＴＦＴを設け、このＴＦＴのスイッチン
グ動作によって各液晶セルを駆動するようにしたもので
ある。ここで、ガラス基板１上で横方向に並んだTFTの
各ゲートから共通に引き出した電極であるゲートライン
Ｇ１〜ＧＭに対して順次ゲート電圧を印加し、各ゲート
ライン毎にゲートをオンしていく。一方、縦方向に並ん
だＴＦＴの各ドレインから共通に引き出した電極である
ドレインラインＤ１〜ＤＮに対して、オンされたゲート
ライン毎のデータ電圧を順次印加し、各液晶セルに与え
ていく。一つの液晶セルとＴＦＴからなる一画素の平面
構造を図６に示す。さらに図６中の破線Ｘ−Ｘ′におけ
る断面を図７に示す。ドレイン配線Ｄとゲート配線Ｇの
交点の近くに形成されたＴＦＴとそれにソース電極１２
を介して接続された液晶セルＬＣが配置からなる。ＴＦ
Ｔの断面構造は第１の実施例とほぼ同じである。本構造
は同実施例に記載の製造方法により得られるが、プロセ
スとの変更点のみ記すと以下のようになる。即ち、ゲー
ト配線Ｇ，ドレイン配線Ｄをそれぞれゲート電極２，ド
レイン電極１３と同時に成膜、エッチング加工して形成
した。この他液晶１６等ＴＦＴ以外の部分について以下
に記す。ＴＮ型液晶１６はＴＦＴを形成したガラス基板
と対向するガラス基板（対向基板）１７間に封入され
る。対向基板上には不要な光線を遮蔽するためのブラッ
クマトリクス１８とＩＴＯ１９膜が形成されている。液
晶は、対向基板のＩＴＯ１９とＴＦＴ基板のＩＴＯの間
の電圧により駆動され、画素ごとに表示する明度をかえ
て画素のマトリクス上で画像を表示する。ガラス基板
１，１７のいずれにも光を偏向させるための偏向板２０
が貼付られている。この２枚の偏向板の偏向軸を直交、
又は平行配置させると、それぞれノーマリーブラック，
ノーマリーホワイトの表示モードとなる。また、液晶を
配向させるための配向膜２１が、液晶と接する面すなわ
ちガラス基板１側では保護膜２２とＩＴＯ膜１０の表面
に、対向基板１７側ではＩＴＯ膜の表面に塗布されてい
る。配向膜は塗布後に表面をラビング法により処理さ
れ、液晶分子を配向させるための異方性を与えられてい
る。このように本発明により製造した薄膜トランジスタ
をアクティブマトリクス型液晶表示装置の表示部画素の
駆動素子として用いれば、オン電流が高いためトランジ
スタの寸法を縮小することができ画素の開口率を上げる
ことができ、それによりバックライトの消費電力を低減
し、液晶表示装置全体の消費電力を低減できる。FIG. 5 shows the configuration of an active matrix type liquid crystal display device which is an embodiment of the present invention. In the figure,
A TFT is provided for each of a plurality of liquid crystal cells (LC) arranged in a matrix, and each liquid crystal cell is driven by the switching operation of the TFT. Here, a gate voltage is sequentially applied to the gate lines G1 to GM, which are electrodes commonly drawn from the gates of the TFTs arranged in the horizontal direction on the glass substrate 1, and the gates are turned on for each gate line. Go. On the other hand, the data voltage for each turned-on gate line is sequentially applied to the drain lines D1 to DN, which are electrodes commonly drawn from the drains of the TFTs arranged in the vertical direction, and applied to each liquid crystal cell. FIG. 6 shows a planar structure of one pixel composed of one liquid crystal cell and TFT. Further, FIG. 7 shows a cross section taken along a broken line XX 'in FIG. The TFT formed near the intersection of the drain wiring D and the gate wiring G and the source electrode 12
A liquid crystal cell LC connected via the is arranged. TF
The sectional structure of T is almost the same as that of the first embodiment. This structure can be obtained by the manufacturing method described in the embodiment, but only the changes from the process are as follows. That is, the gate wiring G and the drain wiring D are formed simultaneously with the gate electrode 2 and the drain electrode 13 by film formation and etching. In addition, the parts other than the TFT such as the liquid crystal 16 will be described below. The TN type liquid crystal 16 is sealed between a glass substrate (counter substrate) 17 facing the glass substrate on which the TFT is formed. A black matrix 18 and an ITO 19 film for blocking unnecessary light rays are formed on the counter substrate. The liquid crystal is driven by the voltage between the ITO 19 of the counter substrate and the ITO of the TFT substrate, and the brightness displayed for each pixel is changed to display an image on the matrix of pixels. A deflection plate 20 for deflecting light on either of the glass substrates 1 and 17
Is attached. The deflection axes of these two deflection plates are orthogonal,
Or if they are arranged in parallel, they are normally black,
The display mode is normally white. Further, an alignment film 21 for aligning the liquid crystal is applied to the surface in contact with the liquid crystal, that is, the surface of the protective film 22 and the ITO film 10 on the glass substrate 1 side, and the surface of the ITO film on the counter substrate 17 side. The surface of the alignment film is treated by a rubbing method after coating, and is given anisotropy for aligning liquid crystal molecules. As described above, when the thin film transistor manufactured according to the present invention is used as a driving element of a display pixel of an active matrix liquid crystal display device, the size of the transistor can be reduced and the aperture ratio of the pixel can be increased because of a high on-current. As a result, the power consumption of the backlight can be reduced and the power consumption of the entire liquid crystal display device can be reduced.
【００１９】次に、本発明による結晶性薄膜トランジス
タをアクティブマトリクス型の液晶表示装置の駆動回路
の一部（サンプリング回路）として表示部と同一基板上
に形成して用いた第四実施例について説明する。Next, a description will be given of a fourth embodiment in which the crystalline thin film transistor according to the present invention is formed and used as a part (sampling circuit) of a drive circuit of an active matrix type liquid crystal display device on the same substrate as a display section. .
【００２０】図８は本発明を用いたアクティブマトリク
ス型の液晶表示装置の構成を示す。本実施例では駆動回
路の機能の一部分を画素の薄膜トランジスタと同じガラ
ス基板上に形成している。同図では、マトリクス状に配
置された複数の液晶セル(LC)に対して、それぞれ薄膜ト
ランジスタを設け、この薄膜トランジスタのスイッチン
グ動作によって各液晶セルを駆動するようにしたもので
ある。ここで、ガラス基板１上で横方向に並んだ薄膜ト
ランジスタの各ゲートから共通に引き出した電極である
ゲートラインＧ１〜ＧＭに対して、ゲート駆動回路（ド
ライバーＩＣ）２３から順次ゲート電圧を印加し、各ゲ
ートライン毎にゲートをオンしていく。一方、縦方向に
並んだ薄膜トランジスタの各ドレインから共通に引き出
した電極であるドレインラインＤ１〜ＤＮに対して、オ
ンされたゲートライン毎のデータ電圧をデータ駆動回路
２４からサンプリング回路２５を経て順次印加し、各液
晶セルに与えていく。また、サンプリング回路２５は図
９に示した様に、各ドレインラインに対してサンプリン
グ薄膜トランジスタを持ち、サンプリング薄膜トランジ
スタのゲートに画素薄膜トランジスタゲート電圧がオン
している間に複数の電圧φ１，φ２を供給する。ドレイ
ンラインは２本ずつひとまとめにされ、サンプリング回
路２５からデータ駆動回路２４に接続される。サンプリ
ング回路２４は画素の薄膜トランジスタ同様にガラス基
板１上に形成されるので、サンプリング回路２５とデー
タ駆動回路２４の接続数は半減される。ドレインライン
Ｄ１とＤ２がひとまとめにされＤＫ１としてデータ駆動
回路に接続され、結果として画素薄膜トランジスタ及び
サンプリング回路２５の形成された基板とデータ駆動回
路２４との接続数は半減、すなわち、データ駆動回路を
構成するドライバＩＣ数を半減できる。サンプリング回
路２５は画素薄膜トランジスタと同じ工程で容易に形成
できるので、ドライバＩＣ数を半減にした効果により、
液晶表示コストを低減できる。なお、画素薄膜トランジ
スタはレーザ非照射の能動層が非晶質であるものであっ
ても良いし、もちろん多結晶薄膜トランジスタであって
も良い。非晶質であれば、低いオフ電流による保持特性
の優れた画素薄膜トランジスタとなり、多結晶であれ
ば、オン電流が高いためトランジスタのサイズを小さく
でき画素の高開口率化または高精細化がはかれる。この
ように本発明による結晶性薄膜トランジスタをアクティ
ブマトリクス型の液晶表示装置の駆動回路の一部として
表示部と同一基板上に形成してもちいれば、データ駆動
回路を構成するドライバＩＣ数の低減が可能となる。FIG. 8 shows the structure of an active matrix type liquid crystal display device using the present invention. In this embodiment, part of the function of the driver circuit is formed over the same glass substrate as the thin film transistor of the pixel. In the figure, thin film transistors are provided for a plurality of liquid crystal cells (LC) arranged in a matrix, and the liquid crystal cells are driven by the switching operation of the thin film transistors. Here, a gate voltage is sequentially applied from the gate drive circuit (driver IC) 23 to the gate lines G1 to GM, which are electrodes commonly drawn from the respective gates of the thin film transistors arranged in the lateral direction on the glass substrate 1, The gate is turned on for each gate line. On the other hand, to the drain lines D1 to DN, which are electrodes commonly drawn from the drains of the thin film transistors arranged in the vertical direction, the data voltage for each gate line turned on is sequentially applied from the data driving circuit 24 through the sampling circuit 25. Then, give each liquid crystal cell. Further, as shown in FIG. 9, the sampling circuit 25 has a sampling thin film transistor for each drain line, and supplies a plurality of voltages φ1 and φ2 to the gate of the sampling thin film transistor while the pixel thin film transistor gate voltage is on. . The two drain lines are grouped together and connected from the sampling circuit 25 to the data driving circuit 24. Since the sampling circuit 24 is formed on the glass substrate 1 like the thin film transistor of the pixel, the number of connections between the sampling circuit 25 and the data driving circuit 24 is halved. The drain lines D1 and D2 are integrated and connected to the data driving circuit as DK1, and as a result, the number of connections between the data driving circuit 24 and the substrate on which the pixel thin film transistors and the sampling circuit 25 are formed is reduced by half, that is, the data driving circuit is configured. The number of driver ICs used can be halved. Since the sampling circuit 25 can be easily formed in the same process as the pixel thin film transistor, it is possible to reduce the number of driver ICs by half.
The liquid crystal display cost can be reduced. The pixel thin film transistor may have a non-laser-irradiated active layer that is amorphous, or may be a polycrystalline thin film transistor. If it is amorphous, it becomes a pixel thin film transistor having excellent holding characteristics due to low off current, and if it is polycrystalline, it has a high on current, so that the size of the transistor can be made small, and a high aperture ratio or high definition of the pixel can be achieved. If the crystalline thin film transistor according to the present invention is formed on the same substrate as the display unit as a part of the drive circuit of the active matrix type liquid crystal display device, the number of driver ICs forming the data drive circuit can be reduced. It will be possible.
【００２１】[0021]
【発明の効果】本発明によればレーザ照射時の多結晶シ
リコンの表面荒れとそれに伴う結晶品質の劣化を防止で
き、高特性な結晶性薄膜トランジスタを製造できる。According to the present invention, it is possible to prevent the surface roughness of polycrystalline silicon during laser irradiation and the accompanying deterioration of crystal quality, and to manufacture a crystalline thin film transistor with high characteristics.
【図１】本発明を薄膜トランジスタの製造に適用した一
実施例の製造工程を示す断面図。FIG. 1 is a cross-sectional view showing a manufacturing process of an embodiment in which the present invention is applied to manufacturing a thin film transistor.
【図２】本発明により製造した薄膜トランジスタのゲー
ト電圧−ドレイン電流特性を従来の非晶質シリコンに直
接レーザを照射する薄膜トランジスタと比較した説明
図。FIG. 2 is an explanatory diagram comparing the gate voltage-drain current characteristics of a thin film transistor manufactured according to the present invention with a conventional thin film transistor in which amorphous silicon is directly irradiated with a laser.
【図３】本発明をＣＨＰ構造の薄膜トランジスタの製造
に適用した一実施例の製造工程を示す断面図。FIG. 3 is a sectional view showing a manufacturing process of an embodiment in which the present invention is applied to manufacture of a CHP structure thin film transistor.
【図４】本発明により製造したＣＨＰ構造の薄膜トラン
ジスタのゲート電圧−ドレイン電流特性をエッチングス
トッパ層のみを通しての非晶質シリコンにレーザを照射
するＣＨＰ構造の薄膜トランジスタと比較した説明図。FIG. 4 is an explanatory diagram comparing the gate voltage-drain current characteristics of a CHP structure thin film transistor manufactured according to the present invention with that of a CHP structure thin film transistor in which amorphous silicon is irradiated with laser only through an etching stopper layer.
【図５】本発明により製造した薄膜トランジスタを液晶
セル駆動素子として用いたアクティブマトリクス型の液
晶表示装置の説明図。FIG. 5 is an explanatory diagram of an active matrix type liquid crystal display device using a thin film transistor manufactured according to the present invention as a liquid crystal cell driving element.
【図６】液晶セルと本発明により製造した薄膜トランジ
スタからなる一画素の平面図。FIG. 6 is a plan view of one pixel including a liquid crystal cell and a thin film transistor manufactured according to the present invention.
【図７】液晶セルと本発明により製造した薄膜トランジ
スタからなる一画素の断面図。FIG. 7 is a cross-sectional view of one pixel including a liquid crystal cell and a thin film transistor manufactured according to the present invention.
【図８】本発明を用いたアクティブマトリクス型の液晶
表示装置の構成を示す説明図。FIG. 8 is an explanatory diagram showing a configuration of an active matrix type liquid crystal display device using the present invention.
【図９】本発明を用いたサンプリング回路図。FIG. 9 is a sampling circuit diagram using the present invention.
１…ガラス基板、２…ゲート電極、３…ゲート絶縁膜、
５…微結晶シリコン膜、６…多結晶シリコン膜、７…非
晶質シリコン膜、８…ｎ型非晶質シリコン膜、９点クロ
ムシリサイド、１０…ＩＴＯ、１１…レジスト、１２…
ソース電極、１３…ドレイン電極、１４…オーミックコ
ンタクト層。1 ... Glass substrate, 2 ... Gate electrode, 3 ... Gate insulating film,
5 ... Microcrystalline silicon film, 6 ... Polycrystalline silicon film, 7 ... Amorphous silicon film, 8 ... N-type amorphous silicon film, 9-point chrome silicide, 10 ... ITO, 11 ... Resist, 12 ...
Source electrode, 13 ... Drain electrode, 14 ... Ohmic contact layer.
Claims (18)
ート絶縁膜，半導体からなる能動層、前記半導体に不純
物をドーピングして形成されたオーミックコンタクト
層，ソース電極，ドレイン電極を有する逆スタガ型の薄
膜トランジスタの製造方法において、前記能動層を形成
する際、前記ゲート絶縁膜と接した前記半導体上にそれ
よりレーザに対する光吸収係数の小さいか融点の高い半
導体を積層してレーザを照射することを特徴とする薄膜
トランジスタの製造方法。1. An inverted stagger having a gate electrode, a gate insulating film, an active layer made of a semiconductor formed on an insulating substrate, an ohmic contact layer formed by doping the semiconductor with impurities, a source electrode and a drain electrode. In a method of manufacturing a thin film transistor, when forming the active layer, a semiconductor having a smaller light absorption coefficient for the laser or a higher melting point than that of the semiconductor is stacked on the semiconductor in contact with the gate insulating film, and the laser is irradiated. A method of manufacturing a thin film transistor, comprising:
ート絶縁膜，半導体からなる能動層、前記半導体に不純
物をドーピングして形成されたオーミックコンタクト
層，ソース電極，ドレイン電極を有する逆スタガ型の薄
膜トランジスタの製造方法において、前記能動層を形成
する際、前記ゲート絶縁膜と接した前記半導体上にそれ
よりレーザに対する光吸収係数の小さくかつ融点の高い
半導体を積層してレーザを照射することを特徴とする薄
膜トランジスタの製造方法。2. An inverted stagger having an gate electrode, a gate insulating film, an active layer made of a semiconductor formed on an insulating substrate, an ohmic contact layer formed by doping the semiconductor with an impurity, a source electrode, and a drain electrode. In a method of manufacturing a thin film transistor, when forming the active layer, a semiconductor having a smaller light absorption coefficient for a laser and a higher melting point than that of the semiconductor is stacked on the semiconductor in contact with the gate insulating film, and the laser is irradiated. A method of manufacturing a thin film transistor, comprising:
ート絶縁膜，半導体からなる能動層、前記半導体に不純
物をドーピングして形成されたオーミックコンタクト
層，ソース電極，ドレイン電極を有する逆スタガ型の薄
膜トランジスタの製造方法において、前記能動層を形成
する際、前記ゲート絶縁膜と接した非晶質半導体上にそ
れよりレーザに対する光吸収係数の小さくかつ融点の高
い半導体を積層してレーザを照射することを特徴とする
薄膜トランジスタの製造方法。3. An inverted stagger having an gate electrode, a gate insulating film, an active layer made of a semiconductor, an ohmic contact layer formed by doping the semiconductor with an impurity, a source electrode, and a drain electrode formed on an insulating substrate. In a method for manufacturing a thin film transistor, when forming the active layer, a semiconductor having a smaller light absorption coefficient for laser and a higher melting point than that is stacked on an amorphous semiconductor in contact with the gate insulating film to irradiate a laser. A method of manufacturing a thin film transistor, comprising:
ート絶縁膜，半導体からなる能動層、前記半導体に不純
物をドーピングして形成されたオーミックコンタクト
層，ソース電極，ドレイン電極を有する逆スタガ型の薄
膜トランジスタの製造方法において、前記能動層を形成
する際、前記ゲート絶縁膜と接した非晶質半導体上に微
結晶半導体を積層してレーザを照射することを特徴とす
る薄膜トランジスタの製造方法。4. An inverted stagger, which is formed on an insulating substrate and has a gate electrode, a gate insulating film, an active layer made of a semiconductor, an ohmic contact layer formed by doping the semiconductor with an impurity, a source electrode, and a drain electrode. A method of manufacturing a thin film transistor, wherein a microcrystalline semiconductor is stacked on an amorphous semiconductor in contact with the gate insulating film and a laser is irradiated when the active layer is formed.
ート絶縁膜，半導体からなる能動層、前記半導体に不純
物をドーピングして形成されたオーミックコンタクト
層，ソース電極，ドレイン電極を有する逆スタガ型の薄
膜トランジスタの製造方法において、前記能動層を形成
する際、前記ゲート絶縁膜と接した前記半導体上にそれ
よりレーザに対する光吸収係数の小さくかつ融点の高い
半導体を積層してレーザを照射した後、さらに半導体を
積層することを特徴とする薄膜トランジスタの製造方
法。5. An inverted stagger, which is formed on an insulating substrate and has a gate electrode, a gate insulating film, an active layer made of a semiconductor, an ohmic contact layer formed by doping the semiconductor with an impurity, a source electrode and a drain electrode. In a method for manufacturing a thin film transistor, after forming a layer of a semiconductor having a smaller light absorption coefficient for a laser and a higher melting point than that on the semiconductor in contact with the gate insulating film, the active layer is irradiated with the laser. And a method of manufacturing a thin film transistor, which further comprises stacking semiconductors.
ート絶縁膜，半導体からなる能動層、前記半導体に不純
物をドーピングして形成されたオーミックコンタクト
層，ソース電極，ドレイン電極を有する逆スタガ型の薄
膜トランジスタの製造方法において、前記能動層を形成
する際、前記ゲート絶縁膜と接した前記半導体上にそれ
よりレーザに対する光吸収係数の小さくかつ融点の高い
半導体を積層してレーザを照射した後、さらに非晶質半
導体を積層することを特徴とする薄膜トランジスタの製
造方法。6. An inverted stagger including an gate electrode, a gate insulating film, an active layer made of a semiconductor, an ohmic contact layer formed by doping an impurity into the semiconductor, a source electrode, and a drain electrode formed on an insulating substrate. In a method for manufacturing a thin film transistor, after forming a layer of a semiconductor having a smaller light absorption coefficient for a laser and a higher melting point than that on the semiconductor in contact with the gate insulating film, the active layer is irradiated with the laser. And a method of manufacturing a thin film transistor, which further comprises stacking an amorphous semiconductor.
ート絶縁膜，半導体からなる能動層、前記半導体に不純
物をドーピングして形成されたオーミックコンタクト
層，ソース電極，ドレイン電極を有する逆スタガ型の薄
膜トランジスタの製造方法において、前記能動層を形成
する際、前記ゲート絶縁膜と接した前記半導体上にそれ
よりレーザに対する光吸収係数の小さくかつ融点の高い
半導体を積層してレーザを照射した後、さらに微結晶半
導体を積層することを特徴とする薄膜トランジスタの製
造方法。7. An inverted stagger having an gate electrode, a gate insulating film, an active layer made of a semiconductor, an ohmic contact layer formed by doping an impurity into the semiconductor, a source electrode, and a drain electrode formed on an insulating substrate. In a method for manufacturing a thin film transistor, after forming a layer of a semiconductor having a smaller light absorption coefficient for a laser and a higher melting point than that on the semiconductor in contact with the gate insulating film, the active layer is irradiated with the laser. And a method of manufacturing a thin film transistor, further comprising laminating a microcrystalline semiconductor.
ート絶縁膜，半導体からなる能動層、前記半導体に不純
物をドーピングして形成されたオーミックコンタクト
層，ソース電極，ドレイン電極を有する逆スタガ型の薄
膜トランジスタの製造方法において、前記能動層を形成
する際、前記ゲート絶縁膜と接した非晶質半導体上にそ
れよりレーザに対する光吸収係数の小さくかつ融点の高
い半導体を積層してレーザを照射した後、さらに前記半
導体を積層することを特徴とする薄膜トランジスタの製
造方法。8. An inverted stagger, which is formed on an insulating substrate and has a gate electrode, a gate insulating film, an active layer made of a semiconductor, an ohmic contact layer formed by doping the semiconductor with an impurity, a source electrode, and a drain electrode. In a method for manufacturing a thin film transistor, when forming the active layer, a semiconductor having a smaller light absorption coefficient for laser and a higher melting point than that is stacked on an amorphous semiconductor in contact with the gate insulating film to irradiate a laser. After that, the method for manufacturing a thin film transistor, further comprising stacking the semiconductor.
ート絶縁膜，半導体からなる能動層、前記半導体に不純
物をドーピングして形成されたオーミックコンタクト
層，ソース電極，ドレイン電極を有する逆スタガ型の薄
膜トランジスタの製造方法において、前記能動層を形成
する際、前記ゲート絶縁膜と接した非晶質半導体上に微
結晶半導体を積層してレーザを照射した後、さらに前記
半導体を積層することを特徴とする薄膜トランジスタの
製造方法。9. An inverted stagger including an gate electrode, a gate insulating film, an active layer made of a semiconductor, an ohmic contact layer formed by doping an impurity into the semiconductor, a source electrode, and a drain electrode formed on an insulating substrate. In a method of manufacturing a thin film transistor, when forming the active layer, laminating a microcrystalline semiconductor on an amorphous semiconductor in contact with the gate insulating film, irradiating a laser, and further laminating the semiconductor. A method of manufacturing a thin film transistor having the characteristics.
ゲート絶縁膜，半導体からなる能動層、前記半導体に不
純物をドーピングして形成されたオーミックコンタクト
層，ソース電極，ドレイン電極を有する逆スタガ型の薄
膜トランジスタの製造方法において、前記能動層を形成
する際、前記ゲート絶縁膜と接した非晶質半導体上に微
結晶半導体を積層してレーザを照射した後、さらに非晶
質半導体を積層することを特徴とする薄膜トランジスタ
の製造方法。10. A gate electrode formed on an insulating substrate,
In a method of manufacturing an inverted stagger type thin film transistor having a gate insulating film, an active layer made of a semiconductor, an ohmic contact layer formed by doping the semiconductor with impurities, a source electrode and a drain electrode, when forming the active layer, A method of manufacturing a thin film transistor, comprising stacking a microcrystalline semiconductor on an amorphous semiconductor in contact with the gate insulating film, irradiating a laser, and then stacking the amorphous semiconductor.
ゲート絶縁膜，半導体からなる能動層、前記半導体に不
純物をドーピングして形成されたオーミックコンタクト
層，ソース電極，ドレイン電極を有する逆スタガ型の薄
膜トランジスタの製造方法において、前記能動層を形成
する際、前記ゲート絶縁膜と接した非晶質半導体上に微
結晶半導体を積層してレーザを照射した後、さらに微結
晶半導体を積層することを特徴とする薄膜トランジスタ
の製造方法。11. A gate electrode formed on an insulating substrate,
In a method of manufacturing an inverted stagger type thin film transistor having a gate insulating film, an active layer made of a semiconductor, an ohmic contact layer formed by doping the semiconductor with impurities, a source electrode and a drain electrode, when forming the active layer, A method of manufacturing a thin film transistor, comprising stacking a microcrystalline semiconductor on an amorphous semiconductor in contact with the gate insulating film, irradiating a laser, and then stacking the microcrystalline semiconductor.
ゲート絶縁膜，半導体からなる能動層、透明絶縁膜から
なるエッチングストッパ層，半導体に不純物をドーピン
グして形成されたオーミックコンタクト層，ソース電
極，ドレイン電極を有する逆スタガ型の薄膜トランジス
タの製造方法において、前記能動層を形成する際、前記
ゲート絶縁膜と接した半導体上にそれよりレーザに対す
る光吸収係数の小さくかつ融点の高い半導体、さらにエ
ッチングストッパ層を連続して積層した後、レーザを照
射することを特徴とする薄膜トランジスタの製造方法。12. A gate electrode formed on an insulating substrate,
In a method of manufacturing an inverted stagger type thin film transistor having a gate insulating film, an active layer made of a semiconductor, an etching stopper layer made of a transparent insulating film, an ohmic contact layer formed by doping a semiconductor with impurities, a source electrode and a drain electrode, When forming the active layer, a semiconductor having a smaller light absorption coefficient for the laser and a higher melting point than that on the semiconductor in contact with the gate insulating film, and further an etching stopper layer are continuously laminated, and then the laser is irradiated. A method of manufacturing a thin film transistor, comprising:
ゲート絶縁膜，半導体からなる能動層、前記半導体に不
純物をドーピングして形成されたオーミックコンタクト
層，ソース電極，ドレイン電極を有する逆スタガ型の薄
膜トランジスタの製造方法において、前記能動層を形成
する際、前記ゲート絶縁膜と接した非晶質シリコン上に
微結晶シリコンを積層してレーザを照射した後、さらに
非晶質シリコンを積層することを特徴とする薄膜トラン
ジスタの製造方法。13. A gate electrode formed on an insulating substrate,
In a method of manufacturing an inverted stagger type thin film transistor having a gate insulating film, an active layer made of a semiconductor, an ohmic contact layer formed by doping the semiconductor with impurities, a source electrode and a drain electrode, when forming the active layer, A method of manufacturing a thin film transistor, comprising stacking microcrystalline silicon on amorphous silicon in contact with the gate insulating film, irradiating a laser, and then stacking amorphous silicon.
８，９，１０，１１，１２または１３において、 表示部の画素を構成する液晶セルの駆動素子として薄膜
トランジスタを用いている液晶表示装置の液晶セル駆動
用薄膜トランジスタの製造方法。14. Claims 1, 2, 3, 4, 5, 6, 7,
8. A method of manufacturing a thin film transistor for driving a liquid crystal cell of a liquid crystal display device, wherein a thin film transistor is used as a driving element of a liquid crystal cell that constitutes a pixel of a display portion.
９，１０，１１，１２または１３において、 表示部を駆動するための回路の少なくとも一部分が、表
示部と同一基板上に形成された液晶表示装置の表示部駆
動用薄膜トランジスタの製造方法。15. Claims 1, 2, 3, 4, 5, 7, 8,
9. A method for manufacturing a thin film transistor for driving a display unit of a liquid crystal display device, wherein at least a part of a circuit for driving the display unit is formed on the same substrate as the display unit.
８，９，１０，１１，１２または１３において、 表示部を駆動するための回路の少なくとも一部分が、表
示部と同一基板上に形成された液晶表示装置の液晶セル
駆動用及び表示部駆動用薄膜トランジスタの製造方法。16. Claims 1, 2, 3, 4, 5, 6, 7,
8, 9, 10, 11, 12 or 13, at least a part of a circuit for driving the display unit is formed on the same substrate as the display unit, a thin film transistor for driving a liquid crystal cell of the liquid crystal display device and for driving the display unit. Manufacturing method.
も一部分が、表示部と同一基板上に形成され液晶セル駆
動用薄膜トランジスタと表示部駆動用薄膜トランジスタ
とを含む液晶表示装置において、前記液晶セル駆動用薄
膜トランジスタの能動層が非晶質半導体と微結晶半導体
の積層構造、前記表示部駆動用薄膜トランジスタの能動
層が多結晶半導体と微結晶半導体の積層構造であること
を特徴とする液晶表示装置。17. A liquid crystal display device in which at least a part of a circuit for driving the display unit is formed on the same substrate as the display unit and includes a liquid crystal cell driving thin film transistor and a display unit driving thin film transistor. 2. A liquid crystal display device, wherein the active layer of the thin film transistor for use in the display has a laminated structure of an amorphous semiconductor and a microcrystalline semiconductor, and the active layer of the thin film transistor for driving the display unit has a laminated structure of a polycrystalline semiconductor and a microcrystalline semiconductor.
も一部分が、表示部と同一基板上に形成され液晶セル駆
動用薄膜トランジスタと表示部駆動用薄膜トランジスタ
とを含む液晶表示装置において、前記液晶セル駆動用薄
膜トランジスタの能動層が非晶質半導体と微結晶半導体
と非晶質半導体の積層構造、前記表示部駆動用薄膜トラ
ンジスタの能動層が多結晶半導体と微結晶半導体と非晶
質半導体の積層構造であることを特徴とする液晶表示装
置。18. A liquid crystal display device in which at least a part of a circuit for driving the display unit is formed on the same substrate as the display unit and includes a liquid crystal cell driving thin film transistor and a display unit driving thin film transistor. The active layer of the thin film transistor has a laminated structure of an amorphous semiconductor, a microcrystalline semiconductor and an amorphous semiconductor, and the active layer of the display driving thin film transistor has a laminated structure of a polycrystalline semiconductor, a microcrystalline semiconductor and an amorphous semiconductor. A liquid crystal display device characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147091A JPH08339972A (en) | 1995-06-14 | 1995-06-14 | Manufacture of thin film transistor and liquid crystal display using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147091A JPH08339972A (en) | 1995-06-14 | 1995-06-14 | Manufacture of thin film transistor and liquid crystal display using it |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08339972A true JPH08339972A (en) | 1996-12-24 |
Family
ID=15422276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7147091A Pending JPH08339972A (en) | 1995-06-14 | 1995-06-14 | Manufacture of thin film transistor and liquid crystal display using it |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08339972A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100749872B1 (en) * | 2005-11-30 | 2007-08-16 | 전자부품연구원 | silicon thin film transistor and method for manufacturing the same |
| KR100848557B1 (en) * | 2002-05-02 | 2008-07-25 | 엘지디스플레이 주식회사 | A thin film transistor liquid crystal display and a fabrication method thereof |
| KR101399608B1 (en) * | 2007-07-27 | 2014-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
-
1995
- 1995-06-14 JP JP7147091A patent/JPH08339972A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848557B1 (en) * | 2002-05-02 | 2008-07-25 | 엘지디스플레이 주식회사 | A thin film transistor liquid crystal display and a fabrication method thereof |
| KR100749872B1 (en) * | 2005-11-30 | 2007-08-16 | 전자부품연구원 | silicon thin film transistor and method for manufacturing the same |
| KR101399608B1 (en) * | 2007-07-27 | 2014-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7300831B2 (en) | Liquid crystal display device having driving circuit and method of fabricating the same | |
| US6621103B2 (en) | Semiconductor device and active matrix type display | |
| JP2000156504A (en) | Semiconductor device with semiconductor circuit consisting of semiconductor element and its manufacture | |
| KR100272537B1 (en) | An in plane switching mode liquid crystal display device | |
| JP2001217424A (en) | Thin film transistor and liquid crystal display using the same | |
| US5953085A (en) | Liquid crystal display device having a storage capacitor | |
| US5767529A (en) | Thin-film transistor having a plurality of island-like regions | |
| JPH07162010A (en) | Semiconductor device and manufacture thereof | |
| JPH08250742A (en) | Semiconductor device | |
| JPH0659278A (en) | Liquid crystal display device and its production | |
| JP3320845B2 (en) | Method for manufacturing semiconductor device | |
| TW200421618A (en) | Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same | |
| JPH04362616A (en) | Active matrix panel | |
| JPH098311A (en) | Fabrication and structure of thin film semiconductor device | |
| JPH07263698A (en) | Thin film transistor and its manufacture | |
| JP2851495B2 (en) | Active matrix substrate manufacturing method | |
| JPH08339972A (en) | Manufacture of thin film transistor and liquid crystal display using it | |
| JPH06169086A (en) | Polycrystalline silicon thin film transistor | |
| KR20050070240A (en) | Poly silicon thin film transistor and the fabrication method thereof | |
| JPH11265000A (en) | Liquid crystal display device and its manufacture | |
| KR100726129B1 (en) | Polysilicon-thin film transistor device and method of fabricating the same | |
| JPH1187721A (en) | Thin-film transistor and liquid crystal display device comprising the same, and manufacture of tft array substrate | |
| KR101087750B1 (en) | An array substrate for LCD with two type TFT and method of fabrication thereof | |
| JPH0334465A (en) | Thin-film transistor, manufacture thereof and liquid crystal display device | |
| JPH0645607A (en) | Liquid-crystal display device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20071017 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20081017 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20091017 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20101017 |
|
| LAPS | Cancellation because of no payment of annual fees |