JPH0645607A - Liquid-crystal display device and its manufacture - Google Patents

Liquid-crystal display device and its manufacture

Info

Publication number
JPH0645607A
JPH0645607A JP19372092A JP19372092A JPH0645607A JP H0645607 A JPH0645607 A JP H0645607A JP 19372092 A JP19372092 A JP 19372092A JP 19372092 A JP19372092 A JP 19372092A JP H0645607 A JPH0645607 A JP H0645607A
Authority
JP
Japan
Prior art keywords
type
thin film
crystal display
liquid crystal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19372092A
Other languages
Japanese (ja)
Inventor
Kazuhiro Ogawa
和宏 小川
Kikuo Ono
記久雄 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19372092A priority Critical patent/JPH0645607A/en
Publication of JPH0645607A publication Critical patent/JPH0645607A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form poly-Si which is excellent in crystallinity without causing thermal damage to a substratum film and to obtain a high-mobility TFT by a method wherein a-Si which contains p-type and n-type impurities is formed and the a-Si is irradiated with a laser. CONSTITUTION:When a-Si is irradiated with a laser and crystallized, the threshold energy value of its crystallization is lowered when the a-Si contains conductive impurities. Consequently, when poly-Si is formed at low energy, the poly-Si can be obtained without causing thermal damage to the substratum film of the a-Si to be crystallized. In addition, when a poly-Si TFT is formed by being irradiated with a laser, there exists a phenomenon that the threshold voltage of the TFT is shifted to the negative side. The phenomenon is eliminated in such a way that p-type poly-Si is used in the case of an n-type TFT and that n-type poly-Si is used in the case of a p-type TFT. In addition, when the doping amount of impurities is controlled, it is possible to control the threshold voltage of the TFT.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置及びその
製造方法に関し、特に液晶表示装置のスイッチング素子
として用いる薄膜トランジスタ及びその製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly to a thin film transistor used as a switching element of a liquid crystal display device and a manufacturing method thereof.

【0002】[0002]

【従来の技術】薄膜トランジスタ(TFT)をスイッチ
ング素子に用いた液晶デイスプレイ(LCD)は、薄
型,軽量,低消費電力という特長からOA用VDTやカ
ラーテレビ等に適用されている。このTFT−LCDの
課題は、高精細化,大画面化,さらには低コスト化であ
る。
2. Description of the Related Art A liquid crystal display (LCD) using a thin film transistor (TFT) as a switching element is applied to an OA VDT, a color television and the like because of its features such as thinness, light weight and low power consumption. The problems of this TFT-LCD are high definition, large screen, and low cost.

【0003】高精細化及び大画面化には、現在使われて
いるTFTのサイズを小さくし、開口率の向上並びに1
ライン当たりの負荷の低減が必要となる。そのために
は、現在広く用いられている非晶質シリコン(a−S
i)を半導体層に適用したa−Si TFTでは、移動
度が小さく(0.5cm2/V・s程度)、TFTサイズを
小さくするには限界がある。従って、従来よりa−Si
膜を結晶化して多結晶Si(poly−Si)に改質し、前記
poly−Si膜をTFTの半導体層に用いることが考えら
れている。これにより、移動度を10cm2 /V・s以上
にすることができる。a−Si膜を結晶化する手段とし
ては、レーザを照射したり或いは600℃以上で加熱し
ている(特開昭56−92573 号公報記載)。
For high definition and large screen, the size of TFT currently used is reduced to improve the aperture ratio and
It is necessary to reduce the load per line. To this end, amorphous silicon (aS
The mobility of the a-Si TFT in which i) is applied to the semiconductor layer is small (about 0.5 cm 2 / V · s), and there is a limit in reducing the TFT size. Therefore, conventionally, a-Si
The film is crystallized and modified into polycrystalline Si (poly-Si),
It is considered to use a poly-Si film as a semiconductor layer of a TFT. Thereby, the mobility can be set to 10 cm 2 / V · s or more. As means for crystallizing the a-Si film, laser irradiation or heating at 600 [deg.] C. or higher (described in JP-A-56-92573) is used.

【0004】低コスト化には、現在外付けされている駆
動用LSIを画素と同一基板上に内蔵することが考えら
れている。駆動用回路は高速動作が必要なため、a−S
iTFTでは移動度が小さく、回路を構成することは困
難である。従って、少なくとも回路を構成する部分はpo
ly−Si TFTで構成しなければならない。前記回路
内蔵を実現するために、レーザを回路を構成する部分の
みに照射して、その部分をpoly−Si化し、回路部はpo
ly−Si TFT、画素部はa−Si TFTで構成する
ことが考えられている。別の手段としては、熱処理を施
して画素を含めてpoly−Si化し、LCDを構成する全
てのTFTをpoly−Si TFTで構成することが考え
られている。
To reduce the cost, it is considered to incorporate an externally mounted drive LSI on the same substrate as the pixel. Since the drive circuit requires high-speed operation, aS
The iTFT has low mobility, and it is difficult to form a circuit. Therefore, at least the part that constitutes the circuit is po
It must be composed of ly-Si TFTs. In order to realize the built-in circuit, the laser is applied only to the part that constitutes the circuit, and that part is made into poly-Si, and the circuit part is po
It is considered that the ly-Si TFT and the pixel portion are composed of an a-Si TFT. As another means, it is considered that heat treatment is applied to form poly-Si including pixels, and all TFTs constituting the LCD are composed of poly-Si TFTs.

【0005】[0005]

【発明が解決しようとする課題】上記従来技術に示すよ
うにa−Siを結晶化する際、600℃以上で加熱した
り、或いはレーザ等のエネルギービームを照射してい
る。しかし、600℃以上で加熱する場合、低融点の低
価格ガラスを使用することはできず、そのため石英ガラ
スなどの高価なガラスを使用している。従って、製造コ
ストが高いという課題が生じる。又、エキシマレーザを
照射する場合においても、従来のようにプラズマCVD
法やスパッタ法等により形成したa−Siを結晶化する
際は、照射エネルギーが300mJ/cm2 前後と高エネ
ルギーを必要とする。従って、前記a−Siの下地膜に
熱ダメージを与えるという問題が生じる。上記従来技術
では、以上示すような課題に対する配慮がなされていな
い。
As shown in the above-mentioned prior art, when a-Si is crystallized, it is heated at 600 ° C. or higher, or is irradiated with an energy beam such as a laser. However, when heating at 600 ° C. or higher, it is not possible to use low-priced glass having a low melting point, and therefore expensive glass such as quartz glass is used. Therefore, there is a problem that the manufacturing cost is high. Even when the excimer laser is irradiated, plasma CVD is performed as in the conventional case.
When a-Si formed by a sputtering method or a sputtering method is crystallized, a high irradiation energy of about 300 mJ / cm 2 is required. Therefore, there is a problem that the a-Si base film is thermally damaged. The above-mentioned conventional technology does not consider the above-mentioned problems.

【0006】又、上記従来技術に示すように形成したpo
ly−Si TFTは、リーク電流が大きいという課題が
ある。
In addition, the po formed as shown in the above-mentioned prior art.
The ly-Si TFT has a problem that the leak current is large.

【0007】本発明の目的は、下地膜に熱ダメージを与
えずに、結晶性の優れたpoly−Siを形成し、高移動度
のTFTを提供することにある。
An object of the present invention is to provide a TFT having high mobility by forming poly-Si having excellent crystallinity without giving heat damage to the underlying film.

【0008】本発明の第2の目的は、上記高移動度のT
FTをTFT−LCDに適用し、駆動回路内蔵型LC
D,高精細LCD,大画面LCDを提供することにあ
る。
A second object of the present invention is to provide the above-mentioned high mobility T.
Applying FT to TFT-LCD, LC with built-in drive circuit
D, to provide high-definition LCD and large-screen LCD.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するた
め、本発明では、TFTの構造を以下に示すようにす
る。p型及びn型の不純物を含むa−Siを形成し、か
つ、前記a−Siの導電型をp型TFTの際はn型に、
n型TFTの際はp型にする。その後、前記a−Siに
レーザを照射することにより形成したpoly−SiをTF
Tのチャネル層に使用する。
In order to solve the above problems, in the present invention, the structure of the TFT is as follows. a-Si containing p-type and n-type impurities is formed, and the conductivity type of the a-Si is n-type in the case of p-type TFT,
In the case of n-type TFT, p-type is used. Then, the poly-Si formed by irradiating the a-Si with a laser is TF.
Used for T channel layer.

【0010】又、駆動用回路内蔵型TFT−LCDに本
発明を適用する場合、画素部TFT及び回路部TFTの
チャネル層に、p型及びn型の不純物を含むa−Siを
形成し、かつ、前記a−Siの導電型をp型TFTの際
はn型に、n型TFTの際はp型にし、その後前記a−
Siにレーザを照射して形成したpoly−Siを使用す
る。又、画素部TFTは、現状のa−Si TFTでも
動作可能なため、回路部TFTのみ上記構造としても良
い。
Further, when the present invention is applied to the driving circuit built-in TFT-LCD, a-Si containing p-type and n-type impurities is formed in the channel layers of the pixel TFT and the circuit TFT, and , The conductivity type of the a-Si is n-type for a p-type TFT, p-type for an n-type TFT, and then the a-Si
Poly-Si formed by irradiating Si with a laser is used. Further, since the pixel section TFT can also operate with the current a-Si TFT, only the circuit section TFT may have the above structure.

【0011】上記課題を解決するための別の手段として
は、TFTのチャネル層を、ゲート絶縁膜と接する側か
らpoly−Siとa−Siの二層構造とし、かつ前記poly
−Siを、p型及びn型の不純物を含むa−Siにレー
ザを照射して形成し、前記poly−Siの導電型をp型T
FTの際はn型に、n型TFTの際はp型にする。以上
示したp型或いはn型の不純物としては、特にBやPが
有効である。
As another means for solving the above problems, the TFT channel layer has a double-layer structure of poly-Si and a-Si from the side in contact with the gate insulating film, and
-Si is formed by irradiating a-Si containing p-type and n-type impurities with a laser, and the conductivity type of the poly-Si is p-type T.
In the case of FT, it is of n type, and in the case of n type TFT, it is of p type. B and P are particularly effective as the p-type or n-type impurities described above.

【0012】上記課題を解決するための製造方法の一手
段を以下に示す。TFTのチャネル層に使用するpoly−
Siを、プラズマCVD法により、SiH4 及びB26
及びPH3 の混合ガス、或いは、前記混合ガス中にH2
或いはHeなどの不活性ガスを添加した混合ガスを原料
として成膜した後、レーザ等のエネルギービームを照射
して形成する。或いは、逆スタガ構造TFTの場合、ゲ
ート絶縁膜を形成した後、PH3 を原料ガスとしてプラ
ズマ処理し、その後、プラズマCVD法により、SiH
4 及びB26の混合ガス、或いは、前記混合ガス中にH
2 或いはHeなどの不活性ガスを添加した混合ガスを原
料としてBを含有したa−Siを形成する。その後、前
記a−Siにレーザを照射してpoly−Si化し、TFT
のチャネル層に用いる。
One means of the manufacturing method for solving the above problems will be described below. Poly- used for the TFT channel layer
Si was converted into SiH 4 and B 2 H 6 by the plasma CVD method.
And a mixed gas of PH 3 or H 2 in the mixed gas.
Alternatively, a mixed gas to which an inert gas such as He is added is used as a raw material, a film is formed, and then an energy beam such as a laser is irradiated to form the film. Alternatively, in the case of the inverted staggered structure TFT, after forming a gate insulating film, plasma treatment is performed using PH 3 as a source gas, and then SiH is formed by plasma CVD method.
4 and B 2 H 6 mixed gas, or H in the mixed gas
2 or a mixed gas containing an inert gas such as He is used as a raw material to form B-containing a-Si. Then, the a-Si is irradiated with a laser to form poly-Si, and a TFT is formed.
Used for the channel layer of.

【0013】a−Siの結晶化に用いるレーザとして
は、a−Siに対する吸収係数の大きい紫外光であるエ
キシマレーザが適する。
An excimer laser, which is ultraviolet light having a large absorption coefficient for a-Si, is suitable as a laser used for crystallization of a-Si.

【0014】[0014]

【作用】レーザを照射してa−Siを結晶化する際、前
記a−Si中に導電性を示す不純物が含有している場
合、結晶化のしきいエネルギー値が低下する。従って、
前記不純物を含有しない場合と比較して低エネルギーで
poly−Si化することから、結晶化するa−Siの下地
膜へ熱ダメージを与えずに、グレインサイズの大きなpo
ly−Siを得ることができる。従って、結晶化するa−
Si中にn型及びp型の不純物を導入することで上記作
用を得ることができる。又、レーザを照射してpoly−S
i TFTを形成した場合、TFTのしきい電圧が負側
にシフトする現象がある。そのため、n型TFTの場合
には前記poly−Siをp型に、p型TFTの場合には前
記poly−Siをn型にすることで、前記現象を解決する
ことができる。さらに、不純物のド−プ量を制御するこ
とにより、TFTのしきい電圧を制御することができ
る。
When the laser irradiation is carried out to crystallize a-Si, if the a-Si contains an impurity exhibiting conductivity, the crystallization threshold energy value is lowered. Therefore,
Low energy compared to the case without the above impurities
Since it is poly-Si, it does not cause heat damage to the a-Si base film that crystallizes, and po with a large grain size is used.
ly-Si can be obtained. Therefore, a-
The above effect can be obtained by introducing n-type and p-type impurities into Si. Also, by irradiating laser, poly-S
When the iTFT is formed, there is a phenomenon that the threshold voltage of the TFT shifts to the negative side. Therefore, in the case of an n-type TFT, the above-mentioned poly-Si is set to the p-type, and in the case of a p-type TFT, the above-mentioned poly-Si is set to the n-type, whereby the above-mentioned phenomenon can be solved. Further, the threshold voltage of the TFT can be controlled by controlling the impurity doping amount.

【0015】TFTのチャネル層をゲート絶縁膜と接す
る側からpoly−Siとa−Siの二層構造にし、かつ、
前記poly−Siを上記要領で構成することにより、電界
が集中するソース・ドレイン電極と半導体層の接合部が
a−Siで構成させるため、poly−Siで接合を形成す
るよりもリーク電流を著しく低減できる。さらには、オ
ン電流が流れるチャネル領域は、結晶性の優れたpoly−
Siで構成されるため、高移動度が得られる。
The channel layer of the TFT has a two-layer structure of poly-Si and a-Si from the side in contact with the gate insulating film, and
By configuring the poly-Si in the above manner, the junction between the source / drain electrode and the semiconductor layer where the electric field is concentrated is made of a-Si, so that the leakage current is significantly larger than that when the junction is made of poly-Si. It can be reduced. Furthermore, the channel region in which the on-current flows is poly- with excellent crystallinity.
Since it is made of Si, high mobility can be obtained.

【0016】又、回路内蔵型TFT−LCDの回路部T
FT、或いは、回路部及び画素部TFTの両方に上記T
FTを適用することで、下地膜に熱ダメージを与えずに
高移動度のpoly−Si TFTが形成でき、駆動回路内
蔵型TFT−LCDを歩留まり良く製造できる。さら
に、画素部TFTに本発明を適用した場合、TFTが高
移動度であることから、TFTサイズを小さくでき、高
精細化,大画面化が実現できる。
The circuit portion T of the TFT-LCD with a built-in circuit
The above-mentioned T is applied to both the FT and the circuit part and the pixel part TFT
By applying FT, a poly-Si TFT having high mobility can be formed without giving heat damage to the underlying film, and a TFT-LCD with a built-in drive circuit can be manufactured with high yield. Further, when the present invention is applied to the pixel portion TFT, the TFT has a high mobility, so that the TFT size can be reduced, and high definition and a large screen can be realized.

【0017】製造方法としては、TFTの半導体層に使
用するpoly−Siを、プラズマCVD法により、SiH4
及びB26及びPH3 の混合ガス、或いは、前記混合ガ
ス中にH2 或いはHeなどの不活性ガスを添加した混合
ガスを原料として成膜した後、レーザ等のエネルギービ
ームを照射して形成したものとする。ここで、前記B2
6及びPH3 ガスのガス流量を制御することで、a−
Si中に所望のB及びPをドーピングすることができ
る。前記B及びPのドーピング量を制御するにより、T
FTのしきい電圧を制御することができる。a−Si中
にBやPがドーピングされているため、レーザを低エネ
ルギーで照射してもグレインサイズの大きなpoly−Si
が得られる。或いは、逆スタガ構造TFTの場合、ゲー
ト絶縁膜を形成した後、PH3 を原料ガスとしてプラズ
マ処理し、その後、プラズマCVD法により、SiH4
及びB26の混合ガス、或いは、前記混合ガス中にH2
或いはHeなどの不活性ガスを添加した混合ガスを原料
としてBを含んだa−Siを形成する。その後、レーザ
を照射してpoly−Si化し、TFTのチャネル層に用い
る。以上のようにすることでも、a−Siの結晶化に要
するしきいエネルギー値を小さくすることができる。
As a manufacturing method, poly-Si used for a semiconductor layer of a TFT is formed into a SiH 4 film by a plasma CVD method.
And a mixed gas of B 2 H 6 and PH 3 , or a mixed gas obtained by adding an inert gas such as H 2 or He to the mixed gas as a raw material, and then irradiating with an energy beam such as a laser. It is assumed to have been formed. Where the B 2
By controlling the gas flow rates of H 6 and PH 3 gas, a−
Desired B and P can be doped in Si. By controlling the doping amounts of B and P, T
The threshold voltage of the FT can be controlled. Since a-Si is doped with B or P, poly-Si with a large grain size can be obtained even if a laser is irradiated with low energy.
Is obtained. Alternatively, in the case of the inverted staggered structure TFT, after forming the gate insulating film, plasma treatment is performed using PH 3 as a source gas, and then SiH 4 is formed by plasma CVD method.
And a mixed gas of B 2 H 6 or H 2 in the mixed gas.
Alternatively, a mixed gas containing an inert gas such as He is used as a raw material to form a-Si containing B. After that, laser irradiation is performed to form poly-Si, which is used for the channel layer of the TFT. The threshold energy value required for crystallization of a-Si can also be reduced by the above-mentioned method.

【0018】結晶化に用いるレーザとしては、a−Si
に対する吸収係数の大きいエキシマレーザが適する。例
えば、XeClエキシマレーザの発振波長は、308n
mの紫外光領域である。そのため、Si表面の数10n
mの領域で吸収されるため、レーザエネルギーを効率良
く熱エネルギーに変換でき、結晶化には有効である。
The laser used for crystallization is a-Si
An excimer laser having a large absorption coefficient for is suitable. For example, the oscillation wavelength of the XeCl excimer laser is 308n.
It is the ultraviolet light region of m. Therefore, the number of Si surface is 10n
Since it is absorbed in the m region, laser energy can be efficiently converted into heat energy, which is effective for crystallization.

【0019】[0019]

【実施例】以下に、本発明の実施例を図面を用いて説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0020】実施例1 本発明を駆動用回路を内蔵した液晶表示装置に適用した
場合を示す。図1は、駆動用回路を内蔵した液晶表示装
置用アクティブマトリクス基板の概略を示す。画像を表
示する画素部102と、前記画素部に備えられているT
FTを駆動するための回路部101により構成されてい
る。本実施例では、前記画素部102及び回路部101
に用いるTFTを図1に示す構造とする。即ち、TFT
のチャネル層をゲート絶縁膜と接する側からpoly−Si
とa−Siの二層構造とし、かつ、前記poly−SiをB
及びPを含むa−Siにレーザを照射して形成したもの
とする。BやPを含むa−Siは、結晶化しやすく、低
エネルギーのレーザを照射しても結晶性の優れたpoly−
Siが得られる。従って、a−Siの下地膜に熱ダメー
ジを与えることはない。さらに、導電型をp型にしてお
くことで、TFTのディプレッションモードの特性を解
消できる。
Example 1 A case where the present invention is applied to a liquid crystal display device having a built-in drive circuit will be described. FIG. 1 schematically shows an active matrix substrate for a liquid crystal display device having a driving circuit built therein. Pixel portion 102 for displaying an image and T provided in the pixel portion
It is composed of a circuit unit 101 for driving the FT. In the present embodiment, the pixel portion 102 and the circuit portion 101
The TFT used for has the structure shown in FIG. That is, TFT
The channel layer of the poly-Si from the side in contact with the gate insulating film.
And a-Si have a two-layer structure, and the poly-Si is B
And is formed by irradiating a-Si containing P with laser. A-Si containing B and P is easily crystallized, and poly- which has excellent crystallinity even when irradiated with a low energy laser.
Si is obtained. Therefore, thermal damage is not given to the a-Si base film. Further, by setting the conductivity type to p-type, the characteristics of the depletion mode of the TFT can be eliminated.

【0021】次に、本実施例を実現するための製造方法
を以下に示す。ガラス基板1上にスパッタ法(DC10
0V,温度100℃)によりCrを120nm堆積した
後、ホトエッチング工程によりゲート電極2パタ−ンを
形成する。プラズマCVD法によりSiN膜3を350
nm(基板温度350℃,圧力0.6Torr ,パワー60
W、ガス流量SiH4 :NH3 :N2 =8:48:16
0sccm)堆積した後、B及びPを含んだa−Si4を4
0nmの膜厚で連続形成する。前記a−Si膜の形成条
件は、基板温度300℃、圧力0.6Torr ,パワ−40
W,ガス流量SiH4:0.1%B26(H2希釈):0.
5%PH3(H2 希釈)=20:15:15sccmとした。
その後、図2に示すようにエキシマレーザを170mJ
/cm2照射して前記a−Si膜を結晶化する。レーザ照
射後、a−Si6をプラズマCVD法により150nm
(基板温度300℃,圧力0.6Torr ,パワ−40W、
ガス流量SiH4 :H2 =15:40sccm)堆積し、続
いてn型Si7を40nm(基板温度250℃,圧力
0.6Torr,パワー60W,ガス流量SiH4:PH3
2=20:20:40sccm)堆積して、TFTを形成
する部分のSi膜を島状加工する。スパッタ法によりC
r,Al等を形成し、ソース・ドレイン電極8を形成し
た後、最後にプラズマCVD法によりパッシベーション
膜9としてSiNを1μm堆積する。図3は完成した逆
スタガ構造TFTの断面図を示す。前記poly−Si中の
B及びPの濃度は、TFT形成後に所望のしきい電圧に
なるようにドープ量を制御する。ドープ量の制御は、成
膜時のB26及びPH3 ガスの流量を変えることで容易
にできる。
Next, a manufacturing method for realizing this embodiment will be described below. Sputtering method (DC10
After depositing 120 nm of Cr at 0 V and a temperature of 100 ° C., a gate electrode 2 pattern is formed by a photoetching process. The SiN film 3 is deposited by plasma CVD to 350
nm (substrate temperature 350 ° C., pressure 0.6 Torr, power 60
W, gas flow rate SiH 4 : NH 3 : N 2 = 8: 48: 16
0 sccm) and then a-Si4 containing B and P was added to
The film is continuously formed with a film thickness of 0 nm. The conditions for forming the a-Si film are as follows: substrate temperature 300 ° C., pressure 0.6 Torr, power 40.
W, gas flow rate SiH 4 : 0.1% B 2 H 6 (H 2 dilution): 0.1
5% PH 3 (H 2 dilution) = 20: 15: 15 sccm.
After that, as shown in FIG.
/ Cm 2 irradiation to crystallize the a-Si film. After laser irradiation, a-Si6 is formed to 150 nm by plasma CVD method.
(Substrate temperature 300 ° C, pressure 0.6 Torr, power-40W,
Gas flow rate SiH 4 : H 2 = 15: 40 sccm) is deposited, and then n-type Si 7 is deposited to 40 nm (substrate temperature 250 ° C., pressure 0.6 Torr, power 60 W, gas flow rate SiH 4 : PH 3 :
H 2 = 20: 20: 40 sccm) is deposited, and the Si film in the portion where the TFT is formed is processed into an island shape. C by sputtering method
After forming r, Al, etc., and forming the source / drain electrodes 8, finally, SiN is deposited as a passivation film 9 by 1 μm by a plasma CVD method. FIG. 3 shows a sectional view of the completed inverted stagger structure TFT. The concentration of B and P in the poly-Si controls the doping amount so that a desired threshold voltage is obtained after the TFT is formed. The doping amount can be easily controlled by changing the flow rates of B 2 H 6 and PH 3 gas during film formation.

【0022】本発明の手段により形成したTFTと、従
来より製造されている不純物を含まないa−Siをレー
ザアニ−ルして形成したTFTの移動度を図4に示す。
図4は、移動度のエキシマレーザ照射エネルギー依存性
を示すが、本発明のTFTの方が、移動度が最大となる
エネルギーが低エネルギー側にシフトし、さらに従来技
術よりも高移動度が得られている。これにより、本発明
は、下地膜への熱ダメージの低減、TFTの高移動度
化、に適している。
FIG. 4 shows the mobilities of a TFT formed by the means of the present invention and a TFT formed by laser annealing an a-Si containing no impurities, which has been manufactured conventionally.
FIG. 4 shows the dependence of the mobility on the excimer laser irradiation energy, but the TFT of the present invention shifts the energy at which the mobility becomes maximum to the low energy side, and further obtains a higher mobility than the prior art. Has been. As a result, the present invention is suitable for reducing heat damage to the base film and increasing the mobility of the TFT.

【0023】以上のようにしてアクティブマトリクス基
板を製造することにより、図5に示す通り、従来では外
付けされていた駆動用LSI103を画素102と同一
基板上に内蔵できる。従って、画面サイズを変えること
なくモジュ−ルの小型化,軽量化を実現することができ
る。
By manufacturing the active matrix substrate as described above, as shown in FIG. 5, the driving LSI 103, which is conventionally attached externally, can be built in on the same substrate as the pixel 102. Therefore, the size and weight of the module can be reduced without changing the screen size.

【0024】ここでは、TFTの構造を逆スタガとした
が、正スタガ,コープレナー構造としても同様の効果が
得られる。
Although the structure of the TFT is an inverted stagger here, the same effect can be obtained with a normal stagger and coplanar structure.

【0025】実施例2 本発明を、駆動用回路部はpoly−Si TFT、画素部
はa−Si TFTで構成した駆動回路内蔵型アクティ
ブマトリクス基板の製造に適用した場合について、以下
図面(図6〜図11)を用いて説明する。
Example 2 The present invention is applied to the manufacture of a drive circuit built-in active matrix substrate having a driving circuit section made of poly-Si TFTs and a pixel section made of a-Si TFTs. Up to FIG. 11).

【0026】ガラス基板10上にスパッタ法によりAl
膜11を250nm堆積し、ゲート電極及び走査線にパ
ターニングした後、その表面層を陽極化成する(図
6)。プラズマCVD法で、SiN膜13を200n
m、B及びPをドープしたa−Si膜14を40nm連
続形成する。前記a−Si膜の形成条件は、基板温度3
00℃,圧力0.6Torr ,パワー40W,ガス流量Si
4:0.1%B26(H2 希釈):0.5%PH3(H2
希釈)=20:20:5sccmとする。質量分析の結果、
前記条件で形成したa−Si膜は、〔B濃度〕:〔P濃
度〕=12:1になる。前記条件で形成したa−Si膜
にレーザを照射することにより、低エネルギーでグレイ
ンサイズの大きなpoly−Siを得ることができる。又、
低エネルギーで結晶化できるため、下地膜に熱ダメージ
を与えずにpoly−Si化することができる。B及びPを
ドーピングしたa−Si膜14を形成した後、回路内蔵
部のみ局所的にエキシマレーザを170mJ/cm2 のエ
ネルギーで照射する(図7)。その後、プラズマCVD
法によりa−Si16を160nm、n型Si17を4
0nm連続形成し、TFTを形成する部分上のSi膜を
島状加工する(図8)。次に、スパッタ法により画素電
極となるITO膜18を形成した後、パターニングする
(図9)。その後、ソース・ドレイン電極及び信号線と
して、スパッタ法によりCr19を60nm,Al20
を400nm形成し、パターニングする。前記ソース・
ドレイン電極をマスクにし、TFTのチャネル上のn型
Siを選択除去する(図10)。最後に、全面にパッシ
ベーション膜として、プラズマCVD法でSiN膜21
を1μm堆積して、目的のアクティブマトリクス基板が
完成する(図11)。
Al is sputtered on the glass substrate 10.
After depositing the film 11 with a thickness of 250 nm and patterning the gate electrode and the scanning line, the surface layer is anodized (FIG. 6). The SiN film 13 of 200 n is formed by the plasma CVD method.
An a-Si film 14 doped with m, B and P is continuously formed in a thickness of 40 nm. The conditions for forming the a-Si film are a substrate temperature of 3
00 ℃, pressure 0.6Torr, power 40W, gas flow rate Si
H 4: 0.1% B 2 H 6 (H 2 dilution): 0.5% PH 3 (H 2
Dilution) = 20: 20: 5 sccm. Mass spectrometry results,
The a-Si film formed under the above conditions has a [B concentration]: [P concentration] = 12: 1. By irradiating the a-Si film formed under the above conditions with a laser, poly-Si having low energy and a large grain size can be obtained. or,
Since crystallization can be performed with low energy, poly-Si can be formed without giving heat damage to the base film. After forming the a-Si film 14 doped with B and P, an excimer laser is locally irradiated with an energy of 170 mJ / cm 2 only in the circuit built-in portion (FIG. 7). After that, plasma CVD
A-Si16 of 160 nm and n-type Si17 of 4 by
The Si film is continuously formed to a thickness of 0 nm, and the Si film on the portion where the TFT is formed is processed into an island shape (FIG. 8). Next, after forming the ITO film 18 to be the pixel electrode by the sputtering method, patterning is performed (FIG. 9). After that, as a source / drain electrode and a signal line, Cr19 of 60 nm and Al20 is formed by a sputtering method.
Is formed to a thickness of 400 nm and patterned. The source
Using the drain electrode as a mask, n-type Si on the channel of the TFT is selectively removed (FIG. 10). Finally, a SiN film 21 is formed on the entire surface by a plasma CVD method as a passivation film.
Of 1 μm is deposited to complete the target active matrix substrate (FIG. 11).

【0027】エキシマレーザを照射した際、不純物を含
まないa−Siと比較して、B及びPをドーピングした
a−Siは低エネルギーで結晶化が起こる。従って、本
実施例に示す製造方法により、ゲート絶縁膜のSiNに
熱ダメージを与えることなくpoly−Si化でき、高移動
度かつばらつきが小さいTFTを形成できる。従って、
歩留まり良く駆動回路内蔵型TFT−LCDを製造でき
る。本実施例の製造方法で形成したTFTの移動度は、
80cm2 /V・sが得られている。
When irradiated with an excimer laser, crystallization occurs at low energy in a-Si doped with B and P as compared with a-Si containing no impurities. Therefore, according to the manufacturing method of this embodiment, the SiN of the gate insulating film can be made into poly-Si without causing thermal damage, and a TFT having high mobility and small variation can be formed. Therefore,
A TFT-LCD with a built-in drive circuit can be manufactured with good yield. The mobility of the TFT formed by the manufacturing method of this embodiment is
80 cm 2 / V · s is obtained.

【0028】又、画素部TFTを上記回路部TFTのよ
うなpoly−Si TFTで構成しても同様な効果が得ら
れる。さらに、上記実施例では、TFTの構造を逆スタ
ガとしたが、その他正スタガ,コープレナー構造でも同
様の効果が得られる。
Further, the same effect can be obtained even if the pixel section TFT is composed of a poly-Si TFT like the above circuit section TFT. Further, in the above embodiment, the structure of the TFT is an inverted staggered structure, but the same effect can be obtained with other positive staggered and coplanar structures.

【0029】[0029]

【発明の効果】本発明により、高性能なTFTを形成す
ることができる。さらには、前記TFTをLCDのスイッ
チング素子に用いることにより、高精細LCD,大画面
LCD,駆動用回路内蔵LCDを提供することができ
る。
According to the present invention, a high performance TFT can be formed. Furthermore, by using the TFT as a switching element of an LCD, it is possible to provide a high-definition LCD, a large-screen LCD, and an LCD with a built-in driving circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】駆動用回路内蔵アクティブマトリクス基板の概
略図である。
FIG. 1 is a schematic view of an active matrix substrate with a built-in driving circuit.

【図2】レーザ照射時の断面構造図である。FIG. 2 is a cross-sectional structure diagram at the time of laser irradiation.

【図3】TFTの完成断面図である。FIG. 3 is a completed sectional view of a TFT.

【図4】移動度のレーザ照射エネルギー依存性を示す図
である。
FIG. 4 is a diagram showing dependence of mobility on laser irradiation energy.

【図5】アクティブマトリクス基板の構成図である。FIG. 5 is a configuration diagram of an active matrix substrate.

【図6】陽極化成後の断面図である。FIG. 6 is a cross-sectional view after anodization.

【図7】レーザ照射時の断面図である。FIG. 7 is a cross-sectional view at the time of laser irradiation.

【図8】Siエッチング後の断面構造図である。FIG. 8 is a cross-sectional structure diagram after Si etching.

【図9】ITOパターニング後の断面図である。FIG. 9 is a cross-sectional view after ITO patterning.

【図10】ソース・ドレイン形成後の断面図である。FIG. 10 is a cross-sectional view after forming a source / drain.

【図11】パッシベーション膜形成後の断面図である。FIG. 11 is a cross-sectional view after forming a passivation film.

【符号の説明】[Explanation of symbols]

1…ガラス基板、2…ゲート電極、3…SiN、4…
B:Pドープa−Si、5…B:Pドープpoly−Si、
6…a−Si、7…n型Si、8…ソース・ドレイン電
極、9…パッシベーション膜、10…ガラス基板、11
…Al、12…陽極化成膜、13…SiN、14…B:
Pドープa−Si、15…B:Pドープpoly−Si、1
6…a−Si、17…n型Si、18…ITO、19…
Cr、20…Al、21…SiN、101…回路部、1
02…画素部、103…駆動用LSI。
1 ... Glass substrate, 2 ... Gate electrode, 3 ... SiN, 4 ...
B: P-doped a-Si, 5 ... B: P-doped poly-Si,
6 ... a-Si, 7 ... n type Si, 8 ... source / drain electrodes, 9 ... passivation film, 10 ... glass substrate, 11
... Al, 12 ... Anodized film formation, 13 ... SiN, 14 ... B:
P-doped a-Si, 15 ... B: P-doped poly-Si, 1
6 ... a-Si, 17 ... n type Si, 18 ... ITO, 19 ...
Cr, 20 ... Al, 21 ... SiN, 101 ... Circuit part, 1
02 ... Pixel portion, 103 ... Driving LSI.

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板上にゲート電極,ゲート絶縁
膜,チャネル層,n型不純物層及びソース・ドレイン電
極を構成要素とする複数の薄膜トランジスタをスイッチ
ング素子として具備した液晶表示装置において、前記チ
ャネル層がp型及びn型の不純物を含む薄膜多結晶シリ
コンで構成され、かつ、前記薄膜多結晶シリコンの導電
型がp型であることを特徴とする液晶表示装置。
1. A liquid crystal display device comprising a plurality of thin film transistors each having a gate electrode, a gate insulating film, a channel layer, an n-type impurity layer and a source / drain electrode as a switching element on an insulating substrate, the channel being a channel. A liquid crystal display device, wherein the layer is composed of thin film polycrystalline silicon containing p-type and n-type impurities, and the conductivity type of the thin film polycrystalline silicon is p-type.
【請求項2】絶縁性基板上にゲート電極,ゲート絶縁
膜,チャネル層,p型不純物層及びソース・ドレイン電
極を構成要素とする複数の薄膜トランジスタをスイッチ
ング素子として具備した液晶表示装置において、前記チ
ャネル層がp型及びn型の不純物を含む薄膜多結晶シリ
コンで構成され、かつ、前記薄膜多結晶シリコンの導電
型がn型であることを特徴とする液晶表示装置。
2. A liquid crystal display device comprising a plurality of thin film transistors each having a gate electrode, a gate insulating film, a channel layer, a p-type impurity layer and a source / drain electrode as a switching element on an insulating substrate as a switching element. A liquid crystal display device, wherein the layer is composed of thin film polycrystalline silicon containing p-type and n-type impurities, and the conductivity type of the thin film polycrystalline silicon is n-type.
【請求項3】絶縁性基板上に、ゲート電極,ゲート絶縁
膜,チャネル層,n型不純物層、及びソース・ドレイン
電極を構成要素とする複数の第1の薄膜トランジスタ
と、ゲート電極,ゲート絶縁膜,チャネル層,p型不純
物層、及びソース・ドレイン電極を構成要素とする複数
の第2の薄膜トランジスタを、スイッチング素子として
具備した液晶表示装置において、前記第1の薄膜トラン
ジスタのチャネル層がp型及びn型の不純物を含む薄膜
多結晶シリコンで構成され、かつ、前記第1の薄膜トラ
ンジスタのチャネル層の導電型がp型であり、前記第2
の薄膜トランジスタのチャネル層がp型及びn型の不純
物を含む薄膜多結晶シリコンで構成され、かつ、前記第
2の薄膜トランジスタのチャネル層の導電型がn型であ
ることを特徴とする液晶表示装置。
3. A plurality of first thin film transistors having a gate electrode, a gate insulating film, a channel layer, an n-type impurity layer, and source / drain electrodes as constituent elements, a gate electrode, and a gate insulating film on an insulating substrate. , A channel layer, a p-type impurity layer, and a plurality of second thin film transistors having source / drain electrodes as constituent elements in a liquid crystal display device, wherein the channel layer of the first thin film transistor is p-type and n-type. A thin film polycrystalline silicon containing a p-type impurity, and the conductivity type of the channel layer of the first thin film transistor is p-type;
2. The liquid crystal display device, wherein the channel layer of the thin film transistor is formed of thin film polycrystalline silicon containing p-type and n-type impurities, and the conductivity type of the channel layer of the second thin film transistor is n-type.
【請求項4】請求項1,2又は3において、前記液晶表
示装置が、画像を表示する画素電極を駆動するための複
数の薄膜トランジスタを備えた画素部と、前記画素部を
駆動するための複数の薄膜トランジスタを備えた回路部
により構成されていることを特徴とする液晶表示装置。
4. The pixel unit according to claim 1, wherein the liquid crystal display device includes a plurality of thin film transistors for driving a pixel electrode for displaying an image, and a plurality of pixel units for driving the pixel unit. 2. A liquid crystal display device comprising a circuit section including the thin film transistor.
【請求項5】絶縁性基板上に画像を表示する画素電極を
駆動するための第1の複数の薄膜トランジスタと、前記
第1の複数の薄膜トランジスタを駆動する回路を構成す
るための第2の複数の薄膜トランジスタを具備し、前記
薄膜トランジスタが、ゲート電極,ゲート絶縁膜,チャ
ネル層,不純物シリコン層、及びソース・ドレイン電極
により構成される液晶表示装置において、前記第2の薄
膜トランジスタのチャネル層がp型及びn型の不純物を
含む薄膜多結晶シリコンにより構成され、かつ、前記第
2の薄膜トランジスタのチャネル層の導電型が、前記第
2の薄膜トランジスタの不純物シリコン層の導電型と逆
導電型であり、前記第1の薄膜トランジスタのチャネル
層はp型及びn型の不純物を含む薄膜非晶質シリコンに
より構成されることを特徴とする液晶表示装置。
5. A first plurality of thin film transistors for driving a pixel electrode for displaying an image on an insulating substrate, and a second plurality of thin film transistors for forming a circuit for driving the first plurality of thin film transistors. A liquid crystal display device comprising a thin film transistor, the thin film transistor including a gate electrode, a gate insulating film, a channel layer, an impurity silicon layer, and source / drain electrodes, wherein the channel layer of the second thin film transistor is p-type and n-type. And a channel layer of the second thin film transistor has a conductivity type opposite to that of the impurity silicon layer of the second thin film transistor. The channel layer of this thin film transistor is composed of thin film amorphous silicon containing p-type and n-type impurities. The liquid crystal display device according to claim.
【請求項6】絶縁性基板上にゲート電極,ゲート絶縁
膜,チャネル層,不純物シリコン層、及びソース・ドレ
イン電極を構成要素とする複数の薄膜トランジスタをス
イッチング素子として具備した液晶表示装置において、
前記薄膜トランジスタのチャネル層をゲート絶縁膜と接
する側から多結晶シリコンと非晶質シリコンの二層構造
とし、前記多結晶シリコンがp型及びn型の不純物を含
み、かつ、前記多結晶シリコンの導電型が前記不純物シ
リコン層の導電型と逆導電型であることを特徴とする液
晶表示装置。
6. A liquid crystal display device comprising, as a switching element, a plurality of thin film transistors having a gate electrode, a gate insulating film, a channel layer, an impurity silicon layer, and source / drain electrodes as constituent elements on an insulating substrate.
The channel layer of the thin film transistor has a two-layer structure of polycrystalline silicon and amorphous silicon from the side in contact with the gate insulating film, the polycrystalline silicon contains p-type and n-type impurities, and the conductivity of the polycrystalline silicon is A liquid crystal display device, wherein the type is a conductivity type opposite to the conductivity type of the impurity silicon layer.
【請求項7】絶縁性基板上に画像を表示する画素電極を
駆動するための第1の複数の薄膜トランジスタと、前記
第1の複数の薄膜トランジスタを駆動する回路を構成す
るための第2の複数の薄膜トランジスタを具備し、前記
薄膜トランジスタが、ゲート電極,ゲート絶縁膜,チャ
ネル層,不純物シリコン層、及びソース・ドレイン電極
により構成される液晶表示装置において、前記第1及び
第2の薄膜トランジスタのチャネル層をゲート絶縁膜と
接する側から多結晶シリコンと非晶質シリコンの二層構
造とし、前記多結晶シリコンがp型及びn型の不純物を
含み、かつ、前記多結晶シリコンの導電型が前記第1及
び第2の薄膜トランジスタの不純物シリコン層の導電型
と逆導電型であることを特徴とする液晶表示装置。
7. A first plurality of thin film transistors for driving a pixel electrode for displaying an image on an insulating substrate, and a second plurality of thin film transistors for configuring a circuit for driving the first plurality of thin film transistors. A liquid crystal display device comprising a thin film transistor, the thin film transistor including a gate electrode, a gate insulating film, a channel layer, an impurity silicon layer, and source / drain electrodes, wherein the channel layers of the first and second thin film transistors are gated. A two-layer structure of polycrystalline silicon and amorphous silicon is formed from the side in contact with the insulating film, the polycrystalline silicon contains p-type and n-type impurities, and the conductivity type of the polycrystalline silicon is the first and the second. 2. A liquid crystal display device having a conductivity type opposite to that of the impurity silicon layer of the thin film transistor of 2.
【請求項8】絶縁性基板上に画像を表示する画素電極を
駆動するための第1の複数の薄膜トランジスタと、前記
第1の複数の薄膜トランジスタを駆動する回路を構成す
るための第2の複数の薄膜トランジスタを具備し、前記
薄膜トランジスタが、ゲート電極,ゲート絶縁膜,チャ
ネル層,不純物シリコン層、及びソース・ドレイン電極
により構成される液晶表示装置において、前記第2の薄
膜トランジスタのチャネル層をゲート絶縁膜と接する側
から多結晶シリコンと非晶質シリコンの二層構造とし、
前記多結晶シリコンがp型及びn型の不純物を含み、か
つ、前記多結晶シリコンの導電型が前記第2の薄膜トラ
ンジスタの不純物シリコン層の導電型と逆導電型である
ことを特徴とする液晶表示装置。
8. A first plurality of thin film transistors for driving a pixel electrode for displaying an image on an insulating substrate, and a second plurality of thin film transistors for forming a circuit for driving the first plurality of thin film transistors. A liquid crystal display device comprising a thin film transistor, the thin film transistor comprising a gate electrode, a gate insulating film, a channel layer, an impurity silicon layer, and source / drain electrodes, wherein the channel layer of the second thin film transistor is a gate insulating film. From the contact side, it has a two-layer structure of polycrystalline silicon and amorphous silicon,
A liquid crystal display, wherein the polycrystalline silicon contains p-type and n-type impurities, and the conductivity type of the polycrystalline silicon is opposite to the conductivity type of the impurity silicon layer of the second thin film transistor. apparatus.
【請求項9】請求項1,2,3,4,5,6,7又は8
において、前記多結晶シリコンがn型の際には〔n型不
純物濃度〕/〔p型不純物濃度〕≧10、前記多結晶シ
リコンがp型の際には〔p型不純物濃度〕/〔n型不純
物濃度〕≧10とすることを特徴とする液晶表示装置。
9. Claims 1, 2, 3, 4, 5, 6, 7 or 8
[N-type impurity concentration] / [p-type impurity concentration] ≧ 10 when the polycrystalline silicon is n-type, and [p-type impurity concentration] / [n-type when the polycrystalline silicon is p-type Impurity concentration] ≧ 10. A liquid crystal display device.
【請求項10】請求項1,2,3,4,5,6,7,8
又は9において、前記p型不純物がボロンであり、前記
n型不純物がリンであることを特徴とする液晶表示装
置。
10. Claims 1, 2, 3, 4, 5, 6, 7, 8
Or 9, wherein the p-type impurity is boron and the n-type impurity is phosphorus.
【請求項11】請求項1,2,3,4,5,6,7,
8,9又は10において、前記多結晶シリコンは、レー
ザを照射して形成したことを特徴とする液晶表示装置の
製造方法。
11. Claims 1, 2, 3, 4, 5, 6, 7,
8. The method for manufacturing a liquid crystal display device according to 8, 9, or 10, wherein the polycrystalline silicon is formed by irradiating a laser.
【請求項12】請求項11において、前記p型及びn型
不純物の導入をレーザ照射前とすることを特徴とする液
晶表示装置の製造方法。
12. The method of manufacturing a liquid crystal display device according to claim 11, wherein the p-type and n-type impurities are introduced before laser irradiation.
【請求項13】請求項12において、前記多結晶シリコ
ンを、プラズマCVD法により、SiH及びB6
及びPH3 の混合ガス、或いは、前記混合ガス中にH2
或いはHeなどの不活性ガスを添加した混合ガスを原料
として非晶質シリコンを形成した後、レーザを照射して
形成することを特徴とする液晶表示装置の製造方法。
13. The polycrystalline silicon according to claim 12, wherein SiH 4 and B 2 H 6 are formed by plasma CVD.
And a mixed gas of PH 3 or H 2 in the mixed gas.
Alternatively, a method of manufacturing a liquid crystal display device, which comprises forming amorphous silicon using a mixed gas to which an inert gas such as He is added as a raw material and then irradiating a laser.
【請求項14】請求項12において、ゲート絶縁膜を形
成した後、PH3 を原料ガスとしてプラズマ処理し、そ
の後、プラズマCVD法により、SiH4 及びB26
混合ガス、或いは、前記混合ガス中にH2 或いはHeな
どの不活性ガスを添加した混合ガスを原料として非晶質
シリコンを形成した後、レーザを照射して形成すること
を特徴とする液晶表示装置の製造方法。
14. The method according to claim 12, wherein after the gate insulating film is formed, plasma treatment is performed using PH 3 as a source gas, and then a mixed gas of SiH 4 and B 2 H 6 or the mixed gas is formed by a plasma CVD method. A method for manufacturing a liquid crystal display device, which comprises forming amorphous silicon using a mixed gas obtained by adding an inert gas such as H 2 or He in a gas as a raw material and then irradiating a laser.
【請求項15】請求項11,12,13又は14におい
て、前記多結晶シリコンを形成する手段にエキシマレー
ザを用いることを特徴とする液晶表示装置の製造方法。
15. A method of manufacturing a liquid crystal display device according to claim 11, 12, 13 or 14, wherein an excimer laser is used as a means for forming the polycrystalline silicon.
JP19372092A 1992-07-21 1992-07-21 Liquid-crystal display device and its manufacture Pending JPH0645607A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19372092A JPH0645607A (en) 1992-07-21 1992-07-21 Liquid-crystal display device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19372092A JPH0645607A (en) 1992-07-21 1992-07-21 Liquid-crystal display device and its manufacture

Publications (1)

Publication Number Publication Date
JPH0645607A true JPH0645607A (en) 1994-02-18

Family

ID=16312677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19372092A Pending JPH0645607A (en) 1992-07-21 1992-07-21 Liquid-crystal display device and its manufacture

Country Status (1)

Country Link
JP (1) JPH0645607A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200837B1 (en) 1998-06-30 2001-03-13 Hyundai Electronics Industries Co., Ltd. Method of manufacturing thin film transistor
JP2009283928A (en) * 2008-04-21 2009-12-03 Semiconductor Energy Lab Co Ltd Thin film transistor and manufacturing method thereof
WO2011145286A1 (en) * 2010-05-20 2011-11-24 パナソニック株式会社 Production method for thin-film semiconductor device for display
WO2012153364A1 (en) * 2011-05-10 2012-11-15 パナソニック株式会社 Thin film semiconductor device for displays, and method for producing thin film semiconductor device for displays

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200837B1 (en) 1998-06-30 2001-03-13 Hyundai Electronics Industries Co., Ltd. Method of manufacturing thin film transistor
JP2009283928A (en) * 2008-04-21 2009-12-03 Semiconductor Energy Lab Co Ltd Thin film transistor and manufacturing method thereof
WO2011145286A1 (en) * 2010-05-20 2011-11-24 パナソニック株式会社 Production method for thin-film semiconductor device for display
WO2011145149A1 (en) * 2010-05-20 2011-11-24 パナソニック株式会社 Process for production of thin film semiconductor device for displaying purposes
US8623715B2 (en) 2010-05-20 2014-01-07 Panasonic Corporation Method for fabricating thin-film semiconductor device for display
WO2012153364A1 (en) * 2011-05-10 2012-11-15 パナソニック株式会社 Thin film semiconductor device for displays, and method for producing thin film semiconductor device for displays
US8835235B2 (en) 2011-05-10 2014-09-16 Panasonic Corporation Thin-film semiconductor device and method for fabricating thin-film semiconductor device

Similar Documents

Publication Publication Date Title
JP3173854B2 (en) Method for manufacturing thin-film insulated gate semiconductor device and semiconductor device manufactured
US6452213B1 (en) Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same
JPH1187720A (en) Semiconductor device and liquid crystal display device
US5767529A (en) Thin-film transistor having a plurality of island-like regions
JP3224215B2 (en) Method for manufacturing thin-film insulated gate semiconductor device
JPH09266316A (en) Semiconductor element
JPH0659278A (en) Liquid crystal display device and its production
US7015122B2 (en) Method of forming polysilicon thin film transistor
JPH0645607A (en) Liquid-crystal display device and its manufacture
JP3244518B2 (en) Active matrix substrate manufacturing method
JP4035019B2 (en) Manufacturing method of semiconductor device
KR20050070240A (en) Poly silicon thin film transistor and the fabrication method thereof
JP3845566B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
JP2540688B2 (en) Semiconductor device and manufacturing method thereof
US7271410B2 (en) Active matrix circuit
JPH0697193A (en) Semiconductor device and manufacture thereof
JP3845569B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
JP3813639B2 (en) Semiconductor device, liquid crystal electro-optical device, and manufacturing method of semiconductor device
JP3108998B2 (en) Active matrix substrate and method of manufacturing active matrix substrate
KR20050045983A (en) Optical mask for crystallization of amorphous silicon
JPH08339972A (en) Manufacture of thin film transistor and liquid crystal display using it
JP3244387B2 (en) Thin film semiconductor device
JP3084252B2 (en) Method for manufacturing inverted staggered insulated gate semiconductor device
JPH0982970A (en) Unsingle crystal semiconductor device and manufacture thereof
JP3225231B2 (en) Method for manufacturing semiconductor integrated circuit