JPH08335665A - ワイヤボンドなしモジュールパッケージおよび製造方法 - Google Patents

ワイヤボンドなしモジュールパッケージおよび製造方法

Info

Publication number
JPH08335665A
JPH08335665A JP8163922A JP16392296A JPH08335665A JP H08335665 A JPH08335665 A JP H08335665A JP 8163922 A JP8163922 A JP 8163922A JP 16392296 A JP16392296 A JP 16392296A JP H08335665 A JPH08335665 A JP H08335665A
Authority
JP
Japan
Prior art keywords
conductive material
cavity
regions
semiconductor die
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8163922A
Other languages
English (en)
Other versions
JP4094075B2 (ja
Inventor
Guillermo L Romero
ギラーモ・エル・ロマーロ
Samuel J Anderson
サミュエル・ジェイ・アンダーソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH08335665A publication Critical patent/JPH08335665A/ja
Application granted granted Critical
Publication of JP4094075B2 publication Critical patent/JP4094075B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ワイヤボンドの必要をなくしたモジュールパ
ッケージを提供し小型かつ信頼性の高い構造を実現す
る。 【解決手段】 複数のポケットを画定するＡｌＮ基板２
０をその中に有する空洞１６を備えた多孔性ＳｉＣのモ
ールドされたプリフォーム１５を含むワイヤボンドなし
モジュールパッケージおよび製造方法である。プリフォ
ーム１５はＡｌによって浸透されかつ該Ａｌは各ポケッ
トに被着される。半導体ダイ３０，３１が前記ポケット
の１つにおけるＡｌの上に実装される。前記Ａｌを覆い
かつそこを通る開口３６〜４６を画定する誘電体層３５
が配置されてアルミニウムおよびダイ３０，３１への接
続を露出する。ダイ３０，３１および前記Ａｌと接触す
る誘電体層３５の上に導電性材料が被着され、端子３
６，３７，３８，３９およびダイ３０，３１とこれらの
端子との間に相互接続５５，５６，５７を画定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、１つまたはそれ以
上の半導体チップを含みおのおののチップ上に数多くの
半導体装置を備えたモジュールパッケージに関する。
【０００２】
【従来の技術】数多くの用途において、半導体ダイは複
数の半導体装置を含むモジュールの形で製造される。こ
れらのモジュールは次に特定の用途に適合させるために
何らかの望ましい形式でパッケージングされる。モジュ
ールをパッケージングするためには、種々の半導体装置
および／またはダイを相互接続しかつ次に該半導体装置
および／またはダイを外部リードに接続する必要があ
り、これら外部リードを通してパッケージが回路内に電
気的に接続できる。生じ得る主たる問題は外部リードへ
の相互接続および接続は一般にワイヤボンディングによ
って形成されることである。
【０００３】
【発明が解決しようとする課題】ワイヤボンディング工
程は低速であり、高価でありかつかなり低い歩留りにつ
ながる。この分野で知られているように、ワイヤボンデ
ィング用マシンは非常に高価でありかつ製造されるおの
おのの異なるモジュールおよび／またはパッケージに対
して再プログラムされなければならない。また、ワイヤ
ボンディング用マシンは半導体ダイをそれらがボンディ
ングされる際に損傷する傾向が強い。ワイヤボンドはパ
ッケージングの間に容易に破壊されかつ、それらが半導
体ダイおよび／またはモジュールの表面の上に配置され
なければならないため、最終的なパッケージの寸法をか
なり増大させる。
【０００４】一例として、電力用パッケージにおいて
は、並列に接続された１０〜３０もの装置（ｄｅｖｉｃ
ｅｓ）を有することはまれなことではない。一般に、前
記装置のおのおのは複数エレメント（ｍｕｌｔｉ−ｅｌ
ｅｍｅｎｔ）装置であり、装置ごとに数多くの接続、ま
たはワイヤボンドを必要とする。また、電力用パッケー
ジは一般に複数の接続を含むある形式の制御および／ま
たは電子スイッチを含む。典型的な電力用パッケージは
数１０から数１００のワイヤボンドを含み、そのおのお
のはワイヤボンダが半導体ダイを損傷する機会を与え
る。１つの動作に対してワイヤボンディングマシンのパ
ラメータは設定されかつ最適化されるが、力、エネル
ギ、取付具（ｆｉｘｔｕｒｅ）のアライメント、カッタ
の残留物の集積、あるいは他のパラメータのわずかな変
動が半導体ダイが損傷される条件を生じ得る。
【０００５】ワイヤボンディングを必要としない技術を
開発することがいくつかの観点から有利であろう。
【０００６】従って、本発明の目的はワイヤボンドなし
またはワイヤボンドレス（ｗｉｒｅｂｏｎｄｌｅｓｓ）
モジュールパッケージを提供することにある。
【０００７】本発明の他の目的は、ワイヤボンドの必要
性を除去するためにモジュールパッケージを製造する新
規なかつ改善された方法を提供することにある。
【０００８】本発明のさらに他の目的は、従来のパッケ
ージよりも小型でありかつよりがんじょうな新規かつ改
善されたワイヤボンドなしモジュールパッケージを提供
することにある。
【０００９】本発明のさらに他の目的は、標準的な半導
体プロセス技術を使用して製造される新規なかつ改善さ
れたワイヤボンドなしモジュールパッケージを提供する
ことにある。
【００１０】本発明のさらに他の目的は、前記プロセス
にヒートシンクを含む新規なかつ改善されたワイヤボン
ドなしモジュールパッケージを提供することにある。
【００１１】
【課題を解決するための手段】上記および他の問題は本
発明のワイヤボンドなしモジュールパッケージを製造す
る方法において少なくとも部分的に解決されかつ上記お
よび他の目的は実現される。このワイヤボンドなしモジ
ュールパッケージを製造する方法は、プリフォームにそ
の中に画定された空洞を提供する段階、前記空洞を複数
の別個の領域に分割する誘電体仕切りを前記空洞に提供
する段階、そして第１の導電性材料の複数の部分を、前
記複数の領域のおのおのに１つ、配置する段階を含み、
前記誘電体仕切りは前記第１の導電性材料のおのおのの
部分を前記第１の導電性材料のすべての他の部分から電
気的に隔離する。半導体ダイが次に前記第１の導電性材
料の第１の部分の上に前記複数の領域の１つに実装され
かつ誘電体層が前記複数の領域のおのおのにおける第１
の導電性材料の複数の部分の上に配置され、該誘電体層
はそこをとおりかつ第１の導電性材料の一部の面を露出
しかつ半導体ダイへの接続を露出するよう配置された開
口を有する。第２の導電性材料の一部が次に前記誘電体
層の上に配置され、前記接続を前記半導体ダイおよび前
記第１の導電性材料の一部の露出された面に接触させか
つ外部端子および半導体ダイと外部端子の間の相互接続
を画定する。
【００１２】好ましい実施形態では、前記プリフォーム
は多孔性（ｐｏｒｏｕｓ）シリコンカーバイドからモー
ルドされかつ前記誘電体仕切りはその中に形成された複
数のポケットを備えた窒化アルミニウムのモールドされ
たあるいはプレスによる基板として提供される。前記基
板は前記プリフォームの空洞内に配置されかつ前記プリ
フォームおよびポケットはアルミニウムを浸透される。
前記半導体ダイはアルミニウムの上に実装されかつ該ダ
イと外部接続の間に相互接続が形成される。
【００１３】
【発明の実施の形態】次に図１〜図９を参照すると、本
発明に係わるワイヤボンドなしモジュールパッケージを
製造するプロセスにおける種々のステップが示されてい
る。特に図１を参照すると、プリフォームまたは予備的
形成品１５が示されており、該プリフォーム１５はその
中に形成された中央に位置するほぼ四角形の空洞１６を
有する。この特定の例では、プリフォーム１５は多孔性
シリコンカーバイド（ＳｉＣ）をよく知られたプロセス
で所望の形状にモールドすることにより形成される。ま
た、この特定の実施形態では、説明される概略的な寸法
に関して完全に理解するために、プリフォーム１５はほ
ぼ１インチ（約２５．４ｍｍ）幅、２インチ（約５０．
８ｍｍ）長さおよび０．０５５インチ（約１．４０ｍ
ｍ）の厚さである。空洞１６に加えて、プリフォーム１
５は空洞１６のおのおのの側にそこを通って伸びている
実装孔１７が形成されている。この特定の実施形態では
単一の空洞が示されているが、もし必要であれば、付加
的な空洞を形成できかつ空洞１６について説明したのと
同様に使用できることが以下の説明から理解できるであ
ろう。
【００１４】次に図２を参照すると、空洞１６を複数の
別個の領域に分割するために空洞１６内に複数の誘電体
仕切りが形成されている。この特定の例では、該仕切り
はプリフォーム１５の空洞１６内に適合するよう誘電体
基板２０を形成することによって提供される。基板２０
は、セラミック様の窒化アルミニウム（ＡｌＮ）、酸化
アルミニウム（Ａｌ２Ｏ３）、酸化ベリリウム（Ｂｅ
Ｏ）、その他のような絶縁材料からよく知られたプロセ
スによりモールドされまたはプレス加工され、かつ別個
の領域２１，２２，２３および２４を含み、これらの領
域のすべては基板２０の壁または仕切りによりお互いか
ら電気的に隔離または絶縁されている。基板２０は（図
２に示されるように）空洞１６内にまさつ係合され、前
記別個の領域２１〜２４は基板２０に生成されたほぼ外
側に開いたくぼみまたはポケットでありかつ実質的に任
意の所望の形状を持つことができることに注目すべきで
ある。
【００１５】基板２０を空洞１６にまさつ係合した後、
構造全体はモールド中に置かれかつ液体アルミニウム合
金によって浸透され該液体アルミニウム合金は次に冷却
されて該アルミニウムを凝固する。技術的に知られてい
るように、前記浸透プロセスは多孔性シリコンカーバイ
ドの隙間を充填しそれによって新しく形成された金属マ
トリクス複合体（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐ
ｏｓｉｔｅ：ＭＭＣ）が非常に良好な熱導体となるよう
にする。また、前記浸透は基板２０を空洞１６に固定的
に係合させかつ領域２１〜２４のおのおのに導電性の面
を形成する。当業者によく理解されるように、領域２１
〜２４のおのおのにおける導電性のアルミニウム面はお
互いから電気的に絶縁されているが、窒化アルミニウム
は比較的薄くかつ熱を伝達できるため、ＭＭＣベースプ
レート（プリフォーム１５を含む）は構造全体のヒート
シンクとして動作する。
【００１６】図３を参照することにより分かるように、
領域２２，２３および２４は基板２０のエッジと実質的
に同じレベルにアルミニウムによって満たされかつ領域
２１は２つの浅い空洞２６および２７を画定するように
アルミニウムによって満たされる。浅い空洞２６を含
む、空洞１６の基板２０および基板２０におけるアルミ
ニウムの関係を示す断面図が図４に与えられている。浅
い空洞２６および２７は共にアルミニウム領域２１に形
成されかつ、従って、お互いに電気的に絶縁されていな
い。
【００１７】次に図５に移ると、半導体ダイ３０および
３１が、ソルダリング、導電性接着剤、その他のよう
な、任意の都合のよい手段により、それぞれ、浅い空洞
２６および２７内に実装されている。この特定の例で
は、ダイ３０および３１の下部または後部面は物理的に
かつ電気的に領域２１におけるアルミニウムの面に結合
されている。この場合、浅い空洞２６および２７は半導
体ダイ３０および３１の上部面が実質的に領域２１にお
けるかつ領域２２〜２４におけるアルミニウムの上部面
と同じ高さとなるような深さで形成される。従って、構
造全体の上部面は実質的に平坦になる。
【００１８】この特定の実施形態では、ダイ３０は高電
力ＩＧＢＴスイッチを形成するために並列に接続された
複数の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）
セル、および該スイッチの状態を決定するよう設計され
たエミッタ検知回路を含む。ダイ３０の下部（反対側）
面は回路の１つの端子、特にコレクタ、である。上部面
はエミッタ接続、ゲート接続および前記検知回路を有す
る。ダイ３１はパワーダイオードを形成するために並列
に接続された複数のダイオードを含み、ダイ３１の下部
（反対側）面は前記複数のダイオードの一方の端子であ
りかつ上部面は反対側の端子である。
【００１９】誘電体材料の層３５がすべてのダイおよび
空洞１５内のアルミニウムを覆うように空洞１５の上に
被着されまたは配置される。すぐ後に説明するように、
層３５は仕上げ構造（ｆｉｎｉｓｈｅｄ ｓｔｒｕｃｔ
ｕｒｅ）に留められかつそれが後の操作の間に損傷され
ないような特性に選択されるべきである。典型的な例と
して、層３５は標準的なフォトレジストまたはポリイミ
ドのフォトレジストを含むことができまた形成すること
ができる。これらの材料は所望の層に比較的容易に形成
できかついったん層が形成されると容易に操作すること
ができる。
【００２０】図６に示されるように、領域２１〜２４の
アルミニウムの一部の面を露出しかつ半導体ダイ３０お
よび３１への接続を露出するように層３５を通して複数
の開口が形成される。特に、この例では、開口３６，３
７，３８および３９は、それぞれ、領域２３，２４，２
１および２２のアルミニウムの面の一部を露出するよう
形成される。一対の間隔を開けた開口４１および４２が
領域２３のアルミニウムの一部および領域２４のアルミ
ニウムの一部の面を露出するように層３５を通して形成
される。第２の対の開口４３および４４が開口４１およ
び４２と間隔をあけた関係でかつエミッタ検知回路への
および前記ＩＧＢＴのおのおのに対するゲート回路への
ダイ３０上の接続に対しそれぞれ上に横たわる関係で形
成される。複数の開口４５（８個）がＩＧＢＴのおのお
ののエミッタに対する接続を露出するようダイ３０の上
に横たわって層３５を通り形成される。また、開口４６
がダイ３１の上部面への接続を露出するように層３５を
通って形成される。層３５およびそこを通る開口は種々
のプロセス技術によって形成することができ、該プロセ
ス技術はそれらに限定されるものではないがもし層３５
がフォトレジスト材料であればマスキングし、露光また
は露出を行い、かつ露光または露出された領域を除去す
るよく知られたかつ比較的単純なプロセスを含む。
【００２１】すぐ後により詳細に説明するように、開口
３６〜３９はモジュールのための外部端子を画定しか
つ、従って、比較的大きく、そのため比較的大きな電気
的接続がそこに対して形成できる。また、図５に戻ると
分かるように、領域２３のアルミニウムは開口４１を開
口３６に接続しかつ領域２４のアルミニウムは開口４２
を開口３７に接続する。さらに、後に明らかになるよう
に、領域２２のアルミニウムは接続パッド、ならびに外
部端子として作用する。
【００２２】図７に示されるように、本プロセスにおけ
る次のステップは層３５の適切な表面領域およびそこを
通る開口を露出した状態となるよう層３５の上に導体の
めっきマスク５０を配置することを含む。特に、マスク
５０は層３５の開口４１および４３およびそれらの間に
延在する層３５の部分を露出する開口５１、層３５の開
口４２および４４ならびにそれらの間に延在する層３５
の部分を露出する第２の開口５２、そして層３５を通る
開口４５，４６および３９の一部ならびにそれらの間の
層３５の一部を露出する大きな第３の開口５３を有す
る。相互接続金属、例えば、アルミニウム、銅、その他
が次に、それらに限定されるものではないが蒸着、電気
めっき、無電解めっき（ｅｌｅｃｔｒｏ−ｌｅｓｓ ｐ
ｌａｔｉｎｇ）、その他を含む、任意の都合のよいプロ
セスによって露出した表面領域の上に被着される。マス
ク５０および外側の金属が次に除去されて図８に示され
る電気的相互接続を残す。
【００２３】図８を参照することによって分かるよう
に、相互接続金属の条片またはストリップ５５がマスク
５０内の開口５１によって形成され、相互接続金属のス
トリップ５６が開口５２によって形成されかつ相互接続
金属の比較的大きなパッチ（ｐａｔｃｈ）５７が開口５
３によって形成される。ストリップ５５は開口４３を通
してダイ３１上の検知回路を領域２３のアルミニウムに
電気的に接続し、その一部は露出されて開口３６におけ
る外部端子を画定する。ストリップ５６はダイ３０の上
のＩＧＢＴのゲートを開口４４を通して領域２４のアル
ミニウムに電気的に接続し、その一部は露出されて開口
３７における外部端子を画定する。パッチ５７は開口４
５を通してダイ３０の上のＩＧＢＴのエミッタを開口４
６を通してダイ３１の上のダイオードの上部端子（アノ
ード）と相互接続し、かつさらに、前記エミッタおよび
ダイオードを領域２２のアルミニウムに接続し、該領域
２２の一部は開口３９内に外部端子を画定するために露
出されている。
【００２４】次に図９を参照すると、複数のリード６０
〜６３が、それぞれ、開口３６〜３９の露出されたアル
ミニウムに取り付けられる。リード６０〜６３は、それ
らに限定されるものではないが、スポット溶接、ソルダ
リング、その他を含む、任意の都合のよいプロセスによ
って取り付けることができる。この例では、リード６０
〜６３は別個に形成されているものとして図示されてお
りかつモジュールパッケージの製造後に取り付けられる
が、リードは単一のリードフレームとして形成すること
もできあるいは前の工程で前記相互接続金属の一体的な
部分として形成することもできる。
【００２５】図１０には本構造を理解するのを容易にす
るために前記モジュール回路の電気回路が示されてい
る。リード６０は、領域２２のアルミニウムを通して、
相互接続金属パッチ５７に電気的に接続され、該相互接
続金属パッチ５７は次にダイ３１の上のダイオードの一
方の側（アノード）にかつダイ３０の上のＩＧＢＴのエ
ミッタに接続されている。リード６１は領域２１のアル
ミニウムに電気的に接続され、該アルミニウムはまたダ
イ３１の上のダイオードの下部または反対側（カソー
ド）におよびダイ３０の下部または反対側（ＩＧＢＴの
コレクタ）に接続されている。リード６２は領域２４の
アルミニウムに接続され、該アルミニウムは相互接続金
属リンク５６を通してダイ３０の上のＩＧＢＴのゲート
回路に電気的に接続されている。また、リード６３は領
域２４のアルミニウムに接続され、該アルミニウムは相
互接続金属リンク５５を介してダイ３０の上のＩＧＢＴ
のエミッタ検知回路に電気的に接続されている。
【００２６】図９に示されるすべての接続が提供される
と、パッケージは、もし必要であれば、保護のために好
適に封入されあるいはより大きな制御回路へと導入する
ことができる。ここではプロセスおよびワイヤボンドな
しモジュールパッケージを説明する目的で特定の構造お
よび特定の回路につき説明したが、当業者には１個から
多数の複数の半導体ダイまでを含む広範囲のモジュール
を製造するためにこの新規な製造プロセスを使用できる
ことが理解できるであろう。
【００２７】
【発明の効果】実装用孔１７を使用することにより、パ
ッケージは、もし必要であれば、より大きなヒートシン
クに固定することができかつプリフォーム１５のアルミ
ニウムを含浸したシリコンカーバイドはパッケージから
熱を除去するための調法な経路を提供する。さらに、パ
ッケージ全体が何らのワイヤボンディングその他を必要
とすることなく標準的な半導体プロセス技術を使用して
製造できる。提供される端子および相互接続は回路また
は部品に対する損傷なしに比較的容易に形成できかつ大
型かつ頑丈であり、従ってそれらは適切に必要な電流を
伝達できかつパッケージへのかつパッケージ内での信頼
性ある接続および相互接続を提供できる。また、被着さ
れたリードは従来技術のワイヤボンド方式のリードに対
して寄生インダクタンスを低減する形状となっている。
【００２８】本発明の特定の実施形態を示しかつ説明し
たが、当業者にはさらに他の修正および改善をなすこと
ができる。従って、この発明は示された特定の形式に限
定されるものではなくかつ添付の特許請求の範囲によっ
てこの発明の精神および範囲から離れることのないすべ
ての変形をカバーすることを意図している。
【図面の簡単な説明】
【図１】本発明に係わるワイヤボンドなしモジュールパ
ッケージを製造するプロセスにおける１つの工程での状
態を示す説明的斜視図である。
【図２】本発明に係わるワイヤボンドなしモジュールパ
ッケージを製造するプロセスにおける１つの工程での状
態を示す説明的斜視図である。
【図３】本発明に係わるワイヤボンドなしモジュールパ
ッケージを製造するプロセスにおける１つの工程での状
態を示す説明的斜視図である。
【図４】図３の４−４線に沿った断面図である。
【図５】本発明に係わるワイヤボンドなしモジュールパ
ッケージを製造するプロセスにおける１つの工程での状
態を示す説明的斜視図である。
【図６】本発明に係わるワイヤボンドなしモジュールパ
ッケージを製造するプロセスにおける１つの工程での状
態を示す説明的斜視図である。
【図７】本発明に係わるワイヤボンドなしモジュールパ
ッケージを製造するプロセスにおける１つの工程での状
態を示す説明的斜視図である。
【図８】本発明に係わるワイヤボンドなしモジュールパ
ッケージを製造するプロセスにおける１つの工程での状
態を示す説明的斜視図である。
【図９】本発明に係わるワイヤボンドなしモジュールパ
ッケージを製造するプロセスにおける１つの工程での状
態を示す説明的斜視図である。
【図１０】図９のモジュールの等価回路を示す電気回路
図である。
【符号の説明】
１５ プリフォーム １６ 空洞 １７ 実装孔 ２０ 誘電体基板 ２１，２２，２３，２４ 個別領域 ２６，２７ 浅い空洞 ３０，３１ 半導体ダイ ３５ 誘電体材料層 ３６，３７，３８，３９ 開口 ４１，４２ 一対の開口 ４３，４４ 第２の対の開口 ４５，４６ 開口 ５０ 導電体めっきマスク ５１，５２，５３ 開口 ５５，５６ ストリップ ５７ パッチ ６０，６１，６２，６３ リード

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ワイヤボンドなしモジュールパッケージ
    を製造する方法であって、 その中に画定された空洞（１６）を備えたプリフォーム
    （１５）を提供する段階、 前記空洞（１６）内に前記空洞（１６）を複数の別個の
    領域（２１，２２，２３，２４）に分割する誘電体仕切
    り（２０）を提供する段階、 第１の導電性材料の複数の部分を前記複数の領域（２
    １，２２，２３，２４）のおのおのに１つずつ、配置す
    る段階であって、前記誘電体仕切り（２０）は前記第１
    の導電性材料の各部分を前記導電性材料のすべての他の
    部分から電気的に絶縁するもの、 前記複数の領域（２１，２２，２３，２４）の１つにお
    ける前記第１の導電性材料の第１の部分の上に半導体ダ
    イ（３０，３１）を実装する段階、 前記複数の導電性材料の部分の上に外部端子（３６，３
    ７，３８，３９）を形成する段階、そして前記ダイ（３
    ０，３１）から外部端子（３６，３７，３８，３９）へ
    の電気的接続（５５，５６，５７）を画定する金属層を
    被着する段階、 を具備することを特徴とするワイヤボンドなしモジュー
    ルパッケージを製造する方法。
  2. 【請求項２】 ワイヤボンドなしモジュールパッケージ
    を製造する方法であって、 その中に画定された空洞（１６）を備えたプリフォーム
    （１５）を提供する段階、 前記空洞（１６）内に前記空洞（１６）を複数の別個の
    領域（２１，２２，２３，２４）に分割する誘電体仕切
    り（２０）を提供する段階、 第１の導電性材料の複数の部分を、前記複数の領域（２
    １，２２，２３，２４）のおのおのに１つずつ、配置す
    る段階であって、前記誘電体仕切り（２０）は前記第１
    の導電性材料の各部分を前記第１の導電性材料のすべて
    の他の部分から電気的に絶縁するもの、 前記複数の領域（２１，２２，２３，２４）の１つにお
    ける前記第１の導電性材料の第１の部分の上に半導体ダ
    イ（３０，３１）を実装する段階、 誘電体層（３５）を前記複数の領域（２１，２２，２
    ３，２４）のおのおのにおける前記第１の導電性材料の
    複数の部分の上に配置する段階であって、前記誘電体層
    （３５）はそこを通って画定されかつ前記第１の導電性
    材料の一部の面を露出させかつ前記半導体ダイ（３０，
    ３１）への接続を露出させるよう配置された開口（３６
    〜４６）を有するもの、そして前記半導体ダイへの接続
    部および前記第１の導電性材料の一部の露出された面に
    接触するよう前記誘電体層の上に第２の導電性材料の部
    分を配置し、外部端子（３６，３７，３８，３９）およ
    び前記半導体ダイ（３０，３１）と前記外部端子（３
    ６，３７，３８，３９）との間の相互接続（５５，５
    ６，５７）を画定する段階、 を具備することを特徴とするワイヤボンドなしモジュー
    ルパッケージを製造する方法。
  3. 【請求項３】 ワイヤボンドなしモジュールパッケージ
    を製造する方法であって、 その中に画定された空洞を備えたシリコンカーバイドの
    モールドされたプリフォームを提供する段階、 その中に画定された複数のポケットを有するセラミック
    基板を提供しかつ該基板を前記空洞内に配置する段階で
    あって、前記ポケットは前記空洞を複数の別個の領域に
    分割するよう外側に開いているもの、 前記モールドされたプリフォームをアルミニウムによっ
    て浸透させかつ前記複数の別個の領域のおのおのにアル
    ミニウムを試着する段階であって、前記基板のポケット
    は前記別個の領域のおのおのにおけるアルミニウムを他
    の別個の領域のすべてにおけるアルミニウムから電気的
    に絶縁するもの、 前記複数の領域の１つにおけるアルミニウムの上に半導
    体ダイを実装する段階、 前記複数の領域のおのおのにおけるアルミニウムの上部
    に誘電体層を配置する段階であって、該誘電体層はそこ
    を通って画定された開口を有し、該開口は前記アルミニ
    ウムの面を露出しかつ前記半導体ダイへの接続を露出す
    るよう配置されているもの、そして前記半導体ダイへの
    接続および前記アルミニウムの露出された面に接触する
    よう前記誘電体層の上に導電性材料の部分を配置し、そ
    れによって外部端子および前記半導体ダイと該外部端子
    との間に相互接続を画定する段階、 を具備することを特徴とするワイヤボンドなしモジュー
    ルパッケージを製造する方法。
  4. 【請求項４】 ワイヤボンドなしモジュールパッケージ
    であって、 その中に画定された空洞（１６）を備えたプリフォーム
    （１５）、 前記空洞（１６）内に配置されかつ前記空洞（１６）を
    複数の別個の領域（２１，２２，２３，２４）に分割す
    る誘電体仕切り（２０）、 前記複数の別個の領域（２１，２２，２３，２４）のお
    のおのに１つづつ配置された、複数の部分の第１の部分
    の導電性材料であって、前記誘電体仕切り（２０）は前
    記第１の導電性材料のおのおのの部分を前記第１の導電
    性材料のすべての他の部分から電気的に絶縁するもの、 前記複数の領域（２１，２２，２３，２４）の１つにお
    ける前記第１の導電性材料の第１の部分の上に実装され
    た半導体ダイ（３０，３１）、 前記第１の導電性材料の前記複数の部分の上に画定され
    た外部端子（３６，３７，３８，３９）、そして前記半
    導体ダイおよびそれらの間に相互接続（５５，５６，５
    ７）を提供する外部端子の間に延在する金属被着部（５
    ５，５６，５７）、 を具備することを特徴とするワイヤボンドなしモジュー
    ルパッケージ。
  5. 【請求項５】 ワイヤボンドなしモジュールパッケージ
    であって、 その中に画定された空洞を備えたプリフォーム、 前記空洞内に配置されかつ前記空洞を複数の別個の領域
    に分割する誘電体仕切り、 前記複数の別個の領域のおのおのに１つづつ配置され
    た、複数の部分の第１の導電性材料であって、前記誘電
    体仕切りは前記第１の導電性材料の各部分を前記第１の
    導電性材料のすべての他の部分から電気的に絶縁するも
    の、 前記複数の領域の１つにおける前記第１の導電性材料の
    第１の部分の上に実装された半導体ダイ、 前記複数の領域のおのおのにおける前記第１の導電性材
    料の前記複数の部分の上に配置された誘電体層であっ
    て、該誘電体層はそこを通って画定されかつ前記第１の
    導電性材料の部分の面を露出しかつ前記半導体ダイへの
    接続を露出するよう配置された開口を有するもの、そし
    て前記半導体ダイへの接続部および前記第１の導電性材
    料の部分の露出された面に接触するよう前記誘電体層の
    上に配置された第２の導電性材料の部分であって、該第
    ２の導電性材料は外部端子および前記半導体ダイと前記
    外部端子との間の相互接続を画定するもの、 を具備することを特徴とするワイヤボンドなしモジュー
    ルパッケーシ。
JP16392296A 1995-06-05 1996-06-04 ワイヤボンドなしモジュールパッケージおよび製造方法 Expired - Fee Related JP4094075B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/464,112 1995-06-05
US08/464,112 US5616886A (en) 1995-06-05 1995-06-05 Wirebondless module package

Publications (2)

Publication Number Publication Date
JPH08335665A true JPH08335665A (ja) 1996-12-17
JP4094075B2 JP4094075B2 (ja) 2008-06-04

Family

ID=23842615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16392296A Expired - Fee Related JP4094075B2 (ja) 1995-06-05 1996-06-04 ワイヤボンドなしモジュールパッケージおよび製造方法

Country Status (4)

Country Link
US (1) US5616886A (ja)
EP (1) EP0747949A3 (ja)
JP (1) JP4094075B2 (ja)
KR (1) KR100418318B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014746A (ja) * 2002-06-06 2004-01-15 Denki Kagaku Kogyo Kk モジュール構造体とその製造方法
JP2006521686A (ja) * 2003-03-28 2006-09-21 シーメンス　アクチエンゲゼルシヤフト 基板における電気的な構成素子から成る装置および該装置を製造する方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898128A (en) * 1996-09-11 1999-04-27 Motorola, Inc. Electronic component
JPH10150656A (ja) * 1996-09-20 1998-06-02 Hitachi Ltd 画像処理装置及び侵入者監視装置
US5774342A (en) * 1996-09-26 1998-06-30 Delco Electronics Corporation Electronic circuit with integrated terminal pins
US6245442B1 (en) * 1997-05-28 2001-06-12 Kabushiki Kaisha Toyota Chuo Metal matrix composite casting and manufacturing method thereof
AT408153B (de) * 1998-09-02 2001-09-25 Electrovac Metall-matrix-composite- (mmc-) bauteil
US6173632B1 (en) * 1998-11-23 2001-01-16 Semiconductor Technologies & Instruments, Inc. Single station cutting apparatus for separating semiconductor packages
US6261868B1 (en) 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
GB2373636B (en) * 2000-11-29 2004-09-08 Mitsubishi Chem Corp Semiconductor light emitting device with two heat sinks in contact with each other
AU2002340750A1 (en) 2001-09-28 2003-04-14 Siemens Aktiengesellschaft Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
CN100468670C (zh) * 2003-02-28 2009-03-11 西门子公司 带有大面积接线的功率半导体器件的连接技术
US7208347B2 (en) * 2003-02-28 2007-04-24 Siemens Aktiengesellschaft Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours
US7402845B2 (en) * 2005-12-30 2008-07-22 International Rectifier Corporation Cascoded rectifier package
US8198712B2 (en) * 2006-06-07 2012-06-12 International Rectifier Corporation Hermetically sealed semiconductor device module
JP5597727B2 (ja) * 2011-01-20 2014-10-01 京セラ株式会社 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP5738226B2 (ja) * 2012-03-22 2015-06-17 三菱電機株式会社 電力用半導体装置モジュール
US9431311B1 (en) 2015-02-19 2016-08-30 Semiconductor Components Industries, Llc Semiconductor package with elastic coupler and related methods

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626259A (en) * 1970-07-15 1971-12-07 Trw Inc High-frequency semiconductor package
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package
US3846734A (en) * 1973-02-06 1974-11-05 Amp Inc Frames for adapting a multi-contact electrical connector to electrically connect with various styles of substrates
JPS5936827B2 (ja) * 1979-01-12 1984-09-06 日本電信電話株式会社 集積回路素子の冷却装置
US4455448A (en) * 1981-12-02 1984-06-19 Watkins-Johnson Company Housing for microwave electronic devices
US4627533A (en) * 1984-10-29 1986-12-09 Hughes Aircraft Company Ceramic package for compensated crystal oscillator
JPS62162891U (ja) * 1986-04-03 1987-10-16
US4837664A (en) * 1988-09-12 1989-06-06 Westinghouse Electric Corp. Building block composite design and method of making for RF line replaceable modules
US4960613A (en) * 1988-10-04 1990-10-02 General Electric Company Laser interconnect process
US4988412A (en) * 1988-12-27 1991-01-29 General Electric Company Selective electrolytic desposition on conductive and non-conductive substrates
US5019535A (en) * 1989-03-28 1991-05-28 General Electric Company Die attachment method using nonconductive adhesive for use in high density interconnected assemblies
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
US5146314A (en) * 1990-03-09 1992-09-08 The University Of Colorado Foundation, Inc. Apparatus for semiconductor circuit chip cooling using a diamond layer
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules
US5111277A (en) * 1991-03-29 1992-05-05 Aegis, Inc. Surface mount device with high thermal conductivity
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
US5216806A (en) * 1992-09-01 1993-06-08 Atmel Corporation Method of forming a chip package and package interconnects
USH1245H (en) * 1992-11-05 1993-10-05 The United States Of America As Represented By The Secretary Of The Army High-G support frame assembly
JPH06164265A (ja) * 1992-11-16 1994-06-10 Toshiba Corp マイクロ波増幅器
US5461196A (en) * 1992-12-02 1995-10-24 Hughes Aircraft Company Low temperature co-fired ceramic (LTCC) high density interconnect package with circuitry within the cavity walls
JP2823461B2 (ja) * 1992-12-11 1998-11-11 三菱電機株式会社 高周波帯ｉｃ用パッケージ
US5384691A (en) * 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
US5465481A (en) * 1993-10-04 1995-11-14 Motorola, Inc. Method for fabricating a semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014746A (ja) * 2002-06-06 2004-01-15 Denki Kagaku Kogyo Kk モジュール構造体とその製造方法
JP2006521686A (ja) * 2003-03-28 2006-09-21 シーメンス　アクチエンゲゼルシヤフト 基板における電気的な構成素子から成る装置および該装置を製造する方法
US7807931B2 (en) 2003-03-28 2010-10-05 Siemens Aktiengesellschaft Electrical component on a substrate and method for production thereof

Also Published As

Publication number Publication date
JP4094075B2 (ja) 2008-06-04
EP0747949A3 (en) 1998-04-29
US5616886A (en) 1997-04-01
KR970003875A (ko) 1997-01-29
KR100418318B1 (ko) 2004-04-28
EP0747949A2 (en) 1996-12-11

Similar Documents

Publication Publication Date Title
US6451627B1 (en) Semiconductor device and process for manufacturing and packaging a semiconductor device
US6441475B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
JP4094075B2 (ja) ワイヤボンドなしモジュールパッケージおよび製造方法
US6306680B1 (en) Power overlay chip scale packages for discrete power devices
US6469384B2 (en) Unmolded package for a semiconductor device
US7211877B1 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
WO2003063248A1 (en) Semiconductor die package with semiconductor die having side electrical connection
US5786230A (en) Method of fabricating multi-chip packages
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
US5898128A (en) Electronic component
US7785928B2 (en) Integrated circuit device and method of manufacturing thereof
US11282770B2 (en) Leadless packaged device with metal die attach
JP2001319995A (ja) 半導体装置の製造方法
US20240120247A1 (en) Method of Manufacturing a Semiconductor Package, Such Semiconductor Package as well as an Electronic System Comprising a PCB Element and at Least Such Semiconductor Package
CN111883439B (zh) 一种芯片封装方法
EP4207254A1 (en) Radio frequency packages containing multilevel power substrates and associated fabrication methods
US20020076852A1 (en) Method for manufacturing a component which is encapsulated in plastic, and a component which is encapsulated in plastic
CN116798993A (zh) 封装结构及其形成方法
CN115148714A (zh) 半导体封装方法及半导体封装结构
CN114864526A (zh) 半导体封装结构及半导体封装方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060906

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071211

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees