KR100418318B1 - 와이어본드없는모듈패키지와그제조방법 - Google Patents

와이어본드없는모듈패키지와그제조방법 Download PDF

Info

Publication number
KR100418318B1
KR100418318B1 KR1019960018381A KR19960018381A KR100418318B1 KR 100418318 B1 KR100418318 B1 KR 100418318B1 KR 1019960018381 A KR1019960018381 A KR 1019960018381A KR 19960018381 A KR19960018381 A KR 19960018381A KR 100418318 B1 KR100418318 B1 KR 100418318B1
Authority
KR
South Korea
Prior art keywords
conductive material
portions
providing
cavity
aluminum
Prior art date
Application number
KR1019960018381A
Other languages
English (en)
Other versions
KR970003875A (ko
Inventor
엘. 로메로 길레르모
제이. 앤더슨 사무엘
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR970003875A publication Critical patent/KR970003875A/ko
Application granted granted Critical
Publication of KR100418318B1 publication Critical patent/KR100418318B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 복수의 포켓을 한정하는 AlN 기판을 내부에 갖는 캐비티를 가진 다공성 Sic 의 성형된 프리폼을 포함하는 와이어본드 없는 모듈 패키지와 그 제조 방법을 제공한다. 프리폼에는 Al 이 침투되고, Al 은 각각의 포켓내에 침착된다. 반도체 다이는 한 포켓내의 Al 상에 장착된다. 유전체층은 Al 을 덮고, 알루미늄과 다이에의 접속부를 노출시키기 위해 위치되고 유전체층을 관통하는 구멍을 한정한다. 전도성 재료는 단자와 다이와 단자 사이에 상호접속부를 한정하기 위해 다이 Al 과 접촉되는 유전체층상에 위치된다.

Description

와이어본드 없는 모듈 패키지와 그 제조방법
발명의 분야
본 발명은 와이어본드 없는 모듈 패키지 및 그것의 제조방법에 관한 것으로서, 특히, 각각의 칩상에 많은 반도체 장치를 가진 하나이상의 반도체 칩을 포함하는 모듈 패키지에 관한 것이다.
발명의 배경
많은 응용에 있어서, 반도체 다이는 복수의 반도체 장치를 포함하는 모듈들의 형태로 제조된다. 이어서, 이 모듈들은 특정 응용에 맞추기 위해서 어떤 원하는 형태로 패키징된다. 모듈을 패키징하기 위해서, 여러가지 반도체 장치 및/또는 다이를 상호접속하고, 장치 및/또는 다이를 패키지가 회로내에 전기적으로 접속될 수 있게 하는 외부 리이드에 접속시키는 것이 필요하다. 발생하는 주요 문제는 상호접속과 외부 리드에의 접속이 본딩에 의해 형성된다는 것이다.
와이어 본딩 공정은 느리고, 비싸며 낮은 수율들의 원인이 된다. 본 기술 분야에서 알려졌듯이, 와이어본딩 기계들은 매우 비싸고, 제조되는 각각의 서로 다른 모듈 및/또는 패키지에 대해 다시 프로그램되어야만 한다. 또한, 와이어본딩 기계들은 본딩될 때 반도체 다이에 손상을 입히는 경향이 강하다. 와이어본드들은 반도체 다이 및/또는 모듈들의 표면 위에 위치되어야만 하기 때문에 패키징 동안에 쉽게 파괴되며 최종 패키지의 크기를 상당히 증가시킨다.
예로서, 파워 패키지들에서 병렬 접속되는 장치들은 10 내지 30 개에 달하는 것이 통상적이다. 일반적으로, 각각의 장치들은 장치마다 많은 접속들 또는 와이어본드 패드들을 요구하는 멀티-소자 장치이다. 또한 파워 패키지는 일반적으로 복수의 접속들을 포함하는 어떤 형태의 콘트롤들 및/또는 전자 스위치를 포함한다. 통성적인 파워 패키지는 각각 와이어본더 (wirebonder)가 반도체 다이에 손상을 입히게 할 원인이 될 수 있는 수십개 내지 수백개의 와이어본드들을 포함할 수 있다. 한번의 주행에 대한 와이어본딩 기계의 파라메터들이 설정되고 최적화 되더라도, 힘, 에너지, 고정구 정렬, 절단기 잔여물 형성 또는 다른 파라메터들이 반도체 다이가 손상되는 상태를 발생시킬 수 있다.
여러가지 관점에서 와이어본딩을 요구하지 않는 기술을 개발하는 것이 이롭다.
따라서, 본 발명의 목적은 와이어본드 없는 모듈 패키지를 제공하는 것이다.
본 발명의 다른 목적은 와이어본드들의 필요성을 제거하는 모듈 패키지의 새롭고 개량된 제조방법들을 제공하는 것이다.
본 발명의 또다른 목적은 종래의 패키지들보다 작고 더욱 견고한 새롭고 개량된 와이어본드 없는 모듈 패키지들을 제공하는 것이다.
본 발명의 또다른 목적은 표준 반도체 프로세싱 기술들을 사용하여 제조되는 새롭고 개량된 와이어본드 없는 모듈 패키지들을 제공하는 것이다.
본 발명의 또다른 목적은 공정에 히트 싱크(heat sink)를 포함하는 새롭고 개량된 와이어본드 없는 모듈 패키지들을 제공하는 것이다.
발명의 요약
캐비티가 한정된 프리폼(preform)을 제공하는 단계와, 캐비티를 복수의 개별 영역들을 분할하는 유전체 격벽(dielectric partition)을 캐비티내에 제공하는 단계와, 제 1 전도성 재료의 복수의 부분들을 각각 하나씩 복수의 영역들의 각각에 위치시키는 단계를 포함하며, 상기 유전체 격벽들은 제 1 전도성 재료의 각각의 부분을 제 1 전도성 재료의 모든 다른 부분으로부터 전기적으로 절연시키는 와이어본드 없는 모듈 패키지를 제조하는 방법에 의해서 상기 문제들 및 그 외의 문제들을 적어도 부분적으로 해결하고 상기 목적들 및 그 외의 목적들을 달성한다. 이어서, 복수의 영역들 중 한 영역내에 제 1 전도성 재료의 제 1 부분 상에 반도체 다이가 장착되고, 복수의 영역들 중 각각에 제 1 전도성 재료의 복수의 부분들 유전체층이 위에 위치되며, 상기 유전체층은 관통하여 한정되고 제 1 전도성 재료의 부분들의 표면들을 노출시키며 반도체 다이에의 접속부를 노출시키도록 위치된 구멍들(openings)을 갖는다. 이어서, 제 2 전도성 재료의 부분들은 접속부를 반도체 다이와 제 1 전도성 재료의 부분들의 노출된 표면들에 접촉시키고 또한 외부 단자들 및 반도체 다이와 상기 외부 단자들 사이에 상호접속부를 한정하도록 유전체층상에 위치된다.
바람직한 실시예에서, 상기 프리폼은 다공성 실리콘 탄화물로부터 성형되고, 상기 유전체 격벽들은 복수의 포켓들이 형성된 알류미늄 질화물의 성형되거나 프레스된 기판으로서 제공된다. 상기 기판은 프리폼내의 캐비티에 위치되며, 프리폼과 포켓들에는 알루미늄이 침투된다. 반도체 다이는 알루미늄상에 장착되고, 상호접속부들은 다이와 외부 접속부들 사이에 형성된다.
바람직한 실시예의 설명
이제 제 1 도 내지 제 9 도를 참조하면, 본 발명에 따른 와이어본드 없는 모듈 패키지를 제조하는 방법에 있어서의 여러가지 단계들이 도시되어 있다. 특히 제 1 도를 참조하면, 중앙에 위치된 대체로 사각형 형상의 캐비티(16)가 형성된 프리폼(15)이 도시된다. 이 특정예에서, 프리폼(15)은 잘 알려진 방법들로 다공성 실리콘 탄화물(SiC)을 원하는 형상으로 성형함으로써 형성된다. 또한, 이 특정예에서, 논의되는 일반적 규격들에 대한 완전한 이해를 위해서, 프리폼(15)은 폭이 약 1 인치이고, 길이가 2 인치이며, 두께는 0.055 인치이다. 캐비티(16)에 추가하여, 프리폼(15)에는 캐비티(16)의 각각의 측부상에서 관통하여 연장되는 장착 구멍들(17)이 형성된다. 단일 캐비티가 이 특정예에 도시되어 있으나, 필요시에는 추가적 캐비티들(16)이 설명되는 바와같이 형성되고 사용될 수 있다는 것을 아래의 설명으로부터 이해할 것이다.
이제 제 2 도를 참조하면, 복수의 유전체 격벽들이 캐비티(16)를 복수의 개별 영역들으로 분할하기 위해서 캐비티(16)내에 형성된다. 이 특정예에서, 상기 격벽들은 프리폼(15)의 캐비티(16)내에 들어맞도록 유전체 기판(20)을 형성함으로써 제공된다. 기판(20)은 잘 알려진 방법으로 알루미늄 질화물(AlN), 알루미늄 산화물(Al2O3) 및 베릴륨 산화물(BeO) 등의 세라믹과 같은 절연 재료로부터 성형 또는 프레스되며, 모두 기판(20)의 벽들 또는 격벽들에 의해 상호 전기적으로 절연된 개별 영역들(21,22,23,24)을 포함한다. 캐비티(16)내에 마찰식으로 결합된 기판(20)에 의하면(도 2에 도시된 바와 같이), 개별 영역들(21 내지 24)은 기판(20)내에 형성된 대체로 외향으로 개방되는 오목부들 또는 포켓들이며 실질적으로 어떤 원하는 형상도 가질 수 있다는 것을 주목하기 바란다.
캐비티(16)내에 마찰식으로 결합된 기판(20)에 의하면, 전체 구조는몰드(mold)내에 놓이고, 액체 알루미늄 합금이 침투되며, 이어서 냉각되어 알루미늄을 응고시킨다. 종래기술에서 알려진 침투 공정은 다공정 실리콘 탄화물의 틈들을 채워 새로 형성된 금속 매트릭스 복합체(metal matrix composite)(MMC)는 매우 양호한 열전도체가 된다. 또한, 침투는 기판(20)을 캐비티(16)내에 고정적으로 결합시키고, 각각의 영역들(21 내지 24)내에 전기 전도성 표면들을 형성한다. 본 기술분야에 익숙한 자가 이해하듯이, 각각의 영역들(21 내지 24)내의 전기 전도성 알루미늄 표면들은 서로 전기적으로 절연되지만, 알루미늄 질화물은 비교적 얇고 열을 전도할 수 있기 때문에, MMC 베이스판(프리폼(15)을 포함)을 전체 구조에 대한 히트 싱크로서 작용한다.
제 3 도에서 알 수 있듯이, 영역들(22,23,24)은 기판(20)에 에지들과 실질적으로 동일평편이 되게 알루미늄으로 채워지고, 영역(21)은 2개의 얕은 캐비티들(26,27)을 한정하기 위해 알루미늄으로 채워진다. 얕은 캐비티(26)를 포함하여 캐비티(16)내의 기판(20)과 기판(20)내의 알루미늄의 관계를 도시하는 단면도가 제 4 도에 도시된다. 얕은 캐비티들(26, 27)은 둘 다 알루미늄 영역(21)내에 형성되고, 따라서 서로 전기적으로 절연되지 않는다는 것에 주목하여야 한다.
이제 제 5 도를 참조하면, 반도체 다이(30,31)는 납땜, 전도성 접착제 등과 같은 소정의 편리한 수단에 의해 각각 얕은 캐비티들(26,27)내에 장착된다. 이 특정 예에서, 상기 다이(30,31)의 하부 또는 후방 표면들은 영역(21)내의 알루미늄의 표면에 물리적 및 전기적으로 연결된다. 여기에서, 얕은 캐비티들(26,27)은 반도체 다이(30,31)의 상부 표면들이 영역(21) 및 영역들(22 내지 24)내의 알루미늄의 상부 표면과 실질적으로 동일평면이 되도록 하는 깊이로 형성된다. 따라서, 전체 구조의 상부 표면은 실질적으로 평면이다.
이 특정예에서, 다이(30)는 높은 파워 IGBT 스위치를 형성하기 위해 병렬 접속된 복수의 절연된 게이트 쌍극성 트랜지스터(IGBT) 셀들과, 스위치의 상태를 결정하기 위해 설계된 에미터 감지 회로를 포함한다. 다이(30)의 하부(역의) 표면은 회로의 한 단자, 특히 콜렉터(clooector)이다. 상부 표면은 에미터 접속들, 게이트 접속들 및 감지 회로를 갖는다. 다이(31)는 파워 다이오드를 형성하도록 병렬로 접속된 복수의 다이오드들을 포함하고, 다이(31)의 하부 (역의) 표면은 복수의 다이오드들의 한 단자이고, 상부 표면은 반대 단자이다.
유전체 재료의 층(35)은 다이와 캐비티(15)내의 알루미늄을 모두 덮도록 캐비티(15) 위에 침착 또는 위치된다. 이제 설명되듯이, 층(35)은 완성된 구조내에 유지되고, 추후의 작동들 동안에 손상되지 않도록 하는 특성들을 갖도록 선택되어야 한다. 통상적인 예로서, 층(35)은 표준 포토레지스트 또는 폴리이미드 포토레지스트를 포함하거나 또는 그것들로 형성될 수 있다. 이 재료들은 비교적 쉽게 원하는 층으로 형성되고 이 층이 일단 형성되면 조작하기 쉽다.
제 6 도에 도시되듯이, 영역들(21 내지 24)내의 알루미늄의 부분들의 표면들을 노출시키고 반도체 다이(30, 31)에의 접속부를 노출시키기 위해서 복수의 구멍들이 층(35)을 통해 형성된다. 특히 이 예에서, 구멍들(36,37,38,39)은 각각 영역들(23,24,21,22)내의 알루미늄의 표면들의 부분들을 노출시키기 위해 형성된다. 한 쌍의 이격된 구멍들(41,42)은 영역(23)내의 알루미늄의 부분과 영역(24)내의 알루미늄의 부분의 표면을 노출시키도록 층(35)을 통해 형성된다. 제2의 한쌍의 구멍들(43,44)은 구멍(41,42)에 대하여 이격 관계로 또한 각각의 IGBT 를 위한 에미터 감지 회로와 게이트 회로에 대한 다이(30)상의 접속부들에 중첩관계로 형성된다. 복수의 구멍들(45)(8개)은 각각의 IGBT 의 에미터들에 대한 접속부들을 노출시키기 위해서 다이(30)위에 있는 층(35)을 통해 형성된다 또한, 구멍(46)은 다이(31)의 상부 표면에의 접속부를 노출시키기 위해서 층(35)을 통해 형성된다. 층(35)과 그를 관통하는 구멍들은, 층(35)이 포토레지스트 재료이면 노출 영역들의 마스킹, 노출 및 제거의 잘 알려진 비교적 단순한 방법을 포함하고 그러나 그 방법에만 제한되지 않는 다양한 방법으로 형성될 수 있다는 것이 물론 이해될 것이다.
이제 더욱 상세히 설명되듯이, 구멍들(36 내지 39)은 모듈을 위한 외부 단자들을 한정하고, 따라서 비교적 큰 전기 접속이 그것이 이루어질 수 있도록 비교적 크다. 또한, 제 5 도를 다시 참조함으로써, 영역(23)내의 알루미늄은 구멍(41)을 구멍(36)에 접속시키고, 영역(24)내의 알루미늄은 구멍(42)을 구멍(37)에 접속시킨다. 또한, 이제 알 수 있듯이, 영역(22)내의 알루미늄은 접속 패드 및 외부 단자로서 작용한다.
제 7 도에 도시되듯이, 공정의 다음 단계는 층(35)의 적절한 표면 영역과 층(35)을 관통하는 구멍을 노출된 상태로 유지하기 위해서 층(35) 위에 전도성 도금 마스크(50)를 위치시키는 것을 포함한다. 특히, 마스크(50)는 층(35)내의 구멍들(41, 43)과 그들 사이에 연장되는 층(35)의 부분을 노출시키는 구멍(51)과, 층(35)내의 구멍들(42, 44)과 그들 사이에 연장되는 층(35)의 부분을 노출시키는제 2 구멍(52)과, 구멍들(45, 46)과 층(35)을 관통하는 구멍(39)의 일부와 그 사이의 층(35)의 일부를 노출시키는 대형의 제 3 구멍(53)을 갖는다. 이어서, 상호접속 금속, 예로서 알루미늄, 구리 등은 침착, 전기도금, 무전해 도금 등을 포함하며 그것들에 제한되지 않는 편리한 방법에 의해 노출 표면 영역상에 침착된다. 다음에는 마스크(50) 및 이질적 금속이 제거되어 제 8 도에 도시된 전기적 상호접속부를 남긴다.
제 8 도에서 알 수 있듯이, 상호접속 금속의 스트립(55)이 마스크(50)내의 구명(51)에 의해 형성되고, 상호접속 금속의 스트립(56)이 구멍(53)에 의해 형성된다. 스트립(55)은 구멍(43)을 관통하는 다이(30)상의 감지회로를 영역(23)내의 알루미늄에 전기 접속시키고, 영역(23)의 일부는 구멍(36)에서 외부 단자를 한정하기 위해 노출된다. 스트립(56)은 구멍(44)을 관통하는 다이(30)상의 IGBT 의 게이트를 영역(24)내의 알루미늄에 전기 접속시키고, 영역(24)의 일부는 구멍(37)에서 외부 단자를 한정하기 위해 노출된다. 패치(57)는 구멍(45)을 관통하는 다이(30)상의 IGBT 의 에미터와 구멍(46)을 관통하는 다이(31)상의 다이오드의 상부 단자(애노드)를 상호접속시키고, 또한 에미터와 다이오드를 영역(22)내의 알루미늄에 접속시키며, 영역(22)의 일부는 구멍(39)내의 외부 단자를 한정하기 위해 노출된다.
이제 제 9 도를 참조하면, 복수의 리드들(60 내지 63)이 각각 구멍들(36 내지 39)내의 노출 알루미늄에 부착된다. 리드들(60 내지 63)은 스폿 용접, 납땜등을 포함하며 그에 제한되지 않는 편리한 방법에 의해 부착될 수 있다. 이 예에서 리드들(60 내지 63)는 개별적으로 형성되고 모듈 패키지의 조립 후에 부착되는 것으로도시되었으나, 리드는 앞의 단계동안에 단일 리드 프레임으로서 또는 상호 접속 금속의 일체식 부분으로서 형성될 수 있다는 것을 이해해야 한다.
모듈 회로의 개략적 다이어그램이 본 구조의 이해의 편리를 위해서 제 10도에 도시된다. 리드(60)는 금속 패치(57)를 상호접속시키기 위해서 영역(22)내의 알루미늄을 통해서 전기 접속되고, 금속 패치(57)는 다이(31)상의 다이오드(애노드)의 한 측부와 다이(30)상의 IGBT 의 에미터에 접속된다. 리드(61)는 영역(21)내의 알루미늄에 전기 접속되고, 또한 다이(31)상의 다이오드(캐소드)의 하부 또는 역의 측부와 다이(30)(IGBT 의 콜렉터)의 하부 또는 역의 측부에 접속된다. 리드(62)는 상호접속 금속 링크(56)를 통해서 다이(30)상의 IGBT 의 게이트 회로에 전기 접속된 영역(24)내의 알루미늄에 접속된다. 또한, 리드(63)는 상호접속 금속 링크(55)를 통해서 다이(30)상의 IGBT 의 에미터 감지 회로에 전기 접속된 영역(24)내의 알루미늄에 접속된다.
제 9 도에 도시된 바와같이 제공된 모든 접속부에 의해서, 패키지는 필요시에는 보호를 위해서 편리하게 캡슐화되거나 더 큰 제어 회로 내에 합체될 수 있다. 특정 콤포넨트 및 특정 회로가 방법 및 와이어본드 없는 모듈 패키지를 설명하는 목적을 위해서 기술되었으나, 본 기술분야에 익숙한 자는 하나 내지 복수의 반도체 다이를 포함하는 다양한 모듈을 제조하는 데에 이용될 수 있다는 것을 이해할 것이다.
장착 구멍(17)을 사용하여, 필요시에는 패키지는 더 큰 히트 싱크에 편리하게 부착될 수 있고, 프리폼(15)의 알루미늄 포화 실리콘 탄화물은 패키지로부터 열을 제거하는 용이한 경로를 제공한다. 또한, 전체 패키지는 와이어본딩 등의 필요없이 표준 반도체 공정 기술을 사용하여 제조된다. 제공된 단자 및 상호접속부는 회로 또는 콤포넨트에 대한 손상없이 비교적 쉽게 형성되고, 요구되는 전류를 적절히 이송하고 패키지로의 또한 패키지내의 신뢰성 있는 접속 및 상호접속을 제공할 수 있도록 크고 견고하다. 또한, 침착된 리드는 종래기술의 와이어본드된 리드에 비해 기생 인덕턴스를 감소시키는 형상을 갖는다.
제 1 도 내지 제 9 도는 본 발명에 따른 와이어본드 없는 모듈 패키지의 제조 공정에 있어서 여러가지 단계를 설명하는 사시도.
제 10 도는 제 9 도의 모듈의 개략적 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
15 : 프리폼 16 : 캐비티
20 : 유전체 기판 21,22,23,24 : 개별 영역
26,27 : 얕은 캐비티 30,31 : 반도체 다이
35 : 유전체 재료의 층 36,37,38,39 : 구멍
41,42,43,44,45,46 : 구멍 50 : 전도성 도금 마스크
51,52,53 : 구멍 55,56 : 스트립
57 : 패치 60,61,62,63 : 리드

Claims (5)

  1. 와이어본드 없는 모듈 패키지의 제조방법에 있어서,
    캐비티가 한정된 프리폼을 제공하는 단계와,
    상기 캐비티를 복수의 개별 영역들로 분할하는 유전체 격벽들(dielectric partitions)을 상기 캐비티내에 제공하는 단계와,
    제 1 전도성 재료의 복수의 부분들을 각각 하나씩 상기 복수의 영역들의 각각에 제공하는 단계로서, 상기 유전체 격벽들은 상기 제 1 전도성 재료의 각 부분을 상기 제 1 전도성 재료의 모든 다른 부분들로부터 전기적으로 절연시키는, 상기 제 1 전도성 재료의 복수의 부분들을 제공하는 단계와,
    상기 복수의 영역들 중 한 영역내에 반도체 다이를 장착하는 단계와,
    전도성 재료의 상기 복수의 부분들 중 적어도 하나에 외부 단자들을 제공하는 단계와,
    상기 다이로부터 상기 외부 단자들 중 적어도 하나에의 전기 접속부들을 한정하기 위해 상기 복수의 영역들 위에 금속층을 침착시키는 단계를 포함하는, 와이어본드 없는 모듈 패키지의 제조방법.
  2. 와이어본드 없는 모듈 패키지의 제조방법에 있어서,
    캐비티가 한정된 프리폼을 제공하는 단계와,
    상기 캐비티를 복수의 개별 영역들로 분할하는 유전체 격벽들을 상기 캐비티에 제공하는 단계와,
    제 1 전도성 재료의 복수의 부분들을 각각 하나씩 상기 복수의 영역들의 각각에 제공하는 단계로서, 상기 유전체 격벽들은 상기 제 1 전도성 재료의 각 부분을 상기 제 1 전도성 재료의 모든 다른 부분들로부터 전기적으로 절연시키는, 상기 제 1 전도성 재료의 복수의 부분들을 제공하는 단계와,
    상기 복수의 영역들 중 한 영역내에 반도체 다이를 장착하는 단계와,
    유전체층을 상기 복수의 영역들의 각각에서의 상기 제 1 전도성 재료의 상기 복수의 부분들 위에 제공하는 단계로서, 상기 유전체층은 관통하여 한정되고 상기 제 1 전도성 재료의 부분들의 표면들을 노출시키고 상기 반도체 다이에의 접속부를 노출시키도록 위치된 구멍들을 가진, 상기 유전체층을 상기 제 1 전도성 재료의 상기 복수의 부분들 위에 제공하는 단계와,
    상기 반도체 다이에의 접속부와 상기 제 1 전도성 재료의 부분들의 상기 노출된 표면들을 접촉시키도록, 상기 유전체층 위에 제 2 전도성 재료의 부분들을 제공하는 단계를 포함하는, 와이어본드 없는 모듈 패키지의 제조방법.
  3. 와이어본드 없는 모듈 패키지의 제조방법에 있어서,
    캐비티가 한정된 실리콘 탄화물의 성형된 프리폼을 제공하는 단계와,
    복수의 포켓들이 한정된 세라믹 기판을 제공하고, 상기 캐비티를 복수의 개별 영역들로 분할하기 위해서, 상기 기판을 상기 캐비티에 위치시키는 단계와,
    상기 성형된 프리폼에 알루미늄을 침투시키고 상기 복수의 개별 영역들의 각각에 알루미늄을 침착시키는 단계로서, 상기 기판의 상기 포켓들은 상기 개별 영역들의 각각에서의 상기 알루미늄을 모든 다른 개별 영역들에서의 상기 알루미늄으로부터 전기적으로 절연시키는, 상기 성형된 프리폼에 알루미늄을 침투시키고 상기 복수의 개별 영역들의 각각에 알루미늄을 침착시키는 단계와,
    상기 복수의 영역들 중 한 영역내의 알루미늄 상에 반도체 다이를 장착하는 단계와,
    유전체층을 상기 복수의 영역들의 각각에서의 상기 알루미늄 위에 제공하는 단계로서, 상기 유전체층은 관통하여 한정된 구멍들을 갖고, 상기 구멍들은 상기 알루미늄의 표면들을 노출시키고 상기 반도체 다이에의 접속부를 노출시키도록 위치되는, 상기 유전체층을 상기 알루미늄 위에 제공하는 단계와,
    상기 반도체 다이에의 접속부와 상기 알루미늄의 노출된 표면들을 접촉시키기 위해서, 상기 유전체층 위에 전도성 재료의 부분들을 제공하는 단계를 포함하는, 와이어본드 없는 모듈 패키지의 제조방법,
  4. 와이어본드 없는 모듈 패키지에 있어서,
    캐비티가 한정되고 제 1 재료로 이루어진 프리폼과,
    상기 캐비티에 위치되며, 상기 캐비티를 복수의 개별 영역들로 분할하며, 상기 제 1 재료와 다른 제 2 재료로 이루어진 유전체 격벽들과,
    상기 복수의 개별 영역들의 각각에 각각 하나씩 위치된, 제 1 전도성 재료의 복수의 부분들로서, 상기 유전체 격벽들은 상기 제 1 전도성 재료의 각 부분을 상기 제 1 전도성 재료의 모든 다른 부분들로부터 전기적으로 절연시키는, 상기 제 1 전도성 재료의 복수의 부분들과,
    상기 복수의 영역들 중 한 영역내의 상기 제 1 전도성 재료의 제 1 부분위에 장착된 반도체 다이와,
    상기 제 1 전도성 재료의 상기 복수의 부분들에 전기적으로 연결된 외부단자들과,
    상호접속부가 사이에 제공되는 상기 반도체 다이와 상기 외부 단자들 사이를 연장하는 금속 침착부들을 포함하는, 와이어본드 없는 모듈 패키지.
  5. 와이어본드 없는 모듈 패키지의 제조방법에 있어서,
    캐비티가 한정된 프리폼을 제공하는 단계와,
    상기 캐비티를 복수의 개별 영역들로 서브-분할하는 유전체 격벽들을 상기 캐비티에 제공하는 단계와,
    제 1 전도성 재료의 복수의 부분들을 각각 하나씩 상기 복수의 영역들의 각각에 제공하는 단계로서, 상기 유전체 격벽들은 상기 제 1 전도성 재료의 각 부분을 상기 제 1 전도성 재료의 모든 다른 부분들로부터 전기적으로 절연시키는, 상기 제 1 전도성 재료의 복수의 부분들을 제공하는 단계와,
    상기 복수의 영역들 중 한 영역내에 반도체 다이를 장착하는 단계와,
    상기 다이로부터 적어도 하나의 외부 단자에의 전기 접속부들을 한정하기 위해 상기 복수의 영역들 위에 금속층을 침착시키는 단계를 포함하는, 와이어본드 없는 모듈 패키지의 제조방법.
KR1019960018381A 1995-06-05 1996-05-29 와이어본드없는모듈패키지와그제조방법 KR100418318B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US464,112 1995-06-05
US08/464,112 US5616886A (en) 1995-06-05 1995-06-05 Wirebondless module package

Publications (2)

Publication Number Publication Date
KR970003875A KR970003875A (ko) 1997-01-29
KR100418318B1 true KR100418318B1 (ko) 2004-04-28

Family

ID=23842615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018381A KR100418318B1 (ko) 1995-06-05 1996-05-29 와이어본드없는모듈패키지와그제조방법

Country Status (4)

Country Link
US (1) US5616886A (ko)
EP (1) EP0747949A3 (ko)
JP (1) JP4094075B2 (ko)
KR (1) KR100418318B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898128A (en) * 1996-09-11 1999-04-27 Motorola, Inc. Electronic component
JPH10150656A (ja) * 1996-09-20 1998-06-02 Hitachi Ltd 画像処理装置及び侵入者監視装置
US5774342A (en) * 1996-09-26 1998-06-30 Delco Electronics Corporation Electronic circuit with integrated terminal pins
US6245442B1 (en) * 1997-05-28 2001-06-12 Kabushiki Kaisha Toyota Chuo Metal matrix composite casting and manufacturing method thereof
AT408153B (de) * 1998-09-02 2001-09-25 Electrovac Metall-matrix-composite- (mmc-) bauteil
US6173632B1 (en) * 1998-11-23 2001-01-16 Semiconductor Technologies & Instruments, Inc. Single station cutting apparatus for separating semiconductor packages
US6261868B1 (en) 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
GB2373636B (en) * 2000-11-29 2004-09-08 Mitsubishi Chem Corp Semiconductor light emitting device with two heat sinks in contact with each other
AU2002340750A1 (en) 2001-09-28 2003-04-14 Siemens Aktiengesellschaft Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
JP2004014746A (ja) * 2002-06-06 2004-01-15 Denki Kagaku Kogyo Kk モジュール構造体とその製造方法
CN100468670C (zh) * 2003-02-28 2009-03-11 西门子公司 带有大面积接线的功率半导体器件的连接技术
US7208347B2 (en) * 2003-02-28 2007-04-24 Siemens Aktiengesellschaft Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours
DE10314172B4 (de) * 2003-03-28 2006-11-30 Infineon Technologies Ag Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
US7402845B2 (en) * 2005-12-30 2008-07-22 International Rectifier Corporation Cascoded rectifier package
US8198712B2 (en) * 2006-06-07 2012-06-12 International Rectifier Corporation Hermetically sealed semiconductor device module
JP5597727B2 (ja) * 2011-01-20 2014-10-01 京セラ株式会社 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP5738226B2 (ja) * 2012-03-22 2015-06-17 三菱電機株式会社 電力用半導体装置モジュール
US9431311B1 (en) 2015-02-19 2016-08-30 Semiconductor Components Industries, Llc Semiconductor package with elastic coupler and related methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626259A (en) * 1970-07-15 1971-12-07 Trw Inc High-frequency semiconductor package
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package
US3846734A (en) * 1973-02-06 1974-11-05 Amp Inc Frames for adapting a multi-contact electrical connector to electrically connect with various styles of substrates
JPS5936827B2 (ja) * 1979-01-12 1984-09-06 日本電信電話株式会社 集積回路素子の冷却装置
US4455448A (en) * 1981-12-02 1984-06-19 Watkins-Johnson Company Housing for microwave electronic devices
US4627533A (en) * 1984-10-29 1986-12-09 Hughes Aircraft Company Ceramic package for compensated crystal oscillator
JPS62162891U (ko) * 1986-04-03 1987-10-16
US4837664A (en) * 1988-09-12 1989-06-06 Westinghouse Electric Corp. Building block composite design and method of making for RF line replaceable modules
US4960613A (en) * 1988-10-04 1990-10-02 General Electric Company Laser interconnect process
US4988412A (en) * 1988-12-27 1991-01-29 General Electric Company Selective electrolytic desposition on conductive and non-conductive substrates
US5019535A (en) * 1989-03-28 1991-05-28 General Electric Company Die attachment method using nonconductive adhesive for use in high density interconnected assemblies
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
US5146314A (en) * 1990-03-09 1992-09-08 The University Of Colorado Foundation, Inc. Apparatus for semiconductor circuit chip cooling using a diamond layer
US5111277A (en) * 1991-03-29 1992-05-05 Aegis, Inc. Surface mount device with high thermal conductivity
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
US5216806A (en) * 1992-09-01 1993-06-08 Atmel Corporation Method of forming a chip package and package interconnects
USH1245H (en) * 1992-11-05 1993-10-05 The United States Of America As Represented By The Secretary Of The Army High-G support frame assembly
JPH06164265A (ja) * 1992-11-16 1994-06-10 Toshiba Corp マイクロ波増幅器
US5461196A (en) * 1992-12-02 1995-10-24 Hughes Aircraft Company Low temperature co-fired ceramic (LTCC) high density interconnect package with circuitry within the cavity walls
JP2823461B2 (ja) * 1992-12-11 1998-11-11 三菱電機株式会社 高周波帯ｉｃ用パッケージ
US5384691A (en) * 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
US5465481A (en) * 1993-10-04 1995-11-14 Motorola, Inc. Method for fabricating a semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules

Also Published As

Publication number Publication date
JP4094075B2 (ja) 2008-06-04
EP0747949A3 (en) 1998-04-29
US5616886A (en) 1997-04-01
KR970003875A (ko) 1997-01-29
EP0747949A2 (en) 1996-12-11
JPH08335665A (ja) 1996-12-17

Similar Documents

Publication Publication Date Title
KR100418318B1 (ko) 와이어본드없는모듈패키지와그제조방법
US6451627B1 (en) Semiconductor device and process for manufacturing and packaging a semiconductor device
US6441475B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US6306680B1 (en) Power overlay chip scale packages for discrete power devices
US5289346A (en) Peripheral to area adapter with protective bumper for an integrated circuit chip
US6022758A (en) Process for manufacturing solder leads on a semiconductor device package
US6396138B1 (en) Chip array with two-sided cooling
US5786230A (en) Method of fabricating multi-chip packages
CN112368830A (zh) 电力组件、功率模块、用于制造功率模块和电力组件的方法
JP3877409B2 (ja) 半導体装置の製造方法
US5844779A (en) Semiconductor package, and semiconductor device using the same
JP3877410B2 (ja) 半導体装置の製造方法
JPH11307673A (ja) 半導体装置とその製造方法
JPH11176856A (ja) 半導体装置の製造方法
JP3203228B2 (ja) 半導体装置とその製造方法
JPH11163007A (ja) 半導体装置の製造方法
US20230170329A1 (en) Semiconductor package with metal posts from structured leadframe
CN111883439B (zh) 一种芯片封装方法
US20230170226A1 (en) Semiconductor package with metal posts from structured leadframe
US20220102311A1 (en) Semiconductor device module having vertical metallic contacts and a method for fabricating the same
EP4270455A1 (en) Semiconductor package and method for fabricating the same
US20240030208A1 (en) Heterogeneous embedded power device package using dam and fill
JPH0661380A (ja) 半導体装置
CN112750795A (zh) 嵌入式管芯封装件中的框架设计
GB2368970A (en) Semiconductor packaging

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140109

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee