JPH08330917A - ディジタル回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 それぞれ複数のフリップフロップが直列接続
された第１及び第２のフリップフロップ群が対をなし、
入力データを同期クロックで順次次段のフリップフロッ
プに伝播するディジタル回路装置において、電源ノイズ
を低減し、電源線幅を縮小できるようにする。 【構成】 対をなすフリップフロップ群のうち一方のフ
リップフロップ111〜114の群のデータ取込のクロックタ
イミングを、最後段のフリップフロップ114を除き、他
方のフリップフロップ101〜104の群のデータ取込のクロ
ックタイミングより１／２周期ずらせる。これにより、
回路に流れる電流量のピーク値を低減する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のフリップフロッ
プが直列に接続された第１のフリップフロップ群と、こ
の第１のフリップフロップ群と同一構成を有する第２の
フリップフロップ群が対をなし、一対若しくは複数対備
えており、各フリップフロップ群の最前段のフリップフ
ロップにそれぞれ入力されたデータを同期クロックを用
いて順次次段のフリップフロップに伝播するディジタル
回路装置に関し、特に、電源ノイズを低減するようにし
た回路構成に関するものである。

【０００２】

【従来の技術】以下、従来の回路構成について説明す
る。図７は、従来のこの種の回路構成を示したものであ
り、71と72は入力データ、73はクロック信号、701から7
04，711から714はそれぞれフリップフロップである。図
８は図７の回路における信号伝播のタイミングチャート
の一例で、71と72は図７の入力データ、73は図７のクロ
ック信号、701から704と711から714は、図７のフリップ
フロップと共にその出力を表しており、801は図８のタ
イミングチャートにおけるその時々に回路に流れる電流
の総量を表している。

【０００３】このような従来例の回路構成において、以
下その動作を説明する。まず、図８に示すような入力デ
ータ71がフリップフロップ701の入力端子に、入力デー
タ72がフリップフロップ711の入力端子にそれぞれ入力
される。次にクロック信号73がＬからＨになるタイミン
グで、フリップフロップ701とフリップフロップ711が、
前記入力データを取り込み出力する。この時、フリップ
フロップが変化するので電流量が801のように流れる。
次にクロック信号73がＬからＨになるタイミングで、フ
リップフロップ702とフリップフロップ712がフリップフ
ロップ701とフリップフロップ711の出力データを取り込
み出力する。この時も、フリップフロップ702とフリッ
プフロップ711が変化するので電流量が801のように流れ
る。このようにクロックがＬからＨに変化する度にフリ
ップフロップにデータが取り込まれ出力される。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、電流量がポジエッジの直後に大量に流れ
るので、電源ノイズが大きくなったり、電源線幅を大き
くしなければならないという問題があった。

【０００５】本発明は上記従来の問題点を解決するもの
で、回路に流れる電流の総量を抑えて、電源ノイズの低
減や、電源線幅の縮小を図るようにしたディジタル回路
装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明のディジタル回路装置は、直列出力式シフト
レジスタの如く複数のフリップフロップが直列に接続さ
れた第１のフリップフロップ群と、該第１のフリップフ
ロップ群と同一構成を有する第２のフリップフロップ群
が対をなし、一対若しくは複数対備えており、各フリッ
プフロップ群の最前段のフリップフロップにそれぞれ入
力されたデータを同期クロックを用いて順次次段のフリ
ップフロップに伝播するディジタル回路装置であって、
前記対をなすフリップフロップ群のうち一方のフリップ
フロップ群のデータ取込のクロックタイミングを、最後
段のフリップフロップを除き、他方のフリップフロップ
群のデータ取込のクロックタイミングより１／２周期遅
延させる構成としている。

【０００７】また、対をなす第１のフリップフロップ群
と第２のフリップフロップ群の中で、互いに隣合う任意
のフリップフロップ間にロジック回路を挿入してもよ
く、さらに、対をなす第１のフリップフロップ群と第２
のフリップフロップ群が、それぞれ異なるクロック信号
源から、互いに同期したクロックが供給される構成とし
てもよい。

【０００８】

【作用】上記構成によれば、対をなすフリップフロップ
群のうち一方のフリップフロップ群のデータ取込のクロ
ックタイミングが、最後段のフリップフロップを除き、
他方のフリップフロップ群のデータ取込のクロックタイ
ミングより１／２周期ずれているので、電流の流れるタ
イミングもずれ、電流のピーク値が低下する。これによ
って、電源ノイズが減少し、電源線幅を縮小することが
できる。

【０００９】

【実施例】以下、図面を参照しながら実施例を詳細に説
明する。図１は、本発明の第１の実施例の回路構成を示
したものであり、11と12は入力データ、13はクロック信
号、101から104と114はクロックの立ち上がりでデータ
を取り込むフリップフロップ、111から113はクロックの
立ち下がりでデータを取り込むフリップフロップであ
る。

【００１０】図２は、図１の回路の信号伝播のタイミン
グチャートの一例で、11と12は図１の入力データ、13は
図１のクロック信号、101から104と111から114は、図１
のフリップフロップと共にその出力を表しており、201
は図２のタイミングチャートにおけるその時々に回路に
流れる電流の総量である。

【００１１】以上のように構成された本実施例につい
て、以下その動作を説明する。まず、図２のような入力
データ11と12がそれぞれフリップフロップ101とフリッ
プフロップ111に入力される。次にクロック信号13がＬ
からＨになるタイミングでフリップフロップ101が前記
入力データを取り込み出力する。この時の電流量は、フ
リップフロップ101のみの変化なので、201のように表さ
れる。次にクロック信号13がＨからＬのタイミングでフ
リップフロップ111が前記入力データを取り込み出力す
る。この時の消費電流もフリップフロップ111のみの変
化なので201のように表される。このようにクロックが
変化する毎に交互の各フリップフロップにデータが取り
込まれ出力される。

【００１２】以上のように本実施例によれば、対をなす
フリップフロップ群のうち一方のフリップフロップ111
〜114からなる群のデータ取込のクロックタイミング
が、最後段のフリップフロップ114を除き、他方のフリ
ップフロップ101〜104からなる群のデータ取込のクロッ
クタイミングより１／２周期ずれているので、電流の流
れるタイミングがずれ、電流のピーク値が低下する。従
って、電源ノイズが低減され、また電源線幅を縮小する
ことができる。

【００１３】図３は、本発明の第２の実施例を示したも
ので、互いに隣合う任意のフリップフロップ間にロジッ
ク回路を挿入したものである。31と32は入力データ、33
はクロック信号、301から304と314はクロック立ち上が
りでデータを取り込むフリップフロップ、311から313は
クロック立ち下がりでデータを取り込むフリップフロッ
プ、351と352はロジック回路である。以上のように構成
された回路構成においても、フリップフロップでデータ
を取り込むタイミングは第１の実施例と同じであり、同
様な効果が得られる。

【００１４】図４は、本発明の第３の実施例を示したも
ので、対をなすフリップフロップ群が複数対ある場合
で、41から44は入力データ、45はクロック信号、401か
ら404と414、421から424と434はクロック立ち上がりで
データを取り込むフリップフロップ、411から413と431
から433はクロック立ち下がりでデータを取り込むフリ
ップフロップである。以上のように構成された本実施例
においても、データを取り込むタイミングは第１の実施
例と同じであり同様な作用効果がある。

【００１５】図５は、本発明の第４の実施例を示したも
ので、各フリップフロップ群には、それぞれ異なるクロ
ック信号源から、互いに同期したクロック信号が供給さ
れるようになっている。51，52は入力データ、53，54は
クロック信号、501から504と514はクロック立ち上がり
でデータを取り込むフリップフロップ、511から513はク
ロック立ち下がりでデータを取り込むフリップフロップ
である。

【００１６】図６は、図５の回路の信号伝播のタイミン
グチャートの一例で、51，52は図５の入力データ、53，
54は周期は異なるが互いに同期したクロック信号、501
から504と511から514は、図５の各フリップフロップと
共にその出力を表しており、601は図６のタイミングチ
ャートにおけるその時々に回路に流れる電流の総量であ
る。

【００１７】以上のように構成された本実施例において
も、データを取り込むタイミングは上記各実施例の場合
と同じであり、同様な作用効果が得られる。そして、こ
れにより、電源ノイズが低減され、電源線幅の縮小が可
能となる。

【００１８】

【発明の効果】以上説明したように、本発明によれば、
対をなすフリップフロップ群のうち一方のフリップフロ
ップ群のデータ取込のクロックタイミングを、最後段の
フリップフロップを除き、他方のフリップフロップ群の
データ取込のクロックタイミングより１／２周期ずらせ
ることにより、回路に流れる電流量のピーク値を低減す
ることができ、これにより、電源ノイズを減少させ、電
源線幅を縮小することができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施例における回路構成図であ
る。

【図２】本発明の第１の実施例における信号のタイミン
グチャートである。

【図３】本発明の第２の実施例における回路構成図であ
る。

【図４】本発明の第３の実施例における回路構成図であ
る。

【図５】本発明の第４の実施例における回路構成図であ
る。

【図６】本発明の第４の実施例における信号のタイミン
グチャートである。

【図７】従来例における回路構成図である。

【図８】従来例の信号のタイミングチャートである。

【符号の説明】 101〜104，114，301〜304，314，401〜404，414，421〜
424，434，501〜504，514…クロック立ち上がりでデー
タを取り込むフリップフロップ及びその出力、111〜11
3，311〜313，411〜413，431〜433，511〜513…クロッ
ク立ち下がりでデータを取り込むフリップフロップ及び
その出力、 11，12，31，32，41，42，43，44，51，52
…入力データ、 13，33，45，53，54…クロック信号、
351，352…ロジック回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 直列出力式シフトレジスタの如く複数の
   フリップフロップが直列に接続された第１のフリップフ
   ロップ群と、該第１のフリップフロップ群と同一構成を
   有する第２のフリップフロップ群が対をなし、一対若し
   くは複数対備えており、各フリップフロップ群の最前段
   のフリップフロップにそれぞれ入力されたデータを同期
   クロックを用いて順次次段のフリップフロップに伝播す
   るディジタル回路装置であって、前記対をなすフリップ
   フロップ群のうち一方のフリップフロップ群のデータ取
   込のクロックタイミングが、最後段のフリップフロップ
   を除き、他方のフリップフロップ群のデータ取込のクロ
   ックタイミングより１／２周期遅延していることを特徴
   とするディジタル回路装置。
2. 【請求項２】 対をなす第１のフリップフロップ群と第
   ２のフリップフロップ群の中で、互いに隣合う任意のフ
   リップフロップ間にロジック回路を有することを特徴と
   する請求項１記載のディジタル回路装置。
3. 【請求項３】 対をなす第１のフリップフロップ群と第
   ２のフリップフロップ群は、それぞれ異なるクロック信
   号源から、互いに同期したクロックが供給されているこ
   とを特徴とする請求項１または２記載のディジタル回路
   装置。