JPH08330641A - 超電導素子とその製法および動作方法 - Google Patents

超電導素子とその製法および動作方法

Info

Publication number
JPH08330641A
JPH08330641A JP7134886A JP13488695A JPH08330641A JP H08330641 A JPH08330641 A JP H08330641A JP 7134886 A JP7134886 A JP 7134886A JP 13488695 A JP13488695 A JP 13488695A JP H08330641 A JPH08330641 A JP H08330641A
Authority
JP
Japan
Prior art keywords
superconducting
superconducting element
voltage
gate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7134886A
Other languages
English (en)
Other versions
JP3026482B2 (ja
Inventor
Yoshinobu Taruya
良信 樽谷
Nobuyuki Sugii
信之 杉井
Tokumi Fukazawa
徳海 深沢
Takanori Kabasawa
宇紀 樺沢
Haruhiro Hasegawa
晴弘 長谷川
一正 ▲高▼木
Kazumasa Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7134886A priority Critical patent/JP3026482B2/ja
Publication of JPH08330641A publication Critical patent/JPH08330641A/ja
Application granted granted Critical
Publication of JP3026482B2 publication Critical patent/JP3026482B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】従来の超電導素子より高い利得を有し、かつ高
速で動作し、スイッチング回路の構成を簡略化でき、低
消費電力性能を有する素子構造の3端子型超電導素子と
その製法および動作方法を提供する。 【構成】所定の基板上に、第1の絶縁層を介して2枚の
超電導電極を接続してトンネル接合を構成し、2枚の超
電導電極間にトンネル電流および超電導電流が流れる構
造となし、2枚の超電導電極と第1の絶縁層を基板上に
平面状に配設し、ゲート絶縁膜である第2の絶縁層を介
して、第1の絶縁層に電界を印加するゲ−ト電極を少な
くとも配設した構造の超電導素子であって、ゲ−ト電極
に印加するゲ−ト電圧を入力信号として、トンネル抵抗
および超電導電流の値を制御する手段を備えたことを特
徴とする超電導素子。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高速デジタル回路、ア
ナログデ−タ処理回路、センサ回路装置、微小磁場信号
検出装置等、超電導性を用いることによって特有の性能
を発揮する超電導エレクトロニクスの分野に係り、特
に、スイッチング速度が大きく、消費電力が低いという
優れた特性を有する3端子型超電導素子の素子構造とそ
の製造方法および動作方法に関する。
【0002】
【従来の技術】従来のスイッチング動作に使用される超
電導素子は、常伝導層を介して超電導電極が接続された
構造を有し、常伝導層に電界を印加するためのゲ−ト絶
縁膜およびゲ−ト電極が配設されている。この構造の素
子では、以下に述べる動作原理によってスイッチング動
作が実行される。すなわち、超電導近接効果によって、
常伝導層の超電導電極に接する部分に超電導キャリアが
滲み出し超電導性を帯びることになる。常伝導層が狭け
れば、両側の電極からの近接効果によって超電導性を帯
びた部分が繋がる。その結果、常伝導層を介して超電導
電流が流れる。超電導キャリアが滲み出して電極間に流
れる超電導電流の大きさは、常伝導層のキャリア濃度に
依存し、キャリア濃度が高くなるほど超電導電流は増大
する。したがって、ゲ−ト絶縁膜を介してゲ−ト電極に
電圧を印加し、電界効果によってキャリア濃度を変調す
ることにより超電導電流を制御することができる。な
お、超電導電流と同時に素子の抵抗値も増減する。この
ような超電導素子の超電導電極材料としては、ニオブ
(Nb)等の金属や、イットリウム(Y)、バリウム
(Ba)および銅(Cu)の酸化物等が用いられ、チャ
ネル層材料としては、シリコン(Si)等の半導体やプ
ラセオジム(Pr)、BaおよびCuの酸化物等の非超
電導酸化物が用いられている。
【0003】
【発明が解決しようとする課題】上述した従来の超電導
素子の素子構造において、超電導素子としての性能を発
揮し、十分な制御機能と、利得を有する素子を作製する
上で、以下に示す問題ないしは障害があった。すなわ
ち、従来の超電導素子構造では、利得を得るのが困難で
ある。ここで、従来型の超電導素子のオン状態での電圧
−電流特性を図2(a)に、従来型の超電導素子のオフ
状態での電圧−電流特性を図2(b)に示す。デプレッ
ション型の素子の場合には、ゲ−ト電圧信号を加えない
状態で超電導臨界電流20が流れ、低抵抗状態(従来型
素子のゲ−ト電圧信号零での抵抗曲線)21にある〔図
2(a)〕。そして、ゲ−ト電圧信号を印加することに
より、超電導電流が減少すると共に、電圧状態での抵抗
値(従来型素子のゲ−ト電圧信号有限での抵抗曲線)2
2が増大する〔図2(b)〕。ゲ−ト電圧信号の正負
は、常伝導層のキャリアの種類に依存する。オン状態と
オフ状態は、素子に超電導電流が流れる状態と、素子が
高抵抗になって負荷抵抗等に電流が転送された状態に対
応する。オフ状態で十分に電流を転送するためには、素
子抵抗をオン状態での値の10倍、もしくはこれ以上に
する必要がある。しかるに抵抗値のゲ−ト電圧による変
化割合は、超電導電流の変化割合より小さい。エンハン
スメント型の素子の場合には、ゲ−ト電圧信号を加えな
い状態では超電導電流は流れず、高抵抗の電圧状態にあ
る。そして、ゲ−ト電圧信号を印加することにより、電
圧状態での抵抗値は減少して、超電導臨界電流が増大
し、超電導状態にスイッチする。この型の素子において
も、オフ状態で十分に電流を転送するためには素子抵抗
をオン状態での値の10倍、もしくはこれ以上の値にす
る必要があることは、上記デプレッション型の素子の場
合と同様である。このように、素子のスイッチング動作
を実行するためには、素子抵抗値が10倍以上変化する
だけのゲ−ト電圧を印加する必要がある。このことは、
近接効果を発揮させるに足る高いキャリア濃度を有し、
デバイ距離の短い超電導素子においては利得低下の原因
となる。
【0004】本発明の課題は、上記した従来の超電導素
子よりも高い利得を有し、スイッチング回路に適合し、
回路構成および動作方式をより簡単化することが可能
で、より高速化された素子構造を有する超電導素子と、
その製造方法および動作方法を提供することにある。
【0005】
【課題を解決するための手段】上記本発明の課題を解決
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項1に記
載のように、所定の基板上に、第1の絶縁層を介して2
枚の超電導電極を接続してトンネル接合を構成し、上記
2枚の超電導電極間にトンネル電流および超電導電流が
流れる構造となし、上記2枚の超電導電極と第1の絶縁
層を上記基板上に平面状に配設し、ゲート絶縁膜である
第2の絶縁層を介して、上記第1の絶縁層に電界を印加
するゲ−ト電極を少なくとも配設した構造の超電導素子
であって、上記ゲ−ト電極に印加するゲ−ト電圧を入力
信号として、トンネル抵抗および超電導電流の値を制御
する手段を備えた構造とするものである。また、本発明
は請求項2に記載のように、請求項1に記載の超電導素
子において、第1の絶縁層は、2枚の超電導電極を接続
する超電導薄膜の結晶粒界によって構成するものであ
る。また、本発明は請求項3に記載のように、請求項1
または請求項2に記載の超電導素子において、2枚の超
電導電極を構成する超電導薄膜は、バリウム(Ba)、
カリウム(K)、ビスマス(Bi)からなる酸化物、も
しくは該酸化物を構成するKの一部または全部が鉛(P
b)もしくはルビジウム(Rb)によって置換された酸
化物超電導体を用いるものである。また、本発明は請求
項4に記載のように、請求項1ないし請求項3のいずれ
か1項に記載の超電導素子において、下地基板材とし
て、結晶方位の異なる2枚の単結晶を貼り合わせたバイ
クリスタルを用い、第1の絶縁層を構成する超電導薄膜
の結晶粒界を、上記下地基板材の結晶粒界に沿って形成
するものである。また、本発明は請求項5に記載のよう
に、請求項1ないし請求項3のいずれか1項に記載の超
電導素子において、下地基板材として段差構造を有する
単結晶を用い、第1の絶縁層を構成する超電導薄膜の結
晶粒界を、上記基板材の段差部に沿って形成するもので
ある。また、本発明は請求項6に記載のように、請求項
1ないし請求項3および請求項5のいずれか1項に記載
の超電導素子において、段差を複数個、並列に配列した
構造の下地基板材を用い、上記段差に沿った結晶粒界に
よって構成される第1の絶縁層を複数個、直列に配列し
た構造の超電導素子とするものである。また、本発明は
請求項7に記載のように、請求項1ないし請求項6のい
ずれか1項に記載の超電導素子において、該超電導素子
が零電圧状態と電圧状態の二つの安定な状態を有し、入
力ゲ−ト電圧信号により超電導電流の値と電圧状態での
トンネル抵抗値を制御することによって、上記零電圧状
態と電圧状態の二つの状態間をスイッチし、論理回路の
ゲ−トまたは記憶回路の記憶セル、もしくはデコ−ダ回
路のゲ−ト、さらにはアナログ、ディジタル変換器用論
理要素に適用し得る構造とするものである。また、本発
明は請求項8に記載のように、請求項1ないし請求項6
のいずれか1項に記載の超電導素子において、正負の両
極性を有する電圧パルスを入力信号としてトンネル抵抗
および超電導電流の値を制御する手段を備えた構造とす
るものである。また、本発明は請求項9に記載のよう
に、請求項1ないし請求項8のいずれか1項に記載の超
電導素子を製造する方法であって、結晶方位の異なる2
枚の単結晶を接合して形成した結晶粒界を有するバイク
リスタルの基板上、もしくは、少なくとも一つ以上の段
差を並列に配列した構造の単結晶基板上に、所定組成の
酸化物超電導体からなる超電導薄膜を成長させて、該基
板の結晶粒界に沿った2枚の超電導薄膜の結晶粒界から
なる第1の絶縁層、もしくは上記基板の段差部に沿って
少なくとも一つ以上の超電導薄膜の結晶粒界からなる第
1の絶縁層を形成する工程と、上記基板の裏面に、ゲー
ト絶縁膜である第2の絶縁層を形成し、上記第1の絶縁
層に電界を印加するためのゲ−ト電極を作製する工程
を、少なくとも含む超電導素子の製造方法とするもので
ある。また、本発明は請求項10に記載のように、請求
項9に記載の超電導素子の製造方法において、所定組成
の酸化物超電導体は、バリウム(Ba)、カリウム
(K)、ビスマス(Bi)元素からなる酸化物、もしく
は該酸化物を構成するKの一部または全部が鉛(Pb)
もしくはルビジウム(Rb)によって置換された酸化物
超電導体とするものである。また、本発明は請求項11
に記載のように、請求項1ないし請求項8のいずれか1
項に記載の超電導素子の動作方法であって、上記超電導
素子は、零電圧状態と電圧状態での二つの安定な状態を
有し、入力ゲ−ト電圧信号を印加することにより、超電
導電流の値と、電圧状態でのトンネル抵抗の値を制御す
ることによって、上記零電圧状態と電圧状態の二つの状
態間をスイッチせるようにしたものである。また、本発
明は請求項12に記載のように、請求項11において、
入力ゲ−ト電圧信号は、正負の両極性を有する電圧パル
スを入力信号として用いるものである。
【0006】
【作用】本発明の超電導素子の素子構造は、以下に示す
理由により、回路用スイッチング素子として用いるに十
分な利得を有し、かつ素子を動作させるために煩雑な回
路を用いる必要がなく、スイッチング素子として用いる
場合に特別な回路構成を必要としない効果がある。ここ
で、本発明の超電導素子の動作原理について、図3
(a)、(b)を用いて説明する。超電導素子の電流通
電部は、2枚の超電導電極の間に絶縁層が挾まれた構造
である。この素子構造に対応して、流れる電流はトンネ
ル電流である。図に示すように、トンネル型のジョセフ
ソン接合と名付けられている素子と同様に、零(0)電
圧で超電導臨界電流31が流れ、通電電流がバイアス電
流を越えると電圧状態(本発明の素子のゲート電圧信号
零での抵抗曲線)32に遷移する。発生電圧は超電導電
極のギャップ電圧33に相当する。通電電流を下げる
と、電圧値はギャップ電圧33を維持し、電流のみが減
少する。さらに、通電電流を下げると、零電圧に復帰す
る限界電圧値(ゲート電圧信号零での零電圧復帰電圧)
34に達し、ほぼ電圧値のみが減少して零電圧状態に戻
る〔図3(a)〕。このように、素子の電圧−電流特性
はヒステリシスを示す。すなわち、入力信号を印加しな
い場合の電圧−電流特性は、従来のジョセフソン接合と
ほとんど変わらない。ジョセフソン接合では磁場信号等
によって超電導電流の臨界値を変化させ、これによって
超電導状態から電圧状態にスイッチング動作を行わせる
が、磁場信号が印加されても電圧状態での常伝導電流の
電圧−電流特性は変化を受けない。本発明の超電導素子
をスイッチング素子として用いる場合、ゲ−ト電圧を入
力信号に用いる。ゲ−ト電圧信号が印加された場合は、
図3(b)に示すように、超電導臨界電流35が減少す
るとともに、電圧状態での抵抗値(本発明の素子のゲー
ト電圧信号有限での抵抗曲線)36も全体的に増大す
る。本発明の超電導素子のスイッチング動作を、図4
(a)、(b)、(c)に示す。すなわち、図4(a)
に示すごとく、バイアス電流値42を、超電導素子の超
電導臨界電流31より低い値に設定する。図4(b)に
示されるように、ゲ−ト電圧信号によって超電導臨界電
流35が減少し、バイアス電流42より低くなれば超電
導素子は電圧状態に遷移する。そして、超電導素子に並
列に負荷抵抗が接続された回路構成において、負荷抵抗
の値が超電導素子の抵抗より十分に低い場合、大部分の
電流は負荷抵抗に流れる。ゲ−ト電圧信号によって超電
導素子の電圧状態での抵抗値が増加することは、上記負
荷抵抗への電流の転送割合の増大に寄与している。した
がって、本発明の超電導素子において、超電導臨界電流
31が、バイアス電流42を越えて変化するだけのゲ−
ト電圧信号を印加するのみで、スイッチング動作を行
い、しかもバイアス電流の大部分が負荷抵抗に転送され
る。この理由は、本発明の超電導素子の電圧−電流特性
が非線形であり、ギャップ電圧以下で十分に高い抵抗値
を示し、かつヒステリシスを有するからである。この結
果、本発明の超電導素子は、スイッチング素子として用
いる場合の入力信号電圧に対する出力電圧の割合、すな
わち利得を得るのに有利な特性を有するものである。一
方、従来の超電導素子の場合、ゲ−ト電圧信号を印加し
て超電導臨界電流がバイアス電流を越えることにより超
電導素子は電圧状態に遷移するが、ヒステリシス特性を
有していないので、電圧値は零電圧近傍にあり、負荷抵
抗への電流の転送割合は僅少である。したがって、超電
導素子の電圧状態における抵抗値を、ゲ−ト電圧信号に
よって10倍以上に増加させないかぎり、負荷抵抗にバ
イアス電流の大部分を転送することができない。従来の
超電導素子の超電導結合層には、常伝導材料が用いられ
ているのに対して、本発明にかかる超電導素子の超電導
結合層には絶縁材料が用いられる。キャリア濃度は、当
然のことながら本発明の超電導素子の超電導結合層の方
が低くなり、素子構造の観点からも本発明の超電導素子
は、従来の超電導素子より高い利得が得られる。このよ
うに、本発明の超電導素子は、相対的にわずかの信号電
圧でスイッチング動作を行うことができるので、キャリ
ア濃度の変化も、これに対応して相対的にわずかであ
る。したがって、従来の超電導素子と比較して高速のス
イッチング特性が得られる。このようなヒステリシス特
性を持った超電導素子は、トンネル接合構造を有するこ
とが望ましい。トンネル接合の絶縁層に電界を印加する
のであるから、素子は平面型の構造であることが必要と
なる。本発明の超電導素子のように、超電導薄膜の結晶
粒界によって絶縁層を形成する場合、絶縁層と2枚の超
電導電極が1枚の超電導薄膜から得られるので、平面型
の構造を容易に実現することができる。 また、2枚の
超電導電極を構成する超電導薄膜を、Ba、K、Biの
酸化物、もしくはKの1部または全部を、PbまたはR
b等によって置換した酸化物超電導体とすれば、上記2
枚の超電導薄膜の結晶粒界は絶縁性を有することにな
る。また、下地基板材に単結晶を用いた場合、上記酸化
物系の超電導薄膜はエピタキシャルに成長するので、超
電導薄膜の結晶粒界は、下地基板材の結晶粒界や段差部
で形成される。したがって、結晶方位の異なる2枚の単
結晶を貼り合わせたバイクリスタルや、あらかじめ段差
部を形成した単結晶を下地基板材として用いることによ
り超電導薄膜に結晶粒界、すなわち絶縁層を形成するこ
とができる。なお、段差構造の場合は、複数個の段差を
配列することにより、自動的に直列に接続された超電導
素子を得ることができ、電圧利得をいっそう向上させる
ことが可能となる。本発明の超電導素子は、ヒステリシ
スを有する電圧−電流特性を示すが、ジョセフソン接合
とは異なり、入力信号によって電圧状態になった場合
に、その入力信号を解除することにより零電圧状態に復
帰させることができる。この理由は、図4(c)に示す
ごとく、入力信号を加えることにより、超電導素子の電
圧状態での抵抗値が増大するので、零電圧に復帰する限
界電圧値(ゲ−ト電圧信号有限での零電圧復帰電圧)4
4が減少して電圧状態が安定に存在する。入力信号を解
除すれば、限界電圧値(ゲ−ト電圧信号零での零電圧復
帰電圧)34が増大して電圧状態での電圧値(負荷を接
続した場合の電圧状態)43を上回り、超電導素子は自
動的に零電圧状態に復帰する。入力信号として超電導臨
界電流を低減するスイッチング電圧信号を解除するとき
に、同時に符号を反転した電圧信号、すなわち超電導臨
界電流を増大させる信号を入力することにより、超電導
素子の零電圧状態への復帰をより確実にし、かつ限界電
圧値を高める作用がある。本発明の超電導素子において
は、零電圧状態と電圧状態の二つの安定な状態を有する
ので、入力ゲ−ト電圧信号によって超電導電流の値と、
電圧状態での抵抗値を制御することによって、これら二
つの安定な状態間をスイッチさせることができ、論理回
路のゲ−ト、または記憶回路の記憶セル、もしくはデコ
−ダ回路のゲ−ト等、さらにはアナログ、ディジタル変
換器用論理要素等に有効に適用することができる。
【0007】次に、本発明の超電導素子について請求項
別の効果について説明する。本発明は請求項1に記載の
ように、所定の基板上に、第1の絶縁層を介して2枚の
超電導電極を接続してトンネル接合を構成し、上記2枚
の超電導電極間にトンネル電流および超電導電流が流れ
る構造となし、上記2枚の超電導電極と第1の絶縁層を
上記基板上に平面状に配設し、ゲート絶縁膜である第2
の絶縁層を介して、上記第1の絶縁層に電界を印加する
ゲ−ト電極を少なくとも配設した構造の超電導素子であ
って、上記ゲ−ト電極に印加するゲ−ト電圧を入力信号
として、トンネル抵抗および超電導電流の値を制御する
手段を備えた超電導素子である。このような素子構造と
することにより、超電導臨界電流がバイアス電流を越え
て変化するだけのゲート電圧信号を印加するのみでスイ
ッチング動作を行うことができ、しかもバイアス電流の
大部分が負荷抵抗に転送される。これは、本発明の超電
導素子の電圧−電流特性が非線形であり、ギャップ電圧
以下で十分に高い抵抗値を示し、かつヒステリシスを有
するからであり、その結果、スイッチング素子として用
いる場合の入力信号電圧に対する出力電圧の割合、すな
わち利得を得るのに有利な特性を持っている。また、超
電導結合層には絶縁層を用いているので、従来の常伝導
材料を超電導結合層に用いた場合に比べキャリア濃度も
著しく低く、したがって素子構造の観点からも高い利得
が得られる。すなわち、相対的にわずかの信号電圧でス
イッチング動作を行うことができ、キャリア濃度の変化
も相対的にわずかであり、高速のスイッチング性能が得
られる効果がある。また、本発明は請求項2に記載のよ
うに、請求項1に記載の超電導素子において、第1の絶
縁層は、2枚の超電導電極を接続する超電導薄膜の結晶
粒界によって構成することにより、上記請求項1の共通
の効果に加えて、超電導薄膜の結晶粒界によって絶縁層
を形成する場合、結晶粒界を有する下地基板上に、1枚
の超電導薄膜をエピタキシャル成長させるだけで、絶縁
層と2枚の超電導電極を同時に形成できる効果がある。
また、本発明は請求項3に記載のように、請求項1また
は請求項2に記載の超電導素子において、2枚の超電導
電極を構成する超電導薄膜は、バリウム(Ba)、カリ
ウム(K)、ビスマス(Bi)からなる酸化物、もしく
は該酸化物を構成するKの一部または全部が鉛(Pb)
もしくはルビジウム(Rb)によって置換された酸化物
超電導体とすることにより、容易に、その結晶粒界を絶
縁層とすることができ、高速のスイッチング性能を有す
る超電導素子を容易に実現することができる。また、本
発明は請求項4に記載のように、請求項1ないし請求項
3のいずれか1項に記載の超電導素子において、下地基
板材として、結晶方位の異なる2枚の単結晶を貼り合わ
せたバイクリスタルを用い、第1の絶縁層を構成する超
電導薄膜の結晶粒界を、上記下地基板材の結晶粒界に沿
って形成することにより、結晶粒界、すなわち絶縁層に
より接合された2枚の超電導電極を同時に形成できる効
果がある。また、本発明は請求項5に記載のように、請
求項1ないし請求項3のいずれか1項に記載の超電導素
子において、下地基板材として段差構造を有する単結晶
を用い、第1の絶縁層を構成する超電導薄膜の結晶粒界
を、上記基板材の段差部に沿って形成した超電導素子で
あって、段差部を設けた基板上に超電導薄膜を成長させ
ると、段差部に超電導薄膜の結晶粒界、すなわち絶縁層
が形成されるので、絶縁層により接合された2枚の超電
導電極を同時に形成できる効果がある。また、本発明は
請求項6に記載のように、請求項1ないし請求項3およ
び請求項5のいずれか1項に記載の超電導素子におい
て、段差を複数個、並列に配列した構造の下地基板材を
用い、上記段差に沿った結晶粒界によって構成される第
1の絶縁層を複数個、直列に配列した超電導素子であっ
て、このような素子構造とすることにより、自動的に直
列に接続された超電導素子を容易に作製することが可能
となり、電圧利得を向上させる効果がある。また、本発
明は請求項7に記載のように、請求項1ないし請求項6
のいずれか1項に記載の超電導素子において、該超電導
素子が零電圧状態と電圧状態の二つの安定な状態を有
し、入力ゲ−ト電圧信号により超電導電流の値と電圧状
態でのトンネル抵抗値を制御することによって、上記零
電圧状態と電圧状態の二つの状態間を安定して高速でス
イッチさせることができるので、論理回路のゲ−トまた
は記憶回路の記憶セル、もしくはデコ−ダ回路のゲ−
ト、さらにはアナログ、ディジタル変換器用論理要素に
有効に適用できる効果がある。また、本発明は請求項8
に記載のように、請求項1ないし請求項6のいずれか1
項に記載の超電導素子において、正負の両極性を有する
電圧パルスを入力信号としてトンネル抵抗および超電導
電流の値を制御する手段を備えた超電導素子であって、
入力信号として超電導臨界電流を低減するスイッチング
電圧信号を解除するときに、同時に符号を反転した電圧
信号、すなわち超電導臨界電流を増大させる信号を入力
することにより、超電導素子の零電圧状態への復帰をよ
り確実にし、かつ限界電圧値を高める効果がある。ま
た、本発明は請求項9に記載のように、請求項1ないし
請求項8のいずれか1項に記載の超電導素子を製造する
方法であって、結晶方位の異なる2枚の単結晶を接合し
て形成した結晶粒界を有するバイクリスタルの基板上、
もしくは、少なくとも一つ以上の段差を並列に配列した
構造の単結晶基板上に、所定組成の酸化物超電導体から
なる超電導薄膜を成長させて、該基板の結晶粒界に沿っ
た2枚の超電導薄膜の結晶からなる第1の絶縁層、もし
くは上記基板の段差部に沿って少なくとも一つ以上の第
1の絶縁層を形成する工程と、上記基板の裏面に、ゲー
ト絶縁膜である第2の絶縁層を形成し、上記第1の絶縁
層に電界を印加するためのゲ−ト電極を作製する工程
を、少なくとも含む超電導素子の製造方法である。この
ような工程で超電導素子を製造することにより、基板上
に成長させる超電導薄膜に結晶粒界を形成しやすく、容
易に絶縁層により接合された2枚の超電導電極を同時に
形成できる効果がある。また、本発明は請求項10に記
載のように、請求項9に記載の超電導素子の製造方法に
おいて、所定組成の酸化物超電導体は、バリウム(B
a)、カリウム(K)、ビスマス(Bi)元素からなる
酸化物、もしくは該酸化物を構成するKの一部または全
部が鉛(Pb)もしくはルビジウム(Rb)によって置
換された酸化物超電導体とすることにより、その結晶粒
界を確実に、高品質の絶縁層とすることができ、高い利
得を有し、スイッチング回路に適合し、回路構成、動作
方式をより簡素化した超電導素子を容易に実現すること
ができる。また、本発明は請求項11に記載のように、
請求項1ないし請求項8のいずれか1項に記載の超電導
素子の動作方法であって、上記超電導素子は、零電圧状
態と電圧状態での二つの安定な状態を有し、入力ゲ−ト
電圧信号を印加することにより、超電導電流の値と、電
圧状態でのトンネル抵抗の値を制御することによって、
上記零電圧状態と電圧状態の二つの安定な状態間をスイ
ッチさせるだけでよく、スイッチング動作を行わせるた
めのゲ−ト電圧信号の振幅が低下でき利得を向上させる
ことができ、また電圧状態から零電圧状態に復帰させる
ために、供給電流を交流にする必要もなく、スイッチン
グ回路を作製した場合の回路構成が極めて簡単になる。
さらに、スイッチング動作を行わせるためのゲ−ト電圧
信号の振幅を低下することができるので、これに対応す
るキャリア濃度の変化の割合が低いため、従来の超電導
素子よりもスイッチング速度を高速にすることができ
る。また、本発明は請求項12に記載のように、請求項
11において、入力ゲ−ト電圧信号は、正負の両極性を
有する電圧パルスを入力信号として用いるので、超電導
臨界電流を増大させる信号を入力することになり、超電
導素子の零電圧状態への復帰をより確実にし、かつ限界
電圧値を高める効果がある。
【0008】
【実施例】以下に本発明の実施例を挙げ、図面を用いて
さらに詳細に説明する。 〈実施例1〉本発明の超電導素子を、図1(a)〜
(d)に示す手順で作製する。図1(a)に示すよう
に、(100)面方位を一致させ、面内で方位を36度
ずらせて、2枚のチタン酸ストロンチウム単結晶を接合
し、この結晶粒界2を有するバイクリスタル単結晶を、
(100)面方位で切断して、超電導素子用の基板1を
作製する。次に、基板1の裏面中央部3を化学研磨し
て、厚み100nmに加工し、基板1の表面は鏡面研磨
を施す〔図1(b)〕。このように作製したチタン酸ス
トロンチウムのバイクリスタル基板1上に、Ba−K−
Bi酸化物の焼結体をタ−ゲットとして、高周波マグネ
トロンスパッタリング法によってBa−K−Bi酸化物
薄膜を成長させ、該酸化物薄膜の結晶粒界、すなわちト
ンネル絶縁層5を有するBa−K−Bi酸化物薄膜を形
成する。この時の、成膜温度は約500℃とし、膜厚は
20nm前後とした。次に、Ba−K−Bi酸化物薄膜
に、有機レジストを塗布し、光学的な露光法によって、
超電導素子の電極および配線パタ−ンを形成する。すな
わち、Arガスを用いたイオンビ−ムエッチング法によ
り、レジストパタ−ンをBa−K−Bi酸化物薄膜に転
写し、ソース電極もしくはドレイン電極4、6を形成す
る〔図1(c)〕。次に、AuとPdの合金薄膜を真空
蒸着法によって形成し、有機レジストの塗布、光学的な
露光法およびArガスを用いたイオンビ−ムエッチング
法を用いて、超電導素子に並列につながる抵抗素子(図
示せず)を形成する。この抵抗素子は負荷抵抗として用
いるものである。さらに、チタン酸ストロンチウム基板
の裏面にAu膜を形成し、ゲ−ト電極膜7を作製する
〔図1(d)〕。以上の工程により、本発明の超電導素
子が得られる。上記基板1の結晶粒界上に形成した超電
導素子において、負荷抵抗を接続しない場合は、図3
(a)に示されるように、ヒステリシスを有する電圧−
電流特性が得られるので、Ba−K−Bi酸化物薄膜の
結晶粒界は絶縁層となっていることが明らかであり、発
生電圧は超電導電極のギャップ電圧33に相当する。な
お、符号の31は超電導臨界電流、32は本発明の素子
のゲ−ト電圧信号零での抵抗曲線、34はゲ−ト電圧信
号零での零電圧復帰電圧を示す。負のゲ−ト電圧を印加
した場合は、図3(b)に示されるように、超電導臨界
電流35が減少すると共に、電圧状態での抵抗値(本発
明の素子のゲ−ト電圧信号有限での抵抗曲線)36が増
大する。零(0)電圧に復帰する限界電圧(ゲ−ト電圧
信号有限での零電圧復帰電圧)44は低下する。逆に、
正のゲ−ト電圧を印加した場合は、超電導臨界電流35
が増大するとともに、電圧状態での抵抗値36は減少
し、零電圧に復帰する限界電圧44は上昇する。なお、
37はギャップ電圧を示す。負荷抵抗を接続して負のゲ
−ト電圧を印加した場合は、図4(b)に示されるよう
に、超電導素子は電圧状態に遷移し、大部分の電流は負
荷抵抗に転送される。この時、超電導臨界電流35がバ
イアス電流42より低下したことを示している。なお、
34はゲ−ト電圧信号零での零電圧復帰電圧、36は本
発明の素子のゲ−ト電圧信号有限での抵抗曲線、41は
負荷曲線、43は負荷を接続した場合の電圧状態、44
はゲ−ト電圧信号有限での零電圧復帰電圧を示す。ゲ−
ト電圧を零に戻した場合は、図4(c)に示されるよう
に、超電導素子は零電圧状態に復帰する。ゲ−ト電圧を
正に反転させた場合、超電導素子は零電圧状態に復帰す
るが、この場合には、負荷抵抗を増加させて、より高い
出力電圧が得られる。これらの振舞は、超電導素子がス
イッチング素子として機能していることを示している。
なお、31は超電導臨界電流、32は本発明の素子のゲ
−ト電圧信号零での抵抗曲線、34はゲ−ト電圧信号零
での零電圧復帰電圧、43は負荷を接続した場合の電圧
状態を示す。また、超電導薄膜として、Ba−K−Bi
酸化物に代えて、Kの一部または全部をPbあるいはR
b等によって置換した酸化物超電導薄膜を用いた場合に
おいても、本実施例と同様の素子特性ならびにスイッチ
ング特性を得ることができた。〈実施例2〉本発明の超
電導素子を、図5(a)〜(d)に示す手順で作製す
る。まず、(100)面方位のチタン酸ストロンチウム
単結晶を超電導素子用基板1として用いる。この基板の
裏面中央部12を化学研磨して、厚み100nmに加工
する〔図5(a)〕。次に、基板1の表面に鏡面研磨を
施し、基板表面の1部を有機レジスト膜で覆い、Arガ
スを用いたイオンビームエッチングにより、基板1の表
面に段差11を形成する〔図5(b)〕。上記段差11
を形成したチタン酸ストロンチウム基板1上に、Ba−
K−Bi酸化物の焼結体をタ−ゲットとして、高周波マ
グネトロンスパッタリング法によりBa−K−Bi酸化
物薄膜を形成する。なお、成膜温度は約500℃で、膜
厚は20nm前後とした。ついで、上記Ba−K−Bi
酸化物薄膜に有機レジストを塗布し、光学的な露光法に
よって超電導素子のソ−ス電極もしくはドレイン電極お
よび配線のレジストパタ−ンを形成し、Arガスを用い
たイオンビ−ムエッチング法によりレジストパタ−ンを
Ba−K−Bi酸化物薄膜に転写して、ソ−ス電極もし
くはドレイン電極13、14を形成すると共に、段差1
1の部分に形成された上記酸化物薄膜の結晶粒界、すな
わちトンネル絶縁層15を形成する〔図5(c)〕。次
に、AuとPdの合金薄膜を真空蒸着法によって形成
し、有機レジストの塗布、光学的な露光法およびArガ
スを用いたイオンビ−ムエッチング法により、超電導素
子に並列につながる抵抗素子(図示せず)を形成する。
この抵抗素子は、負荷抵抗として用いる。次に、チタン
酸ストロンチウム基板1の裏面に、Au膜等を形成して
ゲ−ト電極膜16を作製する。以上の工程を経ることに
よって本発明の超電導素子が得られる。上記の工程で作
製した超電導素子は、負荷抵抗を接続しない場合は、実
施例1で示した図3(a)と同様のヒステリシスを有す
る電圧−電流特性が得られ、基板の段差11部で形成さ
れた結晶粒界がトンネル絶縁層15となっていることが
明らかである。なお、発生電圧はギャップ電圧に相当す
る。また、負のゲ−ト電圧を印加した場合は、図3
(b)に示されるように、超電導臨界電流が減少すると
共に、電圧状態での抵抗値が増大し、零電圧に復帰する
限界電圧は低下する。逆に、正のゲ−ト電圧を印加した
場合は、超電導臨界電流が増大すると共に、電圧状態で
の抵抗値は減少し、零電圧に復帰する限界電圧は上昇す
る。負荷抵抗を接続して負のゲ−ト電圧を印加した場合
も、実施例1で示した図4(b)と同様に、超電導素子
は電圧状態に遷移し、大部分の電流は負荷抵抗に転送さ
れ、このとき超電導臨界電流はバイアス電流より低下し
たことを示している。また、ゲ−ト電圧を零に戻した場
合は超電導素子は零電圧状態に復帰する。これらの振舞
は、超電導素子がスイッチング素子として機能している
ことを示している。電子線描画法を用いて、幅1ミクロ
ンの範囲で平行なラインパタ−ンを有機レジスト膜に形
成することにより複数個の段差を基板上に作製する。こ
の基板上に作製された超電導素子の発生電圧は、段差の
数に比例して増大する。したがって、段差の数に比例し
て電圧利得が増加することになる。これらの超電導素子
を用いて、論理回路のANDゲ−ト、ORゲ−ト等を構
成した場合においても有効に動作し適用し得ることを確
認した。また、これらの超電導素子を用いて、記憶回路
用の記憶セルあるいはデコ−ダ回路のゲ−ト等を構成し
た場合においても有効に動作し適用できることを確認し
た。さらに、これらの超電導素子を用いて、アナログ、
ディジタル変換器用論理素子等を作製した場合において
も有効に動作し、これらに適用し得ることを確認してい
る。
【0009】
【発明の効果】以上詳細に説明したごとく、本発明の超
電導素子は、以下に示す効果がある。 (1)スイッチング動作を行わせるためのゲ−ト電圧信
号の振幅が低下でき、利得を向上させることができる。 (2)また、スイッチング動作を行わせるためのゲ−ト
電圧信号の振幅が低下でき、これに対応するキャリア濃
度の変化の割合が低いため、従来の超電導素子よりスイ
ッチング速度が高速となる。 (3)さらに、電圧状態から零電圧状態に復帰させるた
めに、供給電流を交流にする必要がなく、スイッチング
回路を作製した場合の回路構成を簡略化することが可能
で、低消費電力性能を有する3端子型超電導素子を容易
に実現することができる。
【図面の簡単な説明】
【図1】本発明の実施例1で例示した超電導素子の作製
過程を示す工程図。
【図2】従来の超電導素子の電圧−電流特性を示すグラ
フ。
【図3】本発明の実施例1および2で例示した超電導素
子の電圧−電流特性を示すグラフ。
【図4】本発明の実施例1および2で例示した超電導素
子の負荷抵抗を接続した場合の電圧−電流特性を示すグ
ラフ。
【図5】本発明の実施例2で例示した超電導素子の作製
過程を示す工程図。
【符号の説明】
1…基板 2…結晶粒界 3…ゲ−ト絶縁層 4…ソ−ス電極もしくはドレイン電極 5…トンネル絶縁層 6…ソ−ス電極もしくはドレイン電極 7…ゲ−ト電極膜 11…段差 12…ゲ−ト絶縁層 13…ソ−ス電極もしくはドレイン電極 14…ソ−ス電極もしくはドレイン電極 15…トンネル絶縁層 16…ゲ−ト電極膜 20…超電導臨界電流 21…従来型素子のゲ−ト電圧信号零での抵抗曲線 22…従来型素子のゲ−ト電圧信号有限での抵抗曲線 31…超電導臨界電流 32…本発明の素子のゲ−ト電圧信号零での抵抗曲線 33…ギャップ電圧 34…ゲ−ト電圧信号零での零電圧復帰電圧 35…超電導臨界電流 36…本発明の素子のゲ−ト電圧信号有限での抵抗曲線 37…ギャップ電圧 41…負荷曲線 42…バイアス電流 43…負荷を接続した場合の電圧状態 44…ゲ−ト電圧信号有限での零電圧復帰電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 樺沢 宇紀 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 長谷川 晴弘 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 ▲高▼木 一正 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】所定の基板上に、第1の絶縁層を介して2
    枚の超電導電極を接続してトンネル接合を構成し、上記
    2枚の超電導電極間にトンネル電流および超電導電流が
    流れる構造となし、上記2枚の超電導電極と第1の絶縁
    層を上記基板上に平面状に配設し、ゲート絶縁膜である
    第2の絶縁層を介して、上記第1の絶縁層に電界を印加
    するゲ−ト電極を少なくとも配設した構造の超電導素子
    であって、上記ゲ−ト電極に印加するゲ−ト電圧を入力
    信号として、トンネル抵抗および超電導電流の値を制御
    する手段を備えたことを特徴とする超電導素子。
  2. 【請求項2】請求項1に記載の超電導素子において、第
    1の絶縁層は、2枚の超電導電極を接続する超電導薄膜
    の結晶粒界によって構成してなることを特徴とする超電
    導素子。
  3. 【請求項3】請求項1または請求項2に記載の超電導素
    子において、2枚の超電導電極を構成する超電導薄膜
    は、バリウム(Ba)、カリウム(K)、ビスマス(B
    i)からなる酸化物、もしくは該酸化物を構成するKの
    1部または全部が鉛(Pb)もしくはルビジウム(R
    b)によって置換された酸化物超電導体からなることを
    特徴とする超電導素子。
  4. 【請求項4】請求項1ないし請求項3のいずれか1項に
    記載の超電導素子において、下地基板材として、結晶方
    位の異なる2枚の単結晶を貼り合わせたバイクリスタル
    を用い、第1の絶縁層を構成する超電導薄膜の結晶粒界
    を、上記下地基板材の結晶粒界に沿って形成してなるこ
    とを特徴とする超電導素子。
  5. 【請求項5】請求項1ないし請求項3のいずれか1項に
    記載の超電導素子において、下地基板材として段差構造
    を有する単結晶を用い、第1の絶縁層を構成する超電導
    薄膜の結晶粒界を、上記基板材の段差部に沿って形成し
    てなることを特徴とする超電導素子。
  6. 【請求項6】請求項1ないし請求項3および請求項5の
    いずれか1項に記載の超電導素子において、段差を複数
    個、並列に配列した構造の下地基板材を用い、上記段差
    に沿った結晶粒界によって構成される第1の絶縁層を複
    数個、直列に配列してなることを特徴とする超電導素
    子。
  7. 【請求項7】請求項1ないし請求項6のいずれか1項に
    記載の超電導素子において、該超電導素子が零電圧状態
    と電圧状態の二つの安定な状態を有し、入力ゲ−ト電圧
    信号により超電導電流の値と電圧状態でのトンネル抵抗
    値を制御することによって、上記零電圧状態と電圧状態
    の二つの状態間をスイッチし、論理回路のゲ−トまたは
    記憶回路の記憶セル、もしくはデコ−ダ回路のゲ−ト、
    さらにはアナログ、ディジタル変換器用論理要素に適用
    してなることを特徴とする超電導素子。
  8. 【請求項8】請求項1ないし請求項6のいずれか1項に
    記載の超電導素子において、正負の両極性を有する電圧
    パルスを入力信号としてトンネル抵抗および超電導電流
    の値を制御する手段を備えたことを特徴とする超電導素
    子。
  9. 【請求項9】請求項1ないし請求項8のいずれか1項に
    記載の超電導素子を製造する方法であって、 結晶方位の異なる2枚の単結晶を接合して形成した結晶
    粒界を有するバイクリスタルの基板上、もしくは、少な
    くとも一つ以上の段差を並列に配列した構造の単結晶基
    板上に、所定組成の酸化物超電導体からなる超電導薄膜
    を成長させて、該基板の結晶粒界に沿った2枚の超電導
    薄膜の結晶粒界からなる第1の絶縁層、もしくは上記基
    板の段差部に沿って少なくとも一つ以上の第1の絶縁層
    を形成する工程と、 上記基板の裏面に、ゲート絶縁膜である第2の絶縁層を
    形成し、上記第1の絶縁層に電界を印加するためのゲ−
    ト電極を作製する工程を、少なくとも含むことを特徴と
    する超電導素子の製造方法。
  10. 【請求項10】請求項9に記載の超電導素子の製造方法
    において、所定組成の酸化物超電導体は、バリウム(B
    a)、カリウム(K)、ビスマス(Bi)元素からなる
    酸化物、もしくは該酸化物を構成するKの一部または全
    部が鉛(Pb)もしくはルビジウム(Rb)によって置
    換された酸化物超電導体であることを特徴とする超電導
    素子の製造方法。
  11. 【請求項11】請求項1ないし請求項8のいずれか1項
    に記載の超電導素子の動作方法であって、上記超電導素
    子は、零電圧状態と電圧状態での二つの安定な状態を有
    し、入力ゲ−ト電圧信号を印加することにより、超電導
    電流の値と、電圧状態でのトンネル抵抗の値を制御する
    ことによって、上記零電圧状態と電圧状態の二つの状態
    間をスイッチさせることを特徴とする超電導素子の動作
    方法。
  12. 【請求項12】請求項11において、入力ゲ−ト電圧信
    号は、正負の両極性を有する電圧パルスを入力信号とし
    て用いることを特徴とする超電導素子の動作方法。
JP7134886A 1995-06-01 1995-06-01 超電導素子とその製法および動作方法 Expired - Fee Related JP3026482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7134886A JP3026482B2 (ja) 1995-06-01 1995-06-01 超電導素子とその製法および動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7134886A JP3026482B2 (ja) 1995-06-01 1995-06-01 超電導素子とその製法および動作方法

Publications (2)

Publication Number Publication Date
JPH08330641A true JPH08330641A (ja) 1996-12-13
JP3026482B2 JP3026482B2 (ja) 2000-03-27

Family

ID=15138817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7134886A Expired - Fee Related JP3026482B2 (ja) 1995-06-01 1995-06-01 超電導素子とその製法および動作方法

Country Status (1)

Country Link
JP (1) JP3026482B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1863103A2 (en) 2006-05-30 2007-12-05 International Superconductivity Technology Center, The Juridical Foundation Superconducting device and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62189776A (ja) * 1986-02-15 1987-08-19 Nippon Telegr & Teleph Corp <Ntt> ジヨセフソン接合素子及びその製法
JPS62273782A (ja) * 1986-05-21 1987-11-27 Nippon Telegr & Teleph Corp <Ntt> ジヨセフソン接合素子及びその製法
JPH0284469A (ja) * 1988-06-10 1990-03-26 Kansai Paint Co Ltd カチオン型電着塗装方法
JPH02114681A (ja) * 1988-10-25 1990-04-26 Seiko Epson Corp 電界効果型ジョセフソン トランジスタ
JPH0484469A (ja) * 1990-07-27 1992-03-17 Riken Corp 三端子デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62189776A (ja) * 1986-02-15 1987-08-19 Nippon Telegr & Teleph Corp <Ntt> ジヨセフソン接合素子及びその製法
JPS62273782A (ja) * 1986-05-21 1987-11-27 Nippon Telegr & Teleph Corp <Ntt> ジヨセフソン接合素子及びその製法
JPH0284469A (ja) * 1988-06-10 1990-03-26 Kansai Paint Co Ltd カチオン型電着塗装方法
JPH02114681A (ja) * 1988-10-25 1990-04-26 Seiko Epson Corp 電界効果型ジョセフソン トランジスタ
JPH0484469A (ja) * 1990-07-27 1992-03-17 Riken Corp 三端子デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1863103A2 (en) 2006-05-30 2007-12-05 International Superconductivity Technology Center, The Juridical Foundation Superconducting device and method of manufacturing the same
US8178472B2 (en) 2006-05-30 2012-05-15 Fujitsu Limited Superconducting device and method of manufacturing the same

Also Published As

Publication number Publication date
JP3026482B2 (ja) 2000-03-27

Similar Documents

Publication Publication Date Title
US5041880A (en) Logic device and memory device using ceramic superconducting element
JPH0834320B2 (ja) 超電導素子
JP2641447B2 (ja) 超電導スイツチング素子
JPH08330641A (ja) 超電導素子とその製法および動作方法
JPH0714079B2 (ja) 酸化物超電導三端子素子
JP3123164B2 (ja) 超電導デバイス
JP2867956B2 (ja) 超電導トランジスタ
JPH02194667A (ja) 超伝導トランジスタおよびその製造方法
JP3076503B2 (ja) 超電導素子およびその製造方法
JP2768276B2 (ja) 酸化物超電導接合素子
JP3212141B2 (ja) 超伝導素子
JPH02273975A (ja) 超電導スイッチング素子
JP2966378B2 (ja) Ba−K−Bi−O系超電導薄膜の製造方法
JP2649808B2 (ja) 電流注入クライオトロン
JPS60246601A (ja) 超伝導回路用抵抗体
JPH0249481A (ja) 酸化物系ジョセフソン接合装置の製造方法
JPH07105533B2 (ja) 超電導三端子素子
JPS63234574A (ja) 超電導素子
JPH07101759B2 (ja) 超電導素子
JPH02277276A (ja) 酸化物超電導トランジスタ装置の作製方法
JPH0636440B2 (ja) 超電導スイッチング素子
JPH0793462B2 (ja) 超電導素子
JPH06169112A (ja) 超伝導素子およびその製造方法
JPH0613665A (ja) ジョセフソン素子
JPH0810769B2 (ja) 超電導素子

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080128

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees