JPH08330584A - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法Info
- Publication number
- JPH08330584A JPH08330584A JP15843295A JP15843295A JPH08330584A JP H08330584 A JPH08330584 A JP H08330584A JP 15843295 A JP15843295 A JP 15843295A JP 15843295 A JP15843295 A JP 15843295A JP H08330584 A JPH08330584 A JP H08330584A
- Authority
- JP
- Japan
- Prior art keywords
- nitrogen
- oxide film
- silicon
- film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 信頼性・耐圧にすぐれ、不純物拡散抑制効果
があり、界面準位や固定電荷の増加がないゲート絶縁膜
を有する電界効果トランジスタとその製造方法を提供す
ることにある。 【構成】 シリコン基板１上に、シリコン酸化膜２が形
成され、さらにこの上に窒素含有多結晶シリコン３が設
けられ、シリコン酸化膜２と多結晶シリコン３との境界
に窒素含有シリコン酸化膜層４が形成されている電界効
果トランジスタ。半導体基板上に、酸化膜を形成し、こ
の酸化膜上に窒素を含有する多結晶シリコン膜を形成
し、ついで半導体基板と熱処理する電界効果トランジス
タの製造方法。
があり、界面準位や固定電荷の増加がないゲート絶縁膜
を有する電界効果トランジスタとその製造方法を提供す
ることにある。 【構成】 シリコン基板１上に、シリコン酸化膜２が形
成され、さらにこの上に窒素含有多結晶シリコン３が設
けられ、シリコン酸化膜２と多結晶シリコン３との境界
に窒素含有シリコン酸化膜層４が形成されている電界効
果トランジスタ。半導体基板上に、酸化膜を形成し、こ
の酸化膜上に窒素を含有する多結晶シリコン膜を形成
し、ついで半導体基板と熱処理する電界効果トランジス
タの製造方法。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置における安定
かつ信頼性の高い電界効果トランジスタの構造およびそ
れを製造する方法に関する。
かつ信頼性の高い電界効果トランジスタの構造およびそ
れを製造する方法に関する。
【０００２】
【従来の技術】シリコン系ＭＯＳ型半導体において、ゲ
ート絶縁膜として一般にシリコン酸化膜が用いられてい
る。このゲート酸化膜が薄層化するにつれ、酸化膜の耐
圧・信頼性、ホットキャリア耐性の向上、ゲート電極か
らの不純物拡散の抑制等が必要とされている。この要請
に答える方法の一つとして、ゲート絶縁膜として酸窒化
シリコン膜を用いる方法が提案されている。この酸窒化
シリコン膜を形成する方法としては、一般に、シリコン
基板を酸素雰囲気で熱処理してシリコン酸化膜を形成し
た後、アンモニアガス（ＮＨ3 ）または亜酸化窒素ガス
（Ｎ2 Ｏ）雰囲気でシリコン酸化膜を熱処理し、シリコ
ン酸化膜の一部を窒化する方法が用いられている。この
方法を用いる場合には、図３に示すように、窒素原子は
主にシリコン基板とシリコン酸化膜との界面近傍に導入
される（文献：１９９２年ＩＥＤＭＥｘｔｅｎｄｅｄ
Ａｂｓｔｒｕｃｔ ページ６２９）。シリコン基板と酸
化膜界面に窒素原子が導入されることにより、ゲート酸
化膜の信頼性や耐圧、不純物拡散抑制効果等が向上する
ことが報告されている。しかし、シリコン基板酸化膜界
面に窒素を導入すれば、界面準位や固定電荷が増加す
る。またモモセ（Ｍｏｍｏｓｅ）からの報告（ＩＥＤ
Ｍ．Ｔｅｃｈ．Ｄｉｇｅｓｔ．Ｐ６５．１９９０）によ
ると、ＳｉＯ2 ／基板界面の窒素密度が２ａｔｏｍ％を
越えると急激にｐチャンネルトランジスタのトランスコ
ンダクタンス（動作速度の指標になるパラメータ）が減
少するという問題があった。窒素がＳｉＯ2 ／基板界面
近傍にピーク濃度２ａｔｏｍ％、幅２ｎｍで三角分布し
ており、酸化膜の全原子数密度を約６×１０22ａｔｏｍ
ｓ／ｃｍ3 として窒素量を見積もると、約１．２×１０
14ａｔｏｍｓ／ｃｍ2 に相当する。従ってＳｉＯ2 ／基
板界面に１×１０14ａｔｏｍｓ／ｃｍ2 以上の窒素を導
入することは、トランジスタの動作速度を劣化させるの
で好ましくない。
ート絶縁膜として一般にシリコン酸化膜が用いられてい
る。このゲート酸化膜が薄層化するにつれ、酸化膜の耐
圧・信頼性、ホットキャリア耐性の向上、ゲート電極か
らの不純物拡散の抑制等が必要とされている。この要請
に答える方法の一つとして、ゲート絶縁膜として酸窒化
シリコン膜を用いる方法が提案されている。この酸窒化
シリコン膜を形成する方法としては、一般に、シリコン
基板を酸素雰囲気で熱処理してシリコン酸化膜を形成し
た後、アンモニアガス（ＮＨ3 ）または亜酸化窒素ガス
（Ｎ2 Ｏ）雰囲気でシリコン酸化膜を熱処理し、シリコ
ン酸化膜の一部を窒化する方法が用いられている。この
方法を用いる場合には、図３に示すように、窒素原子は
主にシリコン基板とシリコン酸化膜との界面近傍に導入
される（文献：１９９２年ＩＥＤＭＥｘｔｅｎｄｅｄ
Ａｂｓｔｒｕｃｔ ページ６２９）。シリコン基板と酸
化膜界面に窒素原子が導入されることにより、ゲート酸
化膜の信頼性や耐圧、不純物拡散抑制効果等が向上する
ことが報告されている。しかし、シリコン基板酸化膜界
面に窒素を導入すれば、界面準位や固定電荷が増加す
る。またモモセ（Ｍｏｍｏｓｅ）からの報告（ＩＥＤ
Ｍ．Ｔｅｃｈ．Ｄｉｇｅｓｔ．Ｐ６５．１９９０）によ
ると、ＳｉＯ2 ／基板界面の窒素密度が２ａｔｏｍ％を
越えると急激にｐチャンネルトランジスタのトランスコ
ンダクタンス（動作速度の指標になるパラメータ）が減
少するという問題があった。窒素がＳｉＯ2 ／基板界面
近傍にピーク濃度２ａｔｏｍ％、幅２ｎｍで三角分布し
ており、酸化膜の全原子数密度を約６×１０22ａｔｏｍ
ｓ／ｃｍ3 として窒素量を見積もると、約１．２×１０
14ａｔｏｍｓ／ｃｍ2 に相当する。従ってＳｉＯ2 ／基
板界面に１×１０14ａｔｏｍｓ／ｃｍ2 以上の窒素を導
入することは、トランジスタの動作速度を劣化させるの
で好ましくない。
【０００３】
【発明が解決しようとする課題】本発明は上述した従来
技術の問題点を解決するために提案されたものであっ
て、本発明の目的とするところは、信頼性・耐圧に優
れ、不純物拡散抑制効果があり、界面準位や固定電荷の
増加がないゲート絶縁膜を有する電界効果トランジスタ
とその製造方法を提供することにある。
技術の問題点を解決するために提案されたものであっ
て、本発明の目的とするところは、信頼性・耐圧に優
れ、不純物拡散抑制効果があり、界面準位や固定電荷の
増加がないゲート絶縁膜を有する電界効果トランジスタ
とその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するため
にゲート絶縁膜と半導体基板界面近傍への窒素の導入を
抑制し、ゲート電極とゲート絶縁膜界面近傍に窒素をよ
り多く導入することにより、上記課題を解決しようとす
るものである。また、ゲート電極とゲート絶縁膜境界近
傍に窒素をより多く導入する方法として、ゲート酸化膜
上に窒素を含有した多結晶シリコン薄膜を形成する工程
と、前記半導体基板を熱処理する工程を含むものであ
る。また、多結晶シリコン薄膜を形成する工程におい
て、シリコンを含む反応ガスと窒素を含む反応ガスを用
いた化学気相成長法により窒素添加シリコン膜を堆積す
る工程、または多結晶シリコン膜堆積後に窒素原子もし
くは窒素原子を含む分子もしくは窒素イオンもしくは窒
素原子を含む分子イオンを注入して窒素を含有する多結
晶シリコン膜形成工程を含むものである。換言すれば本
発明は、 （１）多結晶シリコン膜とシリコン酸化膜の境界近傍の
シリコン酸化膜中の窒素含有量が、シリコン半導体基板
とシリコン酸化膜の境界近傍のシリコン酸化膜中の窒素
含有量より多いことを特徴とする電界効果トランジスタ
を発明の特徴とする。 （２）、（１）におけるシリコン酸化膜中の窒素含有量
が、多結晶シリコン膜との境界近傍で１×１０14ａｔｏ
ｍｓ／ｃｍ2 以上含有され、シリコン半導体基板との境
界近傍で１×１０14ａｔｏｍｓ／ｃｍ2 以上含有されな
いことを特徴とする電界効果トランジスタを発明の特徴
とする。 （３）半導体基板上に酸化膜を形成する工程と、前記酸
化膜上に窒素を所定の量を含有する多結晶シリコン膜を
形成する工程と前記半導体基板を熱処理する工程とを少
なくとも含むことを特徴とする電界効果トランジスタの
製造方法を発明の特徴とする。 （４）、（３）における窒素を所定の量含有する多結晶
シリコン膜の形成において、シリコンを含む反応ガスと
窒素を含む反応ガスを用いた化学気相成長法により窒素
添加シリコン膜を堆積する工程を含むことを特徴とする
電界効果トランジスタの製造方法を発明の特徴とする。 （５）、（３）における窒素を所定の量含有する多結晶
シリコン膜の形成において、多結晶シリコン膜堆積後に
窒素原子もしくは窒素原子を含む分子もしくは窒素イオ
ンもしくは窒素原子を含む分子イオンを注入して窒素を
含有する多結晶シリコン膜形成工程を含むことを特徴と
する電界効果トランジスタの製造方法を発明の特徴とす
る。 （６）窒素含有シリコン膜中の窒素量は、少なくとも１
×１０14ａｔｏｍｓ／ｃｍ2 以上であることを特徴とす
る（３）記載の電界効果トランジスタの製造方法を発明
の特徴とする。
にゲート絶縁膜と半導体基板界面近傍への窒素の導入を
抑制し、ゲート電極とゲート絶縁膜界面近傍に窒素をよ
り多く導入することにより、上記課題を解決しようとす
るものである。また、ゲート電極とゲート絶縁膜境界近
傍に窒素をより多く導入する方法として、ゲート酸化膜
上に窒素を含有した多結晶シリコン薄膜を形成する工程
と、前記半導体基板を熱処理する工程を含むものであ
る。また、多結晶シリコン薄膜を形成する工程におい
て、シリコンを含む反応ガスと窒素を含む反応ガスを用
いた化学気相成長法により窒素添加シリコン膜を堆積す
る工程、または多結晶シリコン膜堆積後に窒素原子もし
くは窒素原子を含む分子もしくは窒素イオンもしくは窒
素原子を含む分子イオンを注入して窒素を含有する多結
晶シリコン膜形成工程を含むものである。換言すれば本
発明は、 （１）多結晶シリコン膜とシリコン酸化膜の境界近傍の
シリコン酸化膜中の窒素含有量が、シリコン半導体基板
とシリコン酸化膜の境界近傍のシリコン酸化膜中の窒素
含有量より多いことを特徴とする電界効果トランジスタ
を発明の特徴とする。 （２）、（１）におけるシリコン酸化膜中の窒素含有量
が、多結晶シリコン膜との境界近傍で１×１０14ａｔｏ
ｍｓ／ｃｍ2 以上含有され、シリコン半導体基板との境
界近傍で１×１０14ａｔｏｍｓ／ｃｍ2 以上含有されな
いことを特徴とする電界効果トランジスタを発明の特徴
とする。 （３）半導体基板上に酸化膜を形成する工程と、前記酸
化膜上に窒素を所定の量を含有する多結晶シリコン膜を
形成する工程と前記半導体基板を熱処理する工程とを少
なくとも含むことを特徴とする電界効果トランジスタの
製造方法を発明の特徴とする。 （４）、（３）における窒素を所定の量含有する多結晶
シリコン膜の形成において、シリコンを含む反応ガスと
窒素を含む反応ガスを用いた化学気相成長法により窒素
添加シリコン膜を堆積する工程を含むことを特徴とする
電界効果トランジスタの製造方法を発明の特徴とする。 （５）、（３）における窒素を所定の量含有する多結晶
シリコン膜の形成において、多結晶シリコン膜堆積後に
窒素原子もしくは窒素原子を含む分子もしくは窒素イオ
ンもしくは窒素原子を含む分子イオンを注入して窒素を
含有する多結晶シリコン膜形成工程を含むことを特徴と
する電界効果トランジスタの製造方法を発明の特徴とす
る。 （６）窒素含有シリコン膜中の窒素量は、少なくとも１
×１０14ａｔｏｍｓ／ｃｍ2 以上であることを特徴とす
る（３）記載の電界効果トランジスタの製造方法を発明
の特徴とする。
【０００５】
【作用】ここで、本発明のゲート絶縁膜とゲート電極界
面に窒素を導入する方法を構成する主要な知見を述べ
る。図４（ａ），（ｂ），（ｃ）に、シリコン酸化膜上
に窒素を含有した多結晶シリコン膜を熱処理した時の窒
素濃度の深さ方向分布を示す。図４（ａ）では、熱処理
温度７００℃，８００℃，９００℃，１０００℃で、熱
処理時間は３０分であり、図４（ｂ）では、熱処理温度
８００℃，熱処理時間３０分，１２０分である。図４
（ｃ）では、多結晶シリコン中に含有されている窒素の
量を変えた場合のデータである。
面に窒素を導入する方法を構成する主要な知見を述べ
る。図４（ａ），（ｂ），（ｃ）に、シリコン酸化膜上
に窒素を含有した多結晶シリコン膜を熱処理した時の窒
素濃度の深さ方向分布を示す。図４（ａ）では、熱処理
温度７００℃，８００℃，９００℃，１０００℃で、熱
処理時間は３０分であり、図４（ｂ）では、熱処理温度
８００℃，熱処理時間３０分，１２０分である。図４
（ｃ）では、多結晶シリコン中に含有されている窒素の
量を変えた場合のデータである。
【０００６】図５はゲート酸化膜と多結晶シリコン界面
に偏析する窒素量と熱処理条件との関係を示す図であ
る。図４，５から、８００℃，２時間程度以上の熱処理
を行えば多結晶シリコンと酸化膜界面には１×１０14ａ
ｔｏｍｓ／ｃｍ2 以上の窒素が集まり（このような現象
を偏析という）シリコン基板とシリコン酸化膜界面近傍
への偏析は少ないことがわかる。シリコン酸化膜と多結
晶シリコン界面に偏析した窒素量は熱処理温度が高い
程、また、熱処理時間が長い程多くなるが、熱処理前に
多結晶シリコンに含有されていた窒素量には依存しな
い。
に偏析する窒素量と熱処理条件との関係を示す図であ
る。図４，５から、８００℃，２時間程度以上の熱処理
を行えば多結晶シリコンと酸化膜界面には１×１０14ａ
ｔｏｍｓ／ｃｍ2 以上の窒素が集まり（このような現象
を偏析という）シリコン基板とシリコン酸化膜界面近傍
への偏析は少ないことがわかる。シリコン酸化膜と多結
晶シリコン界面に偏析した窒素量は熱処理温度が高い
程、また、熱処理時間が長い程多くなるが、熱処理前に
多結晶シリコンに含有されていた窒素量には依存しな
い。
【０００７】このように、窒素を含有した多結晶シリコ
ン膜を熱処理することにより、シリコン基板とシリコン
酸化膜界面ではなく、主にシリコン酸化膜と多結晶シリ
コン界面近傍に窒素を導入することが可能である。ま
た、図４（ａ）に見られるように、熱処理温度が高くな
り、ＳｉＯ2 界面での窒素の偏析量が多くなるにつれ
て、多結晶シリコン中の窒素濃度が減少してゆく。つま
り、多結晶シリコン中の窒素が熱処理により移動し、酸
化膜界面に偏析することが分かる。このことから、ゲー
ト電極／ＳｉＯ2 界面近傍に１×１０14ａｔｏｍｓ／ｃ
ｍ2 以上の窒素を偏析させるためには、少なくとも１×
１０14ａｔｏｍｓ／ｃｍ2 以上の窒素が多結晶シリコン
中に必要であることが分かる。
ン膜を熱処理することにより、シリコン基板とシリコン
酸化膜界面ではなく、主にシリコン酸化膜と多結晶シリ
コン界面近傍に窒素を導入することが可能である。ま
た、図４（ａ）に見られるように、熱処理温度が高くな
り、ＳｉＯ2 界面での窒素の偏析量が多くなるにつれ
て、多結晶シリコン中の窒素濃度が減少してゆく。つま
り、多結晶シリコン中の窒素が熱処理により移動し、酸
化膜界面に偏析することが分かる。このことから、ゲー
ト電極／ＳｉＯ2 界面近傍に１×１０14ａｔｏｍｓ／ｃ
ｍ2 以上の窒素を偏析させるためには、少なくとも１×
１０14ａｔｏｍｓ／ｃｍ2 以上の窒素が多結晶シリコン
中に必要であることが分かる。
【０００８】
【実施例】次に本発明の実施例について説明する。なお
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうることは言
うまでもない。
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうることは言
うまでもない。
【０００９】図１は本発明による電界効果トランジスタ
の構造を示す模式図である。配線等は一般的な構造であ
るので、ここでは記述は省略し、トランジスタの基本構
造の断面図のみを示す。ゲート電極である窒素含有多結
晶シリコン３とシリコン酸化膜２界面近傍に窒素含有シ
リコン酸化膜４を有している。
の構造を示す模式図である。配線等は一般的な構造であ
るので、ここでは記述は省略し、トランジスタの基本構
造の断面図のみを示す。ゲート電極である窒素含有多結
晶シリコン３とシリコン酸化膜２界面近傍に窒素含有シ
リコン酸化膜４を有している。
【００１０】図２は本発明の実施例を説明するために、
ＭＯＳ構造を形成するための基本工程を示す図である。
まず、図２（ａ）に示すようにシリコン基板１を酸素雰
囲気中で熱処理し、シリコン酸化膜２を形成する。次
に、図２（ｂ）に示すように、シリコン酸化膜２上に、
ゲート電極として窒素を含有した多結晶シリコン膜３ま
たは非晶質シリコン膜を堆積する。この堆積はシランガ
ス（ＳｉＨ4 ）とアンモニアガス（ＮＨ3 ）の混合ガス
またはジシランガス（Ｓｉ2 Ｈ6 ）とアンモニアガス
（ＮＨ3 ）を用いて、いわゆる化学気相成長法により行
う。次に、図２（ｃ）に示すように、多結晶シリコン３
中に燐（Ｐ）または、ホウ素（Ｂ）を含んだイオンを注
入する。次に、この半導体基板を熱処理することによ
り、イオン注入した燐またはホウ素が活性化し、多結晶
シリコン３の電気抵抗を低下させるとともに、多結晶シ
リコン３中の窒素が、シリコン酸化膜２と多結晶シリコ
ン膜３の界面に偏析し、図２（ｄ）に示すように、窒素
含有シリコン酸化膜層４が形成される。図２（ｄ）以降
は標準的な工程を用いて電界効果トランジスタを製造す
る。
ＭＯＳ構造を形成するための基本工程を示す図である。
まず、図２（ａ）に示すようにシリコン基板１を酸素雰
囲気中で熱処理し、シリコン酸化膜２を形成する。次
に、図２（ｂ）に示すように、シリコン酸化膜２上に、
ゲート電極として窒素を含有した多結晶シリコン膜３ま
たは非晶質シリコン膜を堆積する。この堆積はシランガ
ス（ＳｉＨ4 ）とアンモニアガス（ＮＨ3 ）の混合ガス
またはジシランガス（Ｓｉ2 Ｈ6 ）とアンモニアガス
（ＮＨ3 ）を用いて、いわゆる化学気相成長法により行
う。次に、図２（ｃ）に示すように、多結晶シリコン３
中に燐（Ｐ）または、ホウ素（Ｂ）を含んだイオンを注
入する。次に、この半導体基板を熱処理することによ
り、イオン注入した燐またはホウ素が活性化し、多結晶
シリコン３の電気抵抗を低下させるとともに、多結晶シ
リコン３中の窒素が、シリコン酸化膜２と多結晶シリコ
ン膜３の界面に偏析し、図２（ｄ）に示すように、窒素
含有シリコン酸化膜層４が形成される。図２（ｄ）以降
は標準的な工程を用いて電界効果トランジスタを製造す
る。
【００１１】また上記実施例の中で、化学気相成長法に
よりシリコン薄膜を堆積する工程において、上記反応ガ
スに加えてホスヒンガス（ＰＨ3 ）またはジボランガス
（Ｂ2 Ｈ6 ）を混合させ、窒素含有シリコン膜３に燐
（Ｐ）またはホウ素（Ｂ）を含有させることも出来る。
この場合には、図２（ｃ）の工程は省略できる。また、
図２（ｂ）の窒素含有シリコン膜３を堆積する工程にお
いて、アンモニアガス（ＮＨ3 ）を導入しないで、不純
物を含まないシリコン膜を堆積した後、窒素を含んだイ
オンをシリコン薄膜に注入することにより、窒素を含有
したシリコン膜３を形成することもできる。
よりシリコン薄膜を堆積する工程において、上記反応ガ
スに加えてホスヒンガス（ＰＨ3 ）またはジボランガス
（Ｂ2 Ｈ6 ）を混合させ、窒素含有シリコン膜３に燐
（Ｐ）またはホウ素（Ｂ）を含有させることも出来る。
この場合には、図２（ｃ）の工程は省略できる。また、
図２（ｂ）の窒素含有シリコン膜３を堆積する工程にお
いて、アンモニアガス（ＮＨ3 ）を導入しないで、不純
物を含まないシリコン膜を堆積した後、窒素を含んだイ
オンをシリコン薄膜に注入することにより、窒素を含有
したシリコン膜３を形成することもできる。
【００１２】図６に本発明の電界効果トランジスタの特
性の一部を従来のトランジスタの特性と比較したものを
示す。（ａ）は界面準位密度を示す。従来のトランジス
タに比べ本発明では界面準位密度が少ないことが分か
る。このように界面準位が少ないため、電界効果トラン
ジスタの速度の劣化は生じない。（ｂ）はストレス時間
に対するトランジスタの故障率を示す。本発明のトラン
ジスタは、従来のトランジスタに比べ初期故障率が低く
シリコン酸化膜の耐圧が向上していることがわかる。ま
た、本発明のトランジスタは５０％故障の時間が長く、
信頼性も向上していることを示している。
性の一部を従来のトランジスタの特性と比較したものを
示す。（ａ）は界面準位密度を示す。従来のトランジス
タに比べ本発明では界面準位密度が少ないことが分か
る。このように界面準位が少ないため、電界効果トラン
ジスタの速度の劣化は生じない。（ｂ）はストレス時間
に対するトランジスタの故障率を示す。本発明のトラン
ジスタは、従来のトランジスタに比べ初期故障率が低く
シリコン酸化膜の耐圧が向上していることがわかる。ま
た、本発明のトランジスタは５０％故障の時間が長く、
信頼性も向上していることを示している。
【００１３】
【発明の効果】以上詳細に説明したように、本発明のゲ
ート絶縁膜形成工程を用いると、形成されたゲート絶縁
膜とゲート電極界面に窒素が偏析し、シリコン基板とゲ
ート絶縁物界面には窒素の偏析がない。このため、ゲー
ト電極からの不純物拡散抑制効果や、ゲート絶縁物の耐
圧・信頼性向上が図れるとともに、シリコン基板界面で
の界面準位や固定電荷の増加がない良質のゲート絶縁膜
を有する電界効果トランジスタが製造できる。
ート絶縁膜形成工程を用いると、形成されたゲート絶縁
膜とゲート電極界面に窒素が偏析し、シリコン基板とゲ
ート絶縁物界面には窒素の偏析がない。このため、ゲー
ト電極からの不純物拡散抑制効果や、ゲート絶縁物の耐
圧・信頼性向上が図れるとともに、シリコン基板界面で
の界面準位や固定電荷の増加がない良質のゲート絶縁膜
を有する電界効果トランジスタが製造できる。
【図１】本発明の電界効果トランジスタの構造を示す模
式図である。
式図である。
【図２】本発明の実施例を説明するための工程を示し、
（ａ）〜（ｄ）は各工程を示す。
（ａ）〜（ｄ）は各工程を示す。
【図３】従来方法によって形成される酸窒化シリコン膜
中の窒素濃度の深さ方向分布を示す。
中の窒素濃度の深さ方向分布を示す。
【図４】本発明による酸窒化シリコン膜中およびゲート
電極である多結晶シリコン中の窒素濃度の深さ方向分布
の例を示し、（ａ）〜（ｃ）は異なった状態の窒素の信
号強度を示す。
電極である多結晶シリコン中の窒素濃度の深さ方向分布
の例を示し、（ａ）〜（ｃ）は異なった状態の窒素の信
号強度を示す。
【図５】本発明の方法で得られるゲート酸化膜とゲート
電極界面近傍での窒素の偏析量を熱処理条件との関係を
示す。
電極界面近傍での窒素の偏析量を熱処理条件との関係を
示す。
【図６】本発明のトランジスタと従来のトランジスタの
特性の比較で、（ａ）は界面準位密度、（ｂ）は累積故
障率を示す。
特性の比較で、（ａ）は界面準位密度、（ｂ）は累積故
障率を示す。
１ シリコン基板 ２ シリコン酸化膜 ３ 窒素含有多結晶シリコン膜 ４ 窒素含有シリコン酸化膜
Claims (6)
- 【請求項１】 多結晶シリコン膜とシリコン酸化膜の境
界近傍のシリコン酸化膜中の窒素含有量が、シリコン半
導体基板とシリコン酸化膜の境界近傍のシリコン酸化膜
中の窒素含有量より多いことを特徴とする電界効果トラ
ンジスタ。 - 【請求項２】 請求項１におけるシリコン酸化膜中の窒
素含有量が、多結晶シリコン膜との境界近傍で１×１０
14ａｔｏｍｓ／ｃｍ2 以上含有されることを特徴とする
電界効果トランジスタ。 - 【請求項３】 半導体基板上に酸化膜を形成する工程
と、前記酸化膜上に窒素を所定の量を含有する多結晶シ
リコン膜を形成する工程と前記半導体基板を熱処理する
工程とを少なくとも含むことを特徴とする電界効果トラ
ンジスタの製造方法。 - 【請求項４】 請求項３における窒素を所定の量含有す
る多結晶シリコン膜の形成において、シリコンを含む反
応ガスと窒素を含む反応ガスを用いた化学気相成長法に
より窒素添加シリコン膜を堆積する工程を含むことを特
徴とする電界効果トランジスタの製造方法。 - 【請求項５】 請求項３における窒素を所定の量含有す
る多結晶シリコン膜の形成において、多結晶シリコン膜
堆積後に窒素原子もしくは窒素原子を含む分子もしくは
窒素イオンもしくは窒素原子を含む分子イオンを注入し
て窒素を含有する多結晶シリコン膜形成工程を含むこと
を特徴とする電界効果トランジスタの製造方法。 - 【請求項６】 窒素含有シリコン膜中の窒素量は、少な
くとも１×１０14ａｔｏｍｓ／ｃｍ2 以上であることを
特徴とする請求項３記載の電界効果トランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15843295A JPH08330584A (ja) | 1995-05-31 | 1995-05-31 | 電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15843295A JPH08330584A (ja) | 1995-05-31 | 1995-05-31 | 電界効果トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330584A true JPH08330584A (ja) | 1996-12-13 |
Family
ID=15671642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15843295A Pending JPH08330584A (ja) | 1995-05-31 | 1995-05-31 | 電界効果トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330584A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204793A (ja) * | 1997-10-24 | 1999-07-30 | Lsi Logic Corp | 電子デバイスのゲート酸化物を硬化させる方法及び半導体デバイス |
| US6670636B2 (en) | 2000-06-15 | 2003-12-30 | Seiko Epson Corporation | Substrate device, method of manufacturing the same, and electro-optical device |
| KR100513064B1 (ko) * | 1998-12-30 | 2005-10-26 | 주식회사 하이닉스반도체 | 트랜지스터의 게이트 전극 형성 방법 |
| JP2008218661A (ja) * | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | 電界効果型半導体装置及びその製造方法 |
| KR20200002570A (ko) * | 2018-06-29 | 2020-01-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 산화 방지층으로서 질소 함유층을 형성하는 방법 |
-
1995
- 1995-05-31 JP JP15843295A patent/JPH08330584A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204793A (ja) * | 1997-10-24 | 1999-07-30 | Lsi Logic Corp | 電子デバイスのゲート酸化物を硬化させる方法及び半導体デバイス |
| KR100513064B1 (ko) * | 1998-12-30 | 2005-10-26 | 주식회사 하이닉스반도체 | 트랜지스터의 게이트 전극 형성 방법 |
| US6670636B2 (en) | 2000-06-15 | 2003-12-30 | Seiko Epson Corporation | Substrate device, method of manufacturing the same, and electro-optical device |
| JP2008218661A (ja) * | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | 電界効果型半導体装置及びその製造方法 |
| KR20200002570A (ko) * | 2018-06-29 | 2020-01-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 산화 방지층으로서 질소 함유층을 형성하는 방법 |
| US11355339B2 (en) | 2018-06-29 | 2022-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming nitrogen-containing layers as oxidation blocking layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566281B1 (en) | Nitrogen-rich barrier layer and structures formed | |
| JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| US20070072381A1 (en) | Method for fabricating a semiconductor device including the use of a compound containing silicon and nitrogen to form an insulation film of SiN, SiCN or SiOCN | |
| WO1992022086A1 (en) | Anneal to decrease moisture absorbance of intermetal dielectrics | |
| EP1403915B1 (en) | Method for fabricating a MOS transistor | |
| JPH11274489A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US6277718B1 (en) | Semiconductor device and method for fabricating the same | |
| JPS63132434A (ja) | 半導体装置の製法 | |
| JPH1140803A (ja) | 半導体装置及びその製造方法 | |
| JPH08330584A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2001291865A (ja) | 絶縁ゲート型トランジスタ及びその製造方法 | |
| JP3406811B2 (ja) | 半導体装置及びその製造方法 | |
| US5830802A (en) | Process for reducing halogen concentration in a material layer during semiconductor device fabrication | |
| KR100336230B1 (ko) | 프로그램화가능한반도체디바이스와그제조방법 | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07193059A (ja) | 半導体装置の製造方法 | |
| KR100307343B1 (ko) | 실리콘게이트전계효과트랜지스터제조방법 | |
| US20020048917A1 (en) | Semiconductor device and method of fabricating same | |
| JP2003264285A (ja) | 半導体装置およびその製造方法 | |
| JPS61172339A (ja) | 半導体装置の製造方法 | |
| JP3020729B2 (ja) | 半導体装置の製造方法 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| JP3437111B2 (ja) | 半導体装置の製造方法 | |
| JP2604496B2 (ja) | 半導体装置 |