JPH08330575A - Ｈｉｇｆｅｔおよび方法 - Google Patents
Ｈｉｇｆｅｔおよび方法Info
- Publication number
- JPH08330575A JPH08330575A JP8154795A JP15479596A JPH08330575A JP H08330575 A JPH08330575 A JP H08330575A JP 8154795 A JP8154795 A JP 8154795A JP 15479596 A JP15479596 A JP 15479596A JP H08330575 A JPH08330575 A JP H08330575A
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- layer
- gate
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 239000012212 insulator Substances 0.000 claims abstract description 41
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 19
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000011347 resin Substances 0.000 abstract 1
- 229920005989 resin Polymers 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 37
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ゲート漏れ電流が少ないＨＩＧＦＥＴおよび
その形成方法を提供する。 【解決手段】 ＨＩＧＦＥＴ（１０）は、エッチ・スト
ップ層（１７）を用いて、ゲート電極（２１）よりも狭
いゲート絶縁体（１６）を形成する。このＴ字型ゲート
構造によって、ソース（２３）およびドレイン（２４）
領域の形成が容易となる。ソース（２３）およびドレイ
ン（２４）領域は、ある距離（２２）だけゲート絶縁体
（１６）から分離されているので、漏れ電流が減少し、
降伏電圧が上昇する。
その形成方法を提供する。 【解決手段】 ＨＩＧＦＥＴ（１０）は、エッチ・スト
ップ層（１７）を用いて、ゲート電極（２１）よりも狭
いゲート絶縁体（１６）を形成する。このＴ字型ゲート
構造によって、ソース（２３）およびドレイン（２４）
領域の形成が容易となる。ソース（２３）およびドレイ
ン（２４）領域は、ある距離（２２）だけゲート絶縁体
（１６）から分離されているので、漏れ電流が減少し、
降伏電圧が上昇する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に半導体ト
ランジスタに関し、特にヘテロ構造トランジスタに関す
るものである。
ランジスタに関し、特にヘテロ構造トランジスタに関す
るものである。
【０００２】
【従来の技術】ヘテロ構造絶縁ゲート電界効果トランジ
スタ(HIGFET: heterostructure insulated gate field
effect transistor)は、当技術では既知であり、相補型
デジタル回路を含む種々の用途に広範囲に用いられてい
る。これら従来のＨＩＧＦＥＴは、通常、砒化ガリウム
基板上に移動度の高いチャネル層を成長させ、次いでこ
のチャネル層を砒化ガリウム・アルミニウムの絶縁体で
覆うことによって形成される。この絶縁体の部分の上に
耐熱金属製ゲートを被着する。絶縁体の他の部分は、ソ
ースおよびドレイン領域を含むトランジスタの他の部分
上に延び、あまねくこのトランジスタ全体を被覆してい
る。
スタ(HIGFET: heterostructure insulated gate field
effect transistor)は、当技術では既知であり、相補型
デジタル回路を含む種々の用途に広範囲に用いられてい
る。これら従来のＨＩＧＦＥＴは、通常、砒化ガリウム
基板上に移動度の高いチャネル層を成長させ、次いでこ
のチャネル層を砒化ガリウム・アルミニウムの絶縁体で
覆うことによって形成される。この絶縁体の部分の上に
耐熱金属製ゲートを被着する。絶縁体の他の部分は、ソ
ースおよびドレイン領域を含むトランジスタの他の部分
上に延び、あまねくこのトランジスタ全体を被覆してい
る。
【０００３】
【発明が解決しようとする課題】これら従来のＨＩＧＦ
ＥＴに伴う問題は、ゲート漏れ電流が多いことである。
相補型回路では、かかる高漏れ電流は、待機時の電力消
費を増大させることになる。
ＥＴに伴う問題は、ゲート漏れ電流が多いことである。
相補型回路では、かかる高漏れ電流は、待機時の電力消
費を増大させることになる。
【０００４】また、Ｎ−型ＨＩＧＦＥＴは、典型的に約
１．５ボルトのターンオン電圧(turn-on voltage)を有
し、これはＰ−型ＨＩＧＦＥＴの約１．８ボルトよりも
低い。このターンオン電圧が低いことも、結果的に待機
時の電力消費増大を招く。
１．５ボルトのターンオン電圧(turn-on voltage)を有
し、これはＰ−型ＨＩＧＦＥＴの約１．８ボルトよりも
低い。このターンオン電圧が低いことも、結果的に待機
時の電力消費増大を招く。
【０００５】したがって、ゲート漏れ電流が少ないＨＩ
ＧＦＥＴを有することが望ましい。
ＧＦＥＴを有することが望ましい。
【０００６】
【課題を解決するための手段】上述の問題を解決するた
めに、本発明によるＨＩＧＦＥＴは、エッチ・ストップ
層を用いて、ゲート電極よりも狭いゲート絶縁体を形成
する。このＴ字型ゲート構造によって、ソースおよびド
レイン領域の形成が容易となる。ソースおよびドレイン
領域は、ある距離だけゲート絶縁体から分離されている
ので、漏れ電流が減少し、降伏電圧が上昇する。
めに、本発明によるＨＩＧＦＥＴは、エッチ・ストップ
層を用いて、ゲート電極よりも狭いゲート絶縁体を形成
する。このＴ字型ゲート構造によって、ソースおよびド
レイン領域の形成が容易となる。ソースおよびドレイン
領域は、ある距離だけゲート絶縁体から分離されている
ので、漏れ電流が減少し、降伏電圧が上昇する。
【０００７】
【発明の実施の形態】図１は、一製造段階におけるＨＩ
ＧＦＥＴ１０の一部を示す拡大断面図である。以降の説
明において明らかになるように、トランジスタ１０は、
Ｎ−型でもＰ−型でもよく、相補対の一方とすること
も、あるいは双方のトランジスタを表わすこともでき
る。トランジスタ１０は、チャネル層１２を含むIII-V
基板１１を有する。チャネル層１２は、当業者には既知
のエピタキシャル技法によって形成される。チャネル層
１２は、基板１１と共にヘテロ接合を形成する。基板１
１は、砒化ガリウム、燐化インディウムのような既知の
III-V物質、または砒化ガリウム・インディウムのよう
な三元物質(ternary material)とすることができる。好
適実施例では、基板１１は半絶縁砒化ガリウムである。
チャネル層１２は、砒化ガリウム・インディウムのよう
な、高い移動度を有する種々のIII-V物質とすることが
できる。好適実施例では、チャネル層１２は砒化ガリウ
ム・インディウムの高移動度層１３を含み、保護層１４
によって覆われている。後にわかるであろうが、保護層
１４は実質的に真性砒化ガリウム層であり、後続の処理
動作の間層１３を保護するために用いられる。他の実施
例では、保護層１４を省略してもよい。
ＧＦＥＴ１０の一部を示す拡大断面図である。以降の説
明において明らかになるように、トランジスタ１０は、
Ｎ−型でもＰ−型でもよく、相補対の一方とすること
も、あるいは双方のトランジスタを表わすこともでき
る。トランジスタ１０は、チャネル層１２を含むIII-V
基板１１を有する。チャネル層１２は、当業者には既知
のエピタキシャル技法によって形成される。チャネル層
１２は、基板１１と共にヘテロ接合を形成する。基板１
１は、砒化ガリウム、燐化インディウムのような既知の
III-V物質、または砒化ガリウム・インディウムのよう
な三元物質(ternary material)とすることができる。好
適実施例では、基板１１は半絶縁砒化ガリウムである。
チャネル層１２は、砒化ガリウム・インディウムのよう
な、高い移動度を有する種々のIII-V物質とすることが
できる。好適実施例では、チャネル層１２は砒化ガリウ
ム・インディウムの高移動度層１３を含み、保護層１４
によって覆われている。後にわかるであろうが、保護層
１４は実質的に真性砒化ガリウム層であり、後続の処理
動作の間層１３を保護するために用いられる。他の実施
例では、保護層１４を省略してもよい。
【０００８】チャネル層１２上に高アルミニウム含有絶
縁体１６を形成し、その結果ヘテロ接合がその間に得ら
れる。次に、チャネル層１２をパターニングしてトラン
ジスタ１０のゲート絶縁体を形成する。絶縁体１６は、
５０％より高いアルミニウム含有量を有しているので、
絶縁体１６のバンドギャップは高く、絶縁体１６の選択
エッチングが可能となる。これについては以下で説明す
る。例えば、絶縁体１６は、砒化ガリウム基板１１に対
しては砒化ガリウム・アルミニウム (AlXGa1-XAs) 、ま
たは燐化インディウム基板１１の場合には砒化インディ
ウム・アルミニウム(AlXIn1-XAs)、あるいは層１２に用
いた物質と適合性のある他の高アルミニウム含有絶縁体
とすることができる。好適実施例では、絶縁体１６は、
約７０ないし８０パーセントの間のアルミニウム含有量
を有するAlGaAsである。また、好適実施例では、絶縁体
１６の厚さは、高いトランスコンダクタンスを保証する
ために約２００ないし３００オングストロームとなって
いる。
縁体１６を形成し、その結果ヘテロ接合がその間に得ら
れる。次に、チャネル層１２をパターニングしてトラン
ジスタ１０のゲート絶縁体を形成する。絶縁体１６は、
５０％より高いアルミニウム含有量を有しているので、
絶縁体１６のバンドギャップは高く、絶縁体１６の選択
エッチングが可能となる。これについては以下で説明す
る。例えば、絶縁体１６は、砒化ガリウム基板１１に対
しては砒化ガリウム・アルミニウム (AlXGa1-XAs) 、ま
たは燐化インディウム基板１１の場合には砒化インディ
ウム・アルミニウム(AlXIn1-XAs)、あるいは層１２に用
いた物質と適合性のある他の高アルミニウム含有絶縁体
とすることができる。好適実施例では、絶縁体１６は、
約７０ないし８０パーセントの間のアルミニウム含有量
を有するAlGaAsである。また、好適実施例では、絶縁体
１６の厚さは、高いトランスコンダクタンスを保証する
ために約２００ないし３００オングストロームとなって
いる。
【０００９】上側に位置する層の選択エッチングを容易
にするために、絶縁体１６上にエッチ・ストップ層１７
を形成する。これについては、以下で説明する。また、
層１７は絶縁体１６の酸化を防止する機能も果たす。通
常、層１７に用いられる物質は、下地の絶縁体１６をエ
ッチングする過程や化学薬品ではエッチングされないも
のであり、例えば、実質的な真性砒化ガリウム、または
実質的な真性砒化ガリウム・インディウムである。
にするために、絶縁体１６上にエッチ・ストップ層１７
を形成する。これについては、以下で説明する。また、
層１７は絶縁体１６の酸化を防止する機能も果たす。通
常、層１７に用いられる物質は、下地の絶縁体１６をエ
ッチングする過程や化学薬品ではエッチングされないも
のであり、例えば、実質的な真性砒化ガリウム、または
実質的な真性砒化ガリウム・インディウムである。
【００１０】好適実施例では、層１７は、約５０オング
ストローム未満の実質的な真正砒化ガリウムである。そ
の理由は、かかる厚さはエッチ・ストップとして、そし
て他の層のオーバーエッチングを防止するためには十分
であるからであるが、これについては以下で説明する。
層１７にゲート物質を被着し、パターニングしてゲート
電極、即ち、ゲート２１を形成する。通常、ゲート２１
に用いられる物質は、例えば、窒化タングステン・チタ
ン(TiWN)、窒化タングステン(WN)、または珪化タングス
テン(WSi)といった合金のような耐熱金属である。通
常、ゲート２１を形成するには、ゲート物質層を層１７
の表面に被着し、次いでゲート２１を形成する部分以外
を全て除去する。好適実施例では、反応性イオン・エッ
チングを用いてゲート２１を形成する。
ストローム未満の実質的な真正砒化ガリウムである。そ
の理由は、かかる厚さはエッチ・ストップとして、そし
て他の層のオーバーエッチングを防止するためには十分
であるからであるが、これについては以下で説明する。
層１７にゲート物質を被着し、パターニングしてゲート
電極、即ち、ゲート２１を形成する。通常、ゲート２１
に用いられる物質は、例えば、窒化タングステン・チタ
ン(TiWN)、窒化タングステン(WN)、または珪化タングス
テン(WSi)といった合金のような耐熱金属である。通
常、ゲート２１を形成するには、ゲート物質層を層１７
の表面に被着し、次いでゲート２１を形成する部分以外
を全て除去する。好適実施例では、反応性イオン・エッ
チングを用いてゲート２１を形成する。
【００１１】図２は、後続の製造段階における、トラン
ジスタ１０の一部を示す拡大断面図である。ゲート２１
をマスクとして用いて、ゲート２１から物質をアンダー
カット(undercut)し、Ｔ字型のゲート構造を形成する。
ここで、ゲート２１はＴ字構造の交差部材であり、下地
の層はＴ字構造の基礎を形成する。ゲート２１をパター
ニングした後、露出部分、即ち、ゲート２１によって覆
われていない層１７の第１部分を除去する。この動作で
は、ゲート２１の縁部の下にある層１７の第２部分も除
去されるので、ゲート２１もアンダーカットされること
になる。下地絶縁層１６は、エッチ・ストップとして機
能し、除去動作がトランジスタ１０の下に位置する部分
に影響を与えるのを防止し、その結果、この除去動作に
よって、絶縁体１６の第１部分も露出される。好適実施
例では、クエン酸(citric acid)を用いて層１７のエッ
チングを行う。
ジスタ１０の一部を示す拡大断面図である。ゲート２１
をマスクとして用いて、ゲート２１から物質をアンダー
カット(undercut)し、Ｔ字型のゲート構造を形成する。
ここで、ゲート２１はＴ字構造の交差部材であり、下地
の層はＴ字構造の基礎を形成する。ゲート２１をパター
ニングした後、露出部分、即ち、ゲート２１によって覆
われていない層１７の第１部分を除去する。この動作で
は、ゲート２１の縁部の下にある層１７の第２部分も除
去されるので、ゲート２１もアンダーカットされること
になる。下地絶縁層１６は、エッチ・ストップとして機
能し、除去動作がトランジスタ１０の下に位置する部分
に影響を与えるのを防止し、その結果、この除去動作に
よって、絶縁体１６の第１部分も露出される。好適実施
例では、クエン酸(citric acid)を用いて層１７のエッ
チングを行う。
【００１２】続いて、ゲート２１や層１７に影響を与え
ないエッチング剤を用いて、絶縁体１６の第１部分、即
ち、露出部分を除去する。ゲート２１を形成する前に、
窒化シリコンのような誘電体層を最初にゲート２１上に
被着し、規定し、エッチングすることによって、後続の
エッチング動作からゲート２１を保護する。好適実施例
では、４０℃の水と塩化水素酸(hydrochloric acid)と
の１対１溶液を用いる。絶縁体１６の第１部分を除去し
つつ、層１２の第１部分を露出させる。この層１２の第
１部分は、トランジスタ１０の他の層に影響を及ぼすを
防止するための、エッチ・ストップとして機能する。
ないエッチング剤を用いて、絶縁体１６の第１部分、即
ち、露出部分を除去する。ゲート２１を形成する前に、
窒化シリコンのような誘電体層を最初にゲート２１上に
被着し、規定し、エッチングすることによって、後続の
エッチング動作からゲート２１を保護する。好適実施例
では、４０℃の水と塩化水素酸(hydrochloric acid)と
の１対１溶液を用いる。絶縁体１６の第１部分を除去し
つつ、層１２の第１部分を露出させる。この層１２の第
１部分は、トランジスタ１０の他の層に影響を及ぼすを
防止するための、エッチ・ストップとして機能する。
【００１３】その後、ゲート２１をマスクとして利用し
て、基板１１にドーパントを形成し、トランジスタ１０
のソース領域２３とドレイン領域２４とを形成する。ド
ーパントを活性化した後、ソース電極２６を領域２３上
に形成し、ドレイン電極２７を領域２４上に形成する。
て、基板１１にドーパントを形成し、トランジスタ１０
のソース領域２３とドレイン領域２４とを形成する。ド
ーパントを活性化した後、ソース電極２６を領域２３上
に形成し、ドレイン電極２７を領域２４上に形成する。
【００１４】絶縁体１６および層１７は、Ｔ字状ゲート
構造の基礎として機能し、ゲート２１によって形成され
る交差部材を支持する。ソース領域２３およびドレイン
領域２４を形成する間、このＴ字状ゲート構造をマスク
として利用することによって、各領域２３，２４の縁部
を、絶縁体１６の縁部から、第１距離２２だけ分離させ
る。好適実施例では、距離２２は約５０ないし１０００
オングストロームである。絶縁体１６がソース領域２３
およびドレイン領域２４から分離されているので、距離
２２は、ドレインによって誘発される熱電子によるゲー
ト２１とドレイン領域２４との間の電流の流れを最少に
押さえ、しかも領域２３，２４付近のトラップ(trap)の
形成を減少させるので、その結果周辺ゲート漏れ電流が
減少する。また、距離２２によって、ゲート２１とドレ
イン領域２４との間の電界が弱められるため、トランジ
スタ２２の降伏電圧が上昇する。結果として、トランジ
スタ１０のゲート漏れ電流は、従来技術のＨＩＧＦＥＴ
よりも約１／１０に低下する。加えて、距離２２によっ
て、従来技術のＨＩＧＦＥＲの降伏電圧よりも少なくと
も２倍に、トランジスタ１０の降伏電圧が高められる。
構造の基礎として機能し、ゲート２１によって形成され
る交差部材を支持する。ソース領域２３およびドレイン
領域２４を形成する間、このＴ字状ゲート構造をマスク
として利用することによって、各領域２３，２４の縁部
を、絶縁体１６の縁部から、第１距離２２だけ分離させ
る。好適実施例では、距離２２は約５０ないし１０００
オングストロームである。絶縁体１６がソース領域２３
およびドレイン領域２４から分離されているので、距離
２２は、ドレインによって誘発される熱電子によるゲー
ト２１とドレイン領域２４との間の電流の流れを最少に
押さえ、しかも領域２３，２４付近のトラップ(trap)の
形成を減少させるので、その結果周辺ゲート漏れ電流が
減少する。また、距離２２によって、ゲート２１とドレ
イン領域２４との間の電界が弱められるため、トランジ
スタ２２の降伏電圧が上昇する。結果として、トランジ
スタ１０のゲート漏れ電流は、従来技術のＨＩＧＦＥＴ
よりも約１／１０に低下する。加えて、距離２２によっ
て、従来技術のＨＩＧＦＥＲの降伏電圧よりも少なくと
も２倍に、トランジスタ１０の降伏電圧が高められる。
【００１５】トランジスタ１０はＮ−型またはＰ−型ト
ランジスタのどちらでも良いことを注記しておく。ま
た、トランジスタ１０は、単一のトランジスタとして用
いること、他の種類のトランジスタとの集積回路におい
て用いること、あるいは相補型トランジスタ対における
Ｎ−型およびＰ−型トランジスタを形成するために用い
ることも可能である。
ランジスタのどちらでも良いことを注記しておく。ま
た、トランジスタ１０は、単一のトランジスタとして用
いること、他の種類のトランジスタとの集積回路におい
て用いること、あるいは相補型トランジスタ対における
Ｎ−型およびＰ−型トランジスタを形成するために用い
ることも可能である。
【００１６】以上の説明から、新規のＨＩＧＦＥＴおよ
び方法が提供されたことが認められよう。高アルミニウ
ム含有絶縁体をエッチ・ストップ層で覆い、これを用い
てゲートの下に位置する物質の選択エッチングを行い、
Ｔ字型ゲート構造を形成するのを容易にする。また、ソ
ースおよびドレイン・インプラントを形成する間、Ｔ字
型ゲート構造をマスクとして利用することにより、ゲー
ト絶縁体とソースおよびドレイン領域との間にある距離
が得られ、これによって、周辺ゲート漏れ電流が低下
し、降伏電圧が上昇するという効果が得られる。
び方法が提供されたことが認められよう。高アルミニウ
ム含有絶縁体をエッチ・ストップ層で覆い、これを用い
てゲートの下に位置する物質の選択エッチングを行い、
Ｔ字型ゲート構造を形成するのを容易にする。また、ソ
ースおよびドレイン・インプラントを形成する間、Ｔ字
型ゲート構造をマスクとして利用することにより、ゲー
ト絶縁体とソースおよびドレイン領域との間にある距離
が得られ、これによって、周辺ゲート漏れ電流が低下
し、降伏電圧が上昇するという効果が得られる。
【図１】本発明による一製造段階におけるＨＩＧＦＥＴ
の一部を示す拡大断面図。
の一部を示す拡大断面図。
【図２】本発明による後続処理動作後における図１のＨ
ＩＧＦＥＴを示す図。
ＩＧＦＥＴを示す図。
１０ ＨＩＧＦＥＴ １１ III-V基板 １２ チャネル層 １３ 砒化ガリウム・インディウムの高移動度層 １４ 保護層 １６ 高アルミニウム含有絶縁体 １７ エッチ・ストップ ２１ ゲート ２２ 第１距離 ２３ ソース領域 ２４ ドレイン領域 ２６ ソース電極 ２７ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロドルフォ・ルシェロ アメリカ合衆国アリゾナ州スコッツデー ル、イースト・マルベリー・ストリート 8101 (72)発明者 ジェフリー・エー・ロールマン アメリカ合衆国アリゾナ州フェニックス、 イースト・タクシーデア・ウェイ2239
Claims (3)
- 【請求項１】ＨＩＧＦＥＴ（１０）を形成する方法であ
って：ヘテロ接合を形成するチャネル層（１２）を有す
るIII-V基板（１１）を用意する段階；前記基板（１
１）上に、約５０％より高いアルミニウム含有量を有す
る絶縁体（１６）を形成する段階；前記絶縁体（１６）
上にエッチ・ストップ層（１７）を形成する段階；前記
エッチ・ストップ層（１７）上にゲート電極（２１）を
形成する段階；前記ゲート電極（２１）の下から前記エ
ッチ・ストップ層（１７）の一部を除去することによっ
て、前記ゲート電極（２１）をアンダーカットし、前記
絶縁体（１６）の一部を露出させる段階；前記絶縁体
（１６）の一部を除去する段階；および前記基板（１
１）内にドーパントを形成する間、前記ゲート電極（２
１）をマスクとして用い、前記基板（１１）内のドーパ
ントの縁部を前記絶縁体（１６）の縁部から第１の距離
に位置付ける段階；から成ることを特徴とする方法。 - 【請求項２】砒化ガリウムＨＩＧＦＥＴ（１０）を形成
する方法であって：チャネル層（１２）を有する砒化ガ
リウム基板（１１）を用意する段階；前記基板（１１）
上に、約５０％より高いアルミニウム含有量を有する絶
縁体（１６）を形成する段階；前記絶縁体（１６）上に
実質的な真性砒化ガリウム層（１７）を形成する段階；
前記真性砒化ガリウム層（１７）上にゲート物質（２
１）を形成する段階；前記真性砒化ガリウム層（１７）
上において、前記ゲート物質（２１）の第１部分を除去
し、前記ゲート物質（２１）の第２部分を残して、前記
真性砒化ガリウム層（１７）の第１部分を露出させる段
階；前記真性砒化ガリウム層（１７）の第１部分を除去
し、前記ゲート物質（２１）の第２部分の下から前記真
性砒化ガリウム層（１７）の第２部分を除去することに
よって、前記ゲート物質（２１）の第２部分をアンダー
カットすることにより、前記絶縁体（１６）の第１部分
を露出させる段階；前記絶縁体（１６）の第１部分を除
去する段階；および前記ゲート物質（２１）の第２部分
をマスクとして用いて前記基板（１１）内にドーパント
を形成し、前記基板（１１）内のドーパントの縁部を前
記絶縁体（１６）の縁部から第１距離に位置付ける段
階； - 【請求項３】ＨＩＧＦＥＴ（１０）であって：チャネル
層（１２）を有するIII-V基板（１１）；基礎に支持さ
れた交差部材を有するＴ字型ゲート構造であって、前記
基礎は絶縁体（１２）を前記基板（１１）上に、第１エ
ッチ・ストップ層（１６）を前記絶縁体（１２）上に、
第２エッチ・ストップ層（１７）を前記第１エッチ・ス
トップ層（１６）上に、ドープ砒化ガリウム層を前記第
２エッチ・ストップ層（１７）上に有し、前記基礎は前
記交差部材の幅よりも小さい幅を有する、前記Ｔ字型ゲ
ート構造；および前記基板（１１）内のドープ領域であ
って、縁部が前記絶縁体（１２）の縁部から第１距離に
ある前記ドープ領域；から成ることを特徴とするＨＩＧ
ＦＥＴ（１０）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US459854 | 1995-06-02 | ||
| US08/459,854 US5614739A (en) | 1995-06-02 | 1995-06-02 | HIGFET and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330575A true JPH08330575A (ja) | 1996-12-13 |
Family
ID=23826398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8154795A Pending JPH08330575A (ja) | 1995-06-02 | 1996-05-28 | Ｈｉｇｆｅｔおよび方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5614739A (ja) |
| EP (1) | EP0746036A3 (ja) |
| JP (1) | JPH08330575A (ja) |
| KR (1) | KR100311169B1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929496A (en) * | 1997-12-18 | 1999-07-27 | Gardner; Mark I. | Method and structure for channel length reduction in insulated gate field effect transistors |
| US6069387A (en) * | 1998-04-06 | 2000-05-30 | Advanced Micro Devices, Inc. | Lightly doped drain formation integrated with source/drain formation for high-performance transistor formation |
| US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6528405B1 (en) | 2000-02-18 | 2003-03-04 | Motorola, Inc. | Enhancement mode RF device and fabrication method |
| US6821829B1 (en) | 2000-06-12 | 2004-11-23 | Freescale Semiconductor, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
| US6427066B1 (en) | 2000-06-30 | 2002-07-30 | Motorola, Inc. | Apparatus and method for effecting communications among a plurality of remote stations |
| US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
| US6477285B1 (en) | 2000-06-30 | 2002-11-05 | Motorola, Inc. | Integrated circuits with optical signal propagation |
| US6410941B1 (en) | 2000-06-30 | 2002-06-25 | Motorola, Inc. | Reconfigurable systems using hybrid integrated circuits with optical ports |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| DE10056873B4 (de) * | 2000-11-16 | 2010-06-17 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Gateelektrode eines Feldeffekttransistors mit verringertem Gatewiderstand |
| US6563118B2 (en) | 2000-12-08 | 2003-05-13 | Motorola, Inc. | Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6472694B1 (en) | 2001-07-23 | 2002-10-29 | Motorola, Inc. | Microprocessor structure having a compound semiconductor layer |
| US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens |
| US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6462360B1 (en) | 2001-08-06 | 2002-10-08 | Motorola, Inc. | Integrated gallium arsenide communications systems |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US20030036217A1 (en) * | 2001-08-16 | 2003-02-20 | Motorola, Inc. | Microcavity semiconductor laser coupled to a waveguide |
| US20030071327A1 (en) * | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
| US20040070312A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Integrated circuit and process for fabricating the same |
| KR100487922B1 (ko) * | 2002-12-06 | 2005-05-06 | 주식회사 하이닉스반도체 | 반도체소자의 트랜지스터 및 그 형성방법 |
| US6965128B2 (en) * | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
| US7020374B2 (en) * | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
| US7504677B2 (en) * | 2005-03-28 | 2009-03-17 | Freescale Semiconductor, Inc. | Multi-gate enhancement mode RF switch and bias arrangement |
| CN102646676B (zh) * | 2011-11-03 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种tft阵列基板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4075652A (en) * | 1974-04-17 | 1978-02-21 | Matsushita Electronics Corporation | Junction gate type gaas field-effect transistor and method of forming |
| JPS604268A (ja) * | 1983-06-22 | 1985-01-10 | Nec Corp | 半導体装置 |
| US4916498A (en) * | 1985-09-15 | 1990-04-10 | Trw Inc. | High electron mobility power transistor |
| JP2557432B2 (ja) * | 1987-12-25 | 1996-11-27 | 富士通株式会社 | 電界効果トランジスタ |
| US5514891A (en) * | 1995-06-02 | 1996-05-07 | Motorola | N-type HIGFET and method |
-
1995
- 1995-06-02 US US08/459,854 patent/US5614739A/en not_active Expired - Fee Related
-
1996
- 1996-04-09 KR KR1019960010537A patent/KR100311169B1/ko not_active IP Right Cessation
- 1996-05-28 JP JP8154795A patent/JPH08330575A/ja active Pending
- 1996-05-28 EP EP96108415A patent/EP0746036A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0746036A3 (en) | 1998-04-08 |
| KR100311169B1 (ko) | 2002-11-13 |
| EP0746036A2 (en) | 1996-12-04 |
| KR970004066A (ko) | 1997-01-29 |
| US5614739A (en) | 1997-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614739A (en) | HIGFET and method | |
| US4977100A (en) | Method of fabricating a MESFET | |
| JP2891204B2 (ja) | 半導体装置の製造方法 | |
| JP3396579B2 (ja) | Ｎ−型ｈｉｇｆｅｔおよび方法 | |
| JP3233207B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH11354541A (ja) | 半導体装置およびその製造方法 | |
| JP3762588B2 (ja) | 半導体装置の製造方法 | |
| JP3450155B2 (ja) | 電界効果トランジスタとその製造方法 | |
| US5237192A (en) | MESFET semiconductor device having a T-shaped gate electrode | |
| JP3214453B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3123940B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2765566B2 (ja) | 半導体装置の製造方法 | |
| JPH04291732A (ja) | 電界効果トランジスタの製造方法 | |
| JP2002270821A (ja) | 電界効果型半導体装置の製造方法 | |
| JP2939269B2 (ja) | 半導体装置の製造方法 | |
| JPH06177163A (ja) | 半導体装置の製造方法 | |
| JPS61152079A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JP2000353789A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH02191343A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH04336432A (ja) | 電界効果トランジスタ | |
| JPH06177164A (ja) | 半導体装置の製造方法 | |
| JP2000150539A (ja) | 化合物半導体装置の製造方法 | |
| JPS6038882A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JPS61225873A (ja) | 電極形成法 |