JPH08328769A - インターフェース制御装置、インターフェース制御方法、印刷装置および印刷システム - Google Patents

Abstract

(57)【要約】 【目的】 ソフトウェアの負荷を低減しつつ、高速な非
キューイングシーケンスの処理を維持できるインターフ
ェース制御装置を提供する。 【構成】 プリンタのレディ状態において、データ供給
源からストローブ信号と共にデータが送出されると、パ
ラレルインターフェースはストローブ信号を受信し、ラ
ッチ４０５にデータをラッチすると共に、シーケンサ４
０２をスタートさせる。シーケンサ４０２はデータ供給
源に送出されるＢＵＳＹ信号をアクティブにし、ＡＣＫ
信号をアクティブにし、ラッチ４０５にラッチされてい
るデータをＦＩＦＯ４０１に記憶する。ラッチ４０５に
ラッチされたデータはダイレクトコマンドを表すデータ
とコンパレータ４０４によって比較され、その結果をシ
ーケンサ４０２はサンプリングする。ダイレクトコマン
ドでない場合、シーケンサ４０２はデータ供給源からの
次のデータを受信するためにデータ供給源にＢＵＳＹ解
除信号を送出する。ダイレクトコマンドである場合、シ
ーケンサ４０２は制御部に対して割り込み信号ＩＮＴを
発生し、そのシーケンス動作を一時停止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ホストコンピュータな
どのデータ供給源から描画データを受信して印字出力を
行うプリンタのインターフェース制御装置に関する。

【０００２】

【従来の技術】従来、プリンタはホストコンピュータ等
のデータ供給源からインターフェースを介して描画デー
タを受信すると、受信したデータ列をＣＰＵを用いてソ
フトウェア的に解析し、その解析結果からソフトウェア
もしくはハードウェアで高速にイメージデータを生成す
る（レンダリング）。そして、生成したイメージデータ
を描画イメージデータ格納メモリに格納した後、レーザ
ビームプリンタ（ＬＢＰ）やバブルジェットプリンタ
（ＢＪ）などに代表される紙などの媒体に定着可能なプ
リンタエンジンに送出することにより印字結果を得る。
図７は従来のプリンタシステムの概略的な構成を示す説
明図である。

【０００３】上記印字に際してメモリ上に展開されるイ
メージデータがモノクロ２値である場合、紙に転写され
る１ドットに対しメモリ上の１ビットを割り当てる、い
わゆるビットマップの形式の展開が行われる。例えばＬ
ＢＰの場合、メモリ上でビットが「１」である場合にレ
ーザをオンにすることで、紙の上に転写された１ドット
とメモリ上に展開されたイメージデータの１ビットとが
１：１に対応する。

【０００４】最近ではプリンタエンジンの高性能化に伴
い、紙に転写されるドットについて階調表現の可能なプ
リンタ、いわゆるグレースケールプリンタが登場してき
ている。こうしたプリンタには、各種モジュレーション
を施すことにより階調表現を可能にしているものや、ド
ット径そのものを可変にすることで階調表現可能なもの
など様々なものがあるが、ここではそれらの説明につい
て割愛する。

【０００５】プリンタに送出されるデータ形式について
説明する。データ形式には様々なものがあるが、これら
を大別するとつぎの２通りに分けられる。

【０００６】その１つは、実際に紙に印字するビットイ
メージデータをデータ供給源側で既に生成し、生成され
たイメージデータそのものをプリンタに送出し、プリン
タは受信したイメージデータを内部メモリに展開して印
字を実現するもの、すなわちイメージデータのやりとり
及びそれに伴う制御データのやりとりを行なうもの（以
下、イメージデータ系という）である。

【０００７】もう１つは、データ供給源より座標系、フ
ォント情報等の情報指定を受け、プリンタがイメージデ
ータを生成するプリンタ言語を備え、情報指定をプリン
タ側で解釈しつつ、イメージデータを生成するもの（以
下、ＰＤＬ系という）である。

【０００８】イメージデータ系では、ホストコンピュー
タとプリンタとが１：１で比較的高速なインターフェー
スを介して接続されており、一般に廉価である。

【０００９】一方、ＰＤＬ系では、デバイスインディペ
ンデントなデータ形式のインターフェースを構築するこ
とによりホストコンピュータとのデータのやりとり量を
削減する。イメージデータである場合、そのデータ量は
プリンタの解像度に大きく依存し、解像度が高くなれば
データ量も増える。

【００１０】これらのデータ形式はホストコンピュータ
の負荷を削減するためにネットワークなどに対応するこ
とですみわけされている。

【００１１】

【発明が解決しようとする課題】しかしながら、上記プ
リンタのインターフェース制御装置には以下に掲げる問
題があった。即ち、ホストコンピュータから供給される
データ列がその処理シーケンスに従って処理するだけで
良いのであれば、インターフェースから入力されるデー
タを装置内のバッファメモリに一時退避し、処理キュー
にキューイングし、そのキューに従って処理を行いさへ
すれば良いが、プリンタがデータ供給源に必要とするス
テータスを直ちに返さなければならない場合や、ネット
ワークなどに接続されていてデータ供給源からの処理を
実行中に、他のデータ供給源からのステータスリクエス
トなど、上記キューシーケンスとは異なる動作シーケン
スを要求され、かつそれを迅速に処理しなければならな
い場合、インタ一フェースを介して入力されるデータを
必ず一旦解析した後、キューイングする必要があり、制
御部にとって大きな負荷になっていた。

【００１２】これはイメージデータ系のプリンタおよび
ＰＤＬ系のプリンタのどちらにも当てはまることであ
る。以下、このような非キューイングシーケンスを指定
するデータ供給源からの指定を、ダイレクトコマンドと
いう。

【００１３】具体的には以下の通りである。図８は非キ
ューイングシーケンスの処理手順を示すフローチャート
である。説明を簡略にするために、インターフェースと
してパーソナルコンピュータ等に多く搭載されているパ
ラレルインターフェースを例に挙げる。

【００１４】図９はパラレルインターフェースのハード
ウェアの構成を示すブロック図である。データ供給源か
らデータを入力する際、パラレルインターフェースでは
データバス上にデータをセットした後、そのデータが有
効（ＶＡＬＩＤ）であることを示すストローブ信号がア
クティブになる（ステップＳ２０１）。

【００１５】ラッチ３０２にデータをラッチすると共
に、データ供給源に対しポート３０３を介してＢＵＳＹ
信号をアクティブにし、次のデータ送出に関しデータ送
出停止要求を出力する（ステップＳ２０２）。

【００１６】パラレルインターフェースは、ラッチ３０
２によってストローブ信号の着信およびデータラッチを
行うと共に、制御部に対してデータ着信を知らせるため
の割り込み信号ＩＮＴを発生する（ステップＳ２０
３）。割り込み信号ＩＮＴを受けた制御部は、データ供
給源に対して送出されるアクノレッジ（ＡＣＫ）信号の
ポート３０３がマッピングされているアドレスをアクセ
スする。具体的にはデコーダ３０１によってマッピング
されているポート３０３をアクセスすることで、ＡＣＫ
信号をアクティブにし、データを受信したことをデータ
供給源に知らせる（ステップＳ２０４）。

【００１７】つぎに、制御部はラッチされたデータを受
信バッファに移動するために読み込む（ステップＳ２０
５）。尚、ここで、受信バッファは主記憶装置に対して
あらかじめ制御部が割り振っておいた記憶エリアであ
る。

【００１８】制御部は読み込んだデータを受信バッファ
に移動する際にダイレクトコマンド（ＤＣ）であるか否
かを判別する（ステップＳ２０６）。ダイレクトコマン
ドであるときにはステップＳ２０９に処理を移行し、ダ
イレクトコマンドでないときにはステップＳ２０８に移
行して受信バッファにデータを移動する（ステップＳ２
０７）。

【００１９】ステップＳ２０８では、データ供給源に対
しＢＵＳＹ，ＡＣＫの信号を偽（ＦＡＬＳＥ）とするた
めに、制御部はポート３０３がマッピングされているア
ドレスを、ステップＳ２０４と同様にデコーダ３０１を
介してポート３０３をアクセスする。この場合、パラレ
ル（セントロニクス）インターフェースであるので、こ
れにより１バイト分のデータ受信処理が終了する。

【００２０】一方、ステップＳ２０７でダイレクトコマ
ンドであった場合、そのダイレクトコマンドに対応する
処理を行い（ステップＳ２０９）、処理後にステップＳ
２０８と同様にＢＵＳＹ、ＡＣＫの各信号処理を行う
（ステップＳ２１０）。この場合、ダイレクトコマンド
であるので、受信したデータに対して受信バッファへの
データ移動処理を行わない。

【００２１】上記従来例は、いわゆる受信割り込みの処
理であり、動作は全てソフトウエアで行なっているが、
これに限らずステップＳ２０１〜Ｓ２０５のＢＵＳＹ、
ＡＣＫの各信号についてハードウェアを用いて高速化し
ても良い。いずれにせよステップＳ２０６〜Ｓ２０７の
処理を必ず１データ単位（この場合１バイト）毎に行う
必要があり、制御部（ＣＰＵ）の大きな負荷になってい
た。

【００２２】そこで、本発明はソフトウェアの負荷を低
減しつつ、高速な非キューイングシーケンスの処理を維
持できるインターフェース制御装置を提供することを目
的とする。

【００２３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係るインターフェース制御装置
は、受信したデータに基づきイメージデータを出力する
印刷装置に設けられ、情報処理装置から前記データを受
信するインターフェース制御装置において、特定のデー
タが指定されるデータ指定手段と、該指定された特定の
データと前記情報処理装置からのデータとを比較するデ
ータ比較手段と、該比較結果に応じて、前記受信したデ
ータの処理を変更するシーケンス変更手段とを備える。

【００２４】請求項２に係るインターフェース制御装置
では、請求項１に係るインターフェース制御装置におい
て前記印刷装置は、受信したデータを解析してイメージ
データを生成する描画イメージ生成手段と、該生成され
たイメージデータを格納するメモリ手段と、該格納され
たイメージデータを出力する出力手段とを備えたことを
特徴とする。

【００２５】請求項３に係るインターフェース制御方法
は、受信したデータに基づきイメージデータを出力する
印刷装置に設けられたインターフェース制御装置によっ
て情報処理装置から前記データを受信するインターフェ
ース制御方法において、特定のデータが指定され、該指
定された特定のデータと前記情報処理装置からのデータ
とを比較し、該比較結果に応じて、前記受信したデータ
の処理を変更することを特徴とする。

【００２６】請求項４に係る印刷装置は、情報処理装置
からデータを受信するインターフェース手段と、該イン
ターフェース手段を介して受信したデータを解析してイ
メージデータを生成する描画イメージ生成手段と、該生
成されたイメージデータを格納するメモリ手段と、該格
納されたイメージデータを出力する出力手段とを備えた
印刷装置において、前記インターフェース手段は、特定
のデータが指定されるデータ指定手段と、該指定された
特定のデータと前記情報処理装置からのデータとを比較
するデータ比較手段と、該比較結果に応じて、前記受信
したデータの処理を変更するシーケンス変更手段とを備
える。

【００２７】請求項５に係る印刷システムは、情報処理
装置および印刷装置を備え、前記情報処理装置からデー
タを受信するインターフェース手段と、該インターフェ
ース手段を介して受信したデータを解析してイメージデ
ータを生成する描画イメージ生成手段と、該生成された
イメージデータを格納するメモリ手段と、該格納された
イメージデータを出力する出力手段とを備えた印刷シス
テムにおいて、前記インターフェース手段は、特定のデ
ータが指定されるデータ指定手段と、該指定された特定
のデータと前記情報処理装置からのデータとを比較する
データ比較手段と、該比較結果に応じて、前記受信した
データの処理を変更するシーケンス変更手段とを備え
る。

【００２８】請求項６に係るインターフェース制御装置
は、請求項１に係るインターフェース制御装置において
前記受信したデータをバッファメモリに格納することを
特徴とする。

【００２９】請求項７に係るインターフェース制御装置
では、請求項６に係るインターフェース制御装置におい
て、前記バッファメモリはＦＩＦＯであることを特徴と
する。

【００３０】請求項８に係るインターフェース制御装置
は、請求項１に係るインターフェース制御装置において
前記比較結果に応じて、前記受信したデータを転送手段
により主記憶メモリに転送することを特徴とする。

【００３１】請求項９に係るインターフェース制御装置
では、請求項８に係るインターフェース制御装置におい
て前記転送手段はＣＰＵであることを特徴とする。

【００３２】請求項１０に係るインターフェース制御装
置では、請求項８に係るインターフェース制御装置にお
いて前記転送手段はＤＭＡであることを特徴とする。

【００３３】

【作用】本発明の請求項１に係るインターフェース制御
装置では、情報処理装置から前記データを受信する際
に、データ指定手段により特定のデータが指定され、デ
ータ比較手段により該指定された特定のデータと前記情
報処理装置からのデータとを比較し、該比較結果に応じ
て、シーケンス変更手段により前記受信したデータの処
理を変更する。

【００３４】

【実施例】本発明のインターフェース制御装置の実施例
について説明する。 ［第１実施例］図１は第１実施例のインターフェース制
御装置の構成を示すブロック図である。本実施例のイン
ターフェース制御装置はパラレルインターフェースに適
用される。図において、４０１はデータ転送レートを向
上させるために設けられた受信データ用のＦＩＦＯバッ
ファメモリ（以下、ＦＩＦＯという）である。

【００３５】４０２はパラレルインターフェースに規定
されている各信号の動作シーケンス、並びに後述するコ
ンパレータ４０４の条件によりその動作シーケンスを一
時保留し、制御部に対し割り込み信号ＩＮＴを発生する
シーケンサである。

【００３６】４０３はダイレクトコマンドのデータをあ
らかじめ制御部がパラレルインターフェースに登録でき
るラッチ、４０４はラッチ４０３のデータと後述するパ
ラレルデータとの比較を行ない、その比較結果をシーケ
ンサ４０２に送出するコンパレータである。

【００３７】４０５はパラレルデータをそのインターフ
ェースに規定するストローブ信号に同期した形でラッチ
するパラレルデータのラッチ、４０６はパラレルインタ
ーフェースに規定する各信号を、シーケンサ４０２の指
示に従ってデータ供給源に送出するポートである。

【００３８】図２はパラレルインターフェースの動作手
順を示すフローチャートである。まず、制御部はダイレ
クトコマンドに相当するデータ列をラッチ４０３にセッ
トして初期設定を行なう（ステップＳ５０１）。

【００３９】初期設定を終了した後、プリンタはレディ
状態となり、データ供給源からデータがパラレルインタ
ーフェースに定めるストローブ信号と共に送出される
と、ストローブ信号を受信する（ステップＳ５０２）。

【００４０】ストローブ信号の受信タイミングによって
（インターフェース仕様に依存）、ラッチ４０５にパラ
レルインターフェースのデータバス上のデータをラッチ
すると共に、内部シーケンサ４０２をスタートさせる
（ステップＳ５０３）。

【００４１】シーケンサ４０２は、パラレルインターフ
ェースの仕様に定めるタイミング（インターフェース仕
様に依存し、ここでは特に規定しない）でポート４０６
からデータ供給源に送出されるＢＵＳＹ信号をアクティ
ブにする（ステップＳ５０４）。同様に、シーケンサ４
０２はパラレルインターフェースの仕様に定めるタイミ
ングでデータ供給源に送出されるＡＣＫ信号をポート４
０６を用いてアクティブにする（ステップＳ５０５）。

【００４２】次にシーケンサ４０２はラッチ４０５にラ
ッチされているデータをＦＩＦＯ４０１に記憶する（ス
テップＳ５０６）。その間に、ラッチ４０５にラッチさ
れたデータは、既にラッチ４０３にラッチされているダ
イレクトコマンドを表すデータとコンパレータ４０４に
よって比較されており、その結果、データ供給源から受
信したデータがダイレクトコマンドであるか否かをコン
パレータ４０４が出力し、シーケンサ４０２はその結果
をサンプリングする（ステップＳ５０７）。

【００４３】ダイレクトコマンドである場合、ステップ
Ｓ５１０に移行し、そうでない場合、ステップＳ５０９
に移行する判断を行なう（ステップＳ５０８）。ダイレ
クトコマンドでないと判断したシーケンサ４０２は、同
様にＦＩＦＯ４０１のデータ格納状況を判断し、ＦＩＦ
Ｏがフルである場合にはステップＳ５１２に移行し、そ
うでない場合はステップＳ５１４に移行する（ステップ
Ｓ５０９）。

【００４４】ＦＩＦＯがフルでない場合、シーケンサ４
０２はデータ供給源からの次のデータを受信するため
に、内部シーケンスの続行を決定し（ステップＳ５１
４）、データ供給源にＢＵＳＹ解除信号をポート４０６
を介して送出する（ステップＳ５１５）。

【００４５】一方、ＦＩＦＯがフルの状態であったなら
ば、シーケンサ４０２は制御部に対し、ＦＩＦＯがフル
になったことを示す割り込み信号ＩＮＴを発生すると共
に、一時動作シーケンスを停止する（ステップＳ５１
２）。

【００４６】割り込み信号ＩＮＴを受けた制御部は、Ｆ
ＩＦＯ内部のデータをあらかじめ主記憶メモリに割り当
てられた受信バッファ領域に移動し、ＦＩＦＯ内部のデ
ータを処理すると共に、処理後にＦＩＦＯ内部のデータ
が空になった状態で、制御部はシーケンサ４０２に対し
て、処理の続行を指示する（ステップＳ５１３）。

【００４７】ステップＳ５１３で処理続行の指示を受け
たシーケンサ４０２は、パラレルインターフェースの仕
様に則ってシーケンス動作を継続し（ステップＳ５１
４）、ＢＵＳＹ解除信号をデータ供給源に返送し（ステ
ップＳ５１５）、つぎのステップＳ５０２のストローブ
受信可能状況に戻り、次のデータの着信に備える。

【００４８】一方、ステップＳ５０８でダイレクトコマ
ンドであると判断された場合、シーケンサ４０２は制御
部に対して、ダイレクトコマンドが着信したことを示す
割り込み信号ＩＮＴを発生し、そのシーケンス動作を一
時停止する（ステップＳ５１０）。

【００４９】ステップＳ５１０でダイレクトコマンドの
着信を示す割り込み信号ＩＮＴを受けた制御部は、ダイ
レクトコマンドに対応する各種の処理を行なうと共に、
現在のＦＩＦＯ内部のデータを、上記ステップＳ５１３
の処理と同様に受信バッファに移動し、処理終了後にシ
ーケンサ４０２に対して処理の続行を指示する（ステッ
プＳ５１１）。但し、このＦＩＦＯ４０１から受信バッ
ファへのデータ移動に際し、制御部側から見て最後のデ
ータはダイレクトコマンドのデータであり、一連の描画
データとは異なるので受信バッファに移動しないことは
言うまでもない。

【００５０】ステップＳ５１１で処理続行の指示を受け
たシーケンサ４０２は、パラレルインターフェースの仕
様に則りシーケンス動作を継続し（ステップＳ５１
４）、ＢＵＳＹ解除信号をデータ供給源に返送し（ステ
ップＳ５１５）、ステップＳ５０２のストローブ受信可
能状況に戻り、次のデータの着信に備える。

【００５１】以上示した処理をまとめると、通常描画デ
ータの場合の処理の流れとしては、ステップＳ５０１〜
Ｓ５０７までの処理後、ステップＳ５０８、Ｓ５０９、
Ｓ５１４、Ｓ５１５の後、Ｓ５０２に戻り、この一連の
動作で処理を繰り返し、ＦＩＦＯ４０１がフルになった
場合は、ステップＳ５０８、Ｓ５０９、Ｓ５１２、Ｓ５
１３、Ｓ５１４、Ｓ５１５の後、Ｓ５０２に戻る。一
方、上記処理の流れ（Ｓ５０８、Ｓ５０９、Ｓ５１４、
Ｓ５１５からＳ５０２に戻る繰り返し）の中で、ダイレ
クトコマンドが着信した場合には、ステップＳ５０８、
Ｓ５１０、Ｓ５１１、Ｓ５１４、Ｓ５１５の後、Ｓ５０
２に戻る。 ［変形例］変形例のインターフェース制御装置について
説明する。前記第１実施例では、データ供給源とプリン
タとのインターフェースとして、パラレルインターフェ
ースを例に挙げ、その信号変化の動作シーケンスを図２
に示したが、これに限定されるわけではない。

【００５２】図３は変形例の動作シーケンスを示すフロ
ーチャートである。まず、制御部はダイレクトコマンド
に相当するデータ列をラッチ４０３にセットし、初期設
定を行なう（ステップＳ６０１）。初期設定終了後にプ
リンタはレディ状態となり、データ供給源よりデータが
パラレルインターフェースに定めるストローブ信号と共
に送出され、ストローブ信号を受信する（ステップＳ６
０２）。

【００５３】ストローブ信号の受信タイミングで（イン
ターフェース仕様に依存）、データラッチ４０５にパラ
レルインターフェースのデータバス上のデータをラッチ
すると共に、シーケンサ４０２をスタートさせる（ステ
ップＳ６０３）。

【００５４】起動の掛かったシーケンサ４０２は、パラ
レルインターフェースの仕様に定めるタイミング（イン
ターフェース仕様に依存し、ここでは特に規定はしな
い）で、ポート４０６からデータ供給源に送出されるＢ
ＵＳＹ信号をアクティブにする（ステップＳ６０４）。

【００５５】また、シーケンサ４０２は、ラッチ４０５
にラッチされているデータをメモリであるＦＩＦＯ４０
１に記憶させる（ステップＳ６０５）。

【００５６】さらに、シーケンサ４０２はパラレルイン
ターフェースの仕様に定めるタイミングでデータ供給源
に送出されるＡＣＫ信号をポート４０６を用いてアクテ
ィブにする（ステップＳ６０６）。

【００５７】ステップＳ６０４〜ステップＳ６０６間
に、ラッチ４０５にラッチされたデータは、既にラッチ
４０３にラッチされているダイレクトコマンドを表すデ
ータとコンパレータ４０４によって比較されており、そ
の結果をコンパータ４０４が出力し、シーケンサ４０２
はその結果をサンプリングする（ステップＳ６０７）。

【００５８】ステップＳ６０７のサンプリングによりダ
イレクトコマンドであるか否かを判別し（ステップＳ６
０８）、ダイレクトコマンドである場合にはステップＳ
６１０に移行し、そうでない場合にはステップＳ６０９
に移行する。

【００５９】ダイレクトコマンドでないと判断したシー
ケンサ４０２は、同様にＦＩＦＯ４０１のデータ格納状
況を判断し、ＦＩＦＯがフルである場合にはステップＳ
６１２に移行し、そうでない場合にはステップＳ６１４
に移行する（ステップＳ６０９）。

【００６０】シーケンサ４０２はＦＩＦＯがフルでない
場合、データ供給源からの次のデータを受信するため
に、内部シーケンスの続行を決定し（ステップＳ６１
４）、データ供給源にポート４０６を介してＢＵＳＹ解
除信号を送出する（ステップＳ６１５）。

【００６１】ステップＳ６０９でＦＩＦＯがフルの状態
であったならば、シーケンサ４０２は制御部に対し、Ｆ
ＩＦＯ４０１がフルになったことを示す割り込み信号Ｉ
ＮＴを発生すると共に、一時動作シーケンスを停止する
（ステップＳ６１２）。

【００６２】割り込み信号ＩＮＴを受けた制御部は、Ｆ
ＩＦＯ内部のデータをあらかじめ主記憶メモリに割り当
ててある受信バッファ領域に移動し、ＦＩＦＯ４０１内
部のデータを処理すると共に、処理後にＦＩＦＯ内部の
データが空になった状態で、制御部はシーケンサ４０２
に対して、処理の続行を指示する（ステップＳ６１
３）。

【００６３】ステップＳ６１３で処理続行の指示を受け
たシーケンサ４０２は、パラレルインターフェースの仕
様に則りシーケンス動作を継続し（ステップＳ６１
４）、ＢＵＳＹ解除信号をデータ供給源に返送し（ステ
ップＳ６１５）、ステップＳ６０２のストローブ受信可
能状況に戻り、次のデータの着信に備える。

【００６４】ステップＳ６０８でダイレクトコマンドと
判断された場合、シ一ケンサ４０２は制御部に対してダ
イレクトコマンドを着信したことを示す割り込み信号Ｉ
ＮＴを発生し、そのシーケンス動作を一時停止する（ス
テップＳ６１０）。

【００６５】ステップＳ６１０でダイレクトコマンドの
着信を示す割り込み信号を受けた制御部は、ダイレクト
コマンドに対応する各種の処理を行なうと共に、現在の
ＦＩＦＯ４０１のデータを上記ステップＳ６１３と同様
に受信バッファに移動し、処理終了後にシーケンサ４０
２に対して処理の続行を指示する（ステップＳ６１
１）。但し、このＦＩＦＯ４０１から受信バッファへの
データ移動に際し、制御部側から見て最後のデータはダ
イレクトコマンドのデータであり、一連の描画データと
は異なるので受信バッファへは移動しないことは言うま
でもない。

【００６６】ステップＳ６１１で処理続行の指示を受け
たシーケンサ４０２は、パラレルインターフェースの仕
様に則りシーケンス動作を続行し（ステップＳ６１
４）、ＢＵＳＹ解除信号をデータ供給源に返送し（ステ
ップＳ６１５）、ステップＳ６０２のストローブ受信可
能状況に戻り、次のデータの着信に備える。

【００６７】以上示した処理をまとめると、通常描画デ
ータの場合の処理の流れとしては、ステップＳ６０１〜
Ｓ６０７までの処理後、Ｓ６０８、Ｓ６０９、Ｓ６１
４、Ｓ６１５の後、Ｓ６０２へ戻り、この一連の動作に
て処理を繰り返しＦＩＦＯ４０１がフルになった場合
は、Ｓ６０８、Ｓ６０９、Ｓ６１２、Ｓ６１３、Ｓ６１
４、Ｓ６１５の後、Ｓ６０２に戻る。一方上記の処理の
流れ（Ｓ６０８、Ｓ６０９、Ｓ６１４、Ｓ６１５からＳ
６０２へ戻る繰り返し）の中で、ダイレクトコマンドが
着信した場合には、Ｓ６０８、Ｓ６１０、Ｓ６１１、Ｓ
６１４、Ｓ６１５の後、Ｓ６０２となる。

【００６８】本実施例では、前記第１実施例の図２に示
す動作シーケンスと較べてＢＵＳＹ−ＡＣＫ−ＦＩＦＯ
格納のシーケンスの順序が異なるだけで、他は全て同じ
であり、パラレルインターフェースに定める各信号の仕
様を満たしていればそのシーケンス順序を特に限定する
ものではない。 ［他の変形例］他の変形例のインターフェース制御装置
について説明する。図４は他の変形例の動作シーケンス
を示すフローチャートである。他の変形例のインターフ
ェース制御装置はＦＩＦＯ４０１にデータを格納するタ
イミングを変えることに特徴を有する。

【００６９】まず、制御部はダイレクトコマンドに相当
するデータ列をラッチ４０３にセットし、初期設定を行
う（ステップＳ７０１）。

【００７０】初期設定終了後にプリンタはレディ状態と
なり、データ供給源よりデータがパラレルインターフェ
ースに定めるストローブ信号と共に送出され、ストロー
ブ信号を受信する（ステップＳ７０２）。ストローブ信
号の受信タイミングで（インターフェース仕様に依
存）、ラッチ４０５にパラレルインターフェースのデー
タバス上のデータをラッチすると共に、シーケンサ４０
２をスタートさせる（ステップＳ７０３）。

【００７１】起動の掛かったシーケンサ４０２は、パラ
レルインターフェースの仕様に定めるタイミング（イン
ターフェース仕様に依存し、ここでは特に規定はしな
い）でポート４０６からデータ供給源に送出されるＢＵ
ＳＹ信号をアクティブにする（ステップＳ７０４）。

【００７２】シーケンサ４０２はパラレルインターフェ
ースの仕様に定めるタイミングでデータ供給源に送出さ
れるＡＣＫ信号をポート４０６を介してアクティブにす
る（ステップＳ７０５）。

【００７３】ステップＳ７０４〜Ｓ７０５の間に、ラッ
チ４０５にラッチされたデータは、既にラッチ４０３に
ラッチされているダイレクトコマンドを表すデータと比
較されており、その結果、データ供給源より受信したデ
ータがダイレクトコマンドであるか否かをコンパレータ
４０４が出力し、シーケンサ４０２はその結果をサンプ
リングする（ステップＳ７０６）。

【００７４】シーケンサ４０２は、ステップＳ７０６で
ダイレクトコマンドであるか否かを判別し（ステップＳ
７０７）、ダイレクトコマンドである場合にステップＳ
７１０に、そうでない場合にはステップＳ７０８に移行
する。ステップＳ７０７でダイレクトコマンドでないと
判断された場合、ラッチ４０５にラッチされているデー
タをＦＩＦＯ４０１に格納する（ステップＳ７０８）。

【００７５】シーケンサ４０２は、同様にＦＩＦＯ４０
１のデータ格納状況を判断し（ステップＳ７０９）、Ｆ
ＩＦＯ４０１がフルである場合にはステップＳ７１２に
移行し、そうでない場合にはステップＳ７１４に移行す
る。

【００７６】一方、ＦＩＦＯがフルでない場合には、デ
ータ供給源からつぎのデータを受信するために内部シー
ケンスの続行を決定し（ステップＳ７１４）、データ供
給源にポート４０６を介してＢＵＳＹ解除信号を送出す
る（ステップＳ７１５）。

【００７７】また、ステップＳ７０９でＦＩＦＯ４０１
がフルの状態であったならば、シーケンサ４０２は制御
部に対し、ＦＩＦＯ４０１がフルになったことを示す割
り込み信号ＩＮＴを発生すると共に、一時動作シーケン
スを停止する（ステップＳ７１２）。

【００７８】割り込み信号ＩＮＴを受けた制御部は、Ｆ
ＩＦＯ４０１内部のデータをあらかじめ主記憶メモリに
割り当ててある受信バッファ領域に移動し、ＦＩＦＯ４
０１内部のデータを処理すると共に、処理後、すなわち
ＦＩＦＯ４０１内部のデータが空になった状態で、制御
部はシーケンサ４０２に対して、処理の続行を指示する
（ステップＳ７１３）。

【００７９】処理続行の指示を受けたシーケンサ４０２
は、パラレルインターフェースの仕様に則りシーケンス
動作を継続し（ステップＳ７１４）、ＢＵＳＹ解除信号
をデータ供給源に返送し（ステップＳ７１５）、ステッ
プＳ７０２のストローブ受信可能状況に戻ってつぎのデ
ータの着信に備える。

【００８０】ステップＳ７０７でダイレクトコマンドで
あると判断された場合には、シーケンサ４０２は制御部
に対してダイレクトコマンドが着信したことを示す割り
込み信号ＩＮＴを発生し、そのシーケンス動作を一時停
止する（ステップＳ７１０）。

【００８１】ステップＳ７１０でダイレクトコマンドの
着信を示す割り込み信号ＩＮＴを受けた制御部は、ダイ
レクトコマンドに対応する各種の処理を行なうと共に、
現在のＦＩＦＯ４０１内部のデータを上記ステップＳ７
Ｉ３と同様に受信バッファに移動し、処理終了後にシー
ケンサ４０２に対して処理の続行を指示する（ステップ
Ｓ７１１）。ここで、前記第１実施例に示した場合とは
異なり、ＦＩＦＯ４０１に格納されているデータにはダ
イレクトコマンドのデータ列が含まれていないので、上
述のＦＩＦＯ４０１内部の最後のデータの無効処理は必
要ない。

【００８２】ステップＳ７１１で処理続行の指示を受け
たシーケンサ４０２は、パラレルインターフェースの仕
様に則りシーケンス動作を継続し（ステップＳ７１
４）、ＢＵＳＹ解除信号をデータ供給源に返送し（ステ
ップＳ７１５）、ステップＳ７０２のストローブ受信可
能状況に戻り、次のデータの着信に備える。

【００８３】以上示した処理をまとめると、通常描画デ
ータの場合の処理の流れとしては、ステップＳ７０１〜
Ｓ７０６までの処理後∵Ｓ７０７、Ｓ７０８、Ｓ７０
９、Ｓ７１４、Ｓ７１５の後、Ｓ７０２へ戻り、この一
連の動作にて処理を繰り返しＦＩＦＯ４０１がフルにな
った場合は、Ｓ７０７、Ｓ７０８、Ｓ７０９、Ｓ７１
２、７１３、Ｓ７１４、Ｓ７１５の後、Ｓ７０２に戻
る。一方上記の処理の流れ（Ｓ７０７、Ｓ７０８、Ｓ７
０９、Ｓ７１４、Ｓ７１５からＳ７０２に戻る繰り返
し）の中で、ダイレクトコマンドが着信した場合には、
Ｓ７０７、Ｓ７１０、Ｓ７１１、Ｓ７１４、Ｓ７１５の
後、Ｓ７０２に戻る。

【００８４】このように、ＦＩＦＯ４０１にデータを格
納するタイミングをダイレクトコマンドか否かを判断し
た後にしても、前記第１実施例と同様の効果を有する。 ［第２実施例］前記第１実施例およびその変形例では、
転送速度の向上のためにＦＩＦＯを用いて説明してきた
が、これに限定されるものではない。

【００８５】図５は第２実施例のインターフェース制御
装置の構成を示すブロック図である。図において、８０
１はプリンタ装置内に備わる主記憶メモリであり、具体
的にはＤＲＡＭ、ＳＲＡＭなどの素子からなるが、これ
に限定されるものではない。８０２は主記憶メモリ８０
１にＤＲＡＭを用いた場合にそのコントロールを行なう
ためのメモリコントローラである。

【００８６】８０３は受信したデータを主記憶メモリ８
０１に転送するためのＤＭＡであり、８０４はインター
フェースの動作シーケンスを制御するためのシーケンサ
である。

【００８７】８０５はあらかじめダイレクトコマンドに
相当するデータをＣＰＵ等の制御部が設定し保持してお
くためのラッチである。８０６はラッチ８０５の出力と
後述する受信データのラッチ８０８からのデータとを比
較し、その結果をシーケンサ部８０４に知らせるコンパ
レータである。

【００８８】８０７はラッチ８０８を主記憶メモリ８０
１にデータ転送する際にそのデータバスを開くためのバ
ッファ部であり、８０８はデータ供給源より受信したデ
ータを一時ラッチしておくためのラッチである。８０９
はデータ供給源への制御信号出力用ポートである。本実
施例では、パラレルインターフェースにおけるＢＵＳＹ
信号やＡＣＫ信号が出力される。

【００８９】図６はパラレルインターフェースの動作手
順を示すフローチャートである。まず、制御部はダイレ
クトコマンドに相当するデータ列をラッチ８０５にセッ
トすると共に、ＤＭＡ８０３に転送先アドレス、データ
数など必要な初期設定を行なう（ステップＳ９０１）。
尚、この場合、受信バッファを主記憶メモリ８０１内部
に想定しているので、転送先アドレスはＤＭＡ８０３か
ら見た主記憶メモリ８０１内の受信バッファアドレスと
なる。

【００９０】初期設定終了後にプリンタはレディ状態と
なり、データ供給源からデータがパラレルインターフェ
ースに定めるストローブ信号と共に送出され、プリンタ
はストローブ信号を受信する（ステップＳ９０２）。

【００９１】ストローブ信号の受信タイミングで（イン
ターフェース仕様に依存）、プリンタはラッチ８０８に
パラレルインターフェースのデータバス上のデータをラ
ッチすると共に、シーケンサ８０４をスタートさせる
（ステップＳ９０３）。

【００９２】起動の掛かったシーケンサ８０４は、パラ
レルインターフェースの仕様に定めるタイミング（イン
ターフェース仕様に依存し、ここでは特に規定はしな
い）で、ポート８０９からデータ供給源に送出されるＢ
ＵＳＹ信号をアクティブにする（ステップＳ９０４）。
同様に、シーケンサ８０４はパラレルインターフェース
の仕様に定めるタイミングでポート８０９からデータ供
給源に送出されるＡＣＫ信号をアクティブにする（ステ
ップＳ９０５）。

【００９３】ステップＳ９０４〜Ｓ９０５の処理の間
に、ラッチ８０８にラッチされたデータは、既にラッチ
８０５にラッチされているダイレクトコマンドを表すデ
ータと、コンパレータ８０６で比較されており、その結
果、データ供給源より受信したデータがダイレクトコマ
ンドであるか否かをコンパレータ８０６が出力し、シー
ケンサ８０４はその結果をサンプリングする（ステップ
Ｓ９０６）。

【００９４】シーケンサ８０４は、ステップ９０６でダ
イレクトコマンドであるか否かを判別し（ステップＳ９
０７）、ダイレクトコマンドである場合にはステップＳ
９１０に移行し、そうでない場合にはステップＳ９０８
に移行する。

【００９５】ダイレクトコマンドでないと判断したシー
ケンサ８０４は、ＤＭＡ８０３を起動し（ステップＳ９
０８）、あらかじめ初期設定（ステップＳ９０１）で設
定された内容に従ってラッチ８０８にラッチされている
データを主記憶メモリ８０１に格納する（ステップＳ９
０９）。このとき、ＤＭＡ８０３はバッファ８０７を開
き、ラッチ８０８→バッファ８０７→メモリコントロー
ラ８０２→主記憶メモリ８０１のパスでデータを受信バ
ッファに格納することになる。

【００９６】ステップＳ９０９でデータを格納した後、
シーケンサ８０４はパラレルインターフェースに定める
各信号の動作シーケンスを開始すべくステップＳ９１２
に移行し、ＢＵＳＹ解除信号をポート８０９を操作して
出力する（ステップＳ９１３）。

【００９７】一方、ステップＳ９０７でダイレクトコマ
ンドであると判断された場合は、インターフェース部の
動作シーケンスを一時停止し、制御部（ＣＰＵ）に割り
込みを掛ける（ステップＳ９１０）。割り込みの掛かっ
た制御部（ＣＰＵ）は、入力されたダイレクトコマンド
に対応した各種の処理を行なう（ステップＳ９１１）。
ここで、ダイレクトコマンドのデータの場合には、受信
バッファへの受信データ格納動作を行わないのでＤＭＡ
には起動を掛けないことになる。

【００９８】ダイレクトコマンドの処理が制御部（ＣＰ
Ｕ）によって行なわれた（ステップＳ９１１）後、その
処理終了を受けてシーケンサ８０４はシーケンス動作を
再開し（ステップＳ９１２）、ポート８０９を介してＢ
ＵＳＹ解除信号をデータ供給源側に送出する（ステップ
Ｓ９１３）。

【００９９】尚、シーケンサ８０４がその動作の再開を
行うきっかけ、すなわち制御部（ＣＰＵ）からの処理再
開要求の具体的手法については特に限定するものではな
い。

【０１００】以上の処理をまとめると、通常描画データ
の場合の処理の流れとしては、ステップＳ９０１〜Ｓ９
０６までの処理後、Ｓ９０７、Ｓ９０８、Ｓ９０９、Ｓ
９１２、Ｓ９１３の後、Ｓ９０２へ戻り、この一連の動
作にて処理を繰り返し、ダイレクトコマンドが着信した
場合には、Ｓ９０７、Ｓ９１０、Ｓ９１１、Ｓ９１２、
Ｓ９１３の後、Ｓ９０２に戻る。

【０１０１】また、前記実施例のＦＩＦＯのフル状態に
対応した制御部の動作をここでは示さなかったが、これ
に相当する動作を具体的に挙げれば、初期設定（ステッ
プＳ９０１）でＤＭＡ８０３にセットしたデータ転送長
のデータの転送が終了した場合であり、この場合の制御
部の動作としては、ＤＭＡよりデータ転送終了と共に割
り込みが掛かり、それと共にシーケンサ８０４の動作が
一時停止し、制御部が受信バッファ内のデータを処理し
た後、再びＤＭＡにパラメータをセットし、シーケンサ
８０４にシーケンス継続を指示することになる。

【０１０２】また、ＤＭＡの場合のＢＵＳＹ，ＡＣＫの
シーケンスについても、ＦＩＦＯを用いた場合と同様に
その動作順については、パラレルインターフェースの仕
様に則っていれば良く、特に限定されることはない。

【０１０３】上記実施例ではデータ供給源とプリンタ側
のインターフェースの具体例としてパラレルインターフ
ェース（セントロインターフェース）を想定して説明し
てきたが、これに限定されるものではない。

【０１０４】また、ダイレクトコマンドに相当するデー
タ列が８ビットであると仮定しているが、これに限定さ
れるものではなく、８ビット未満である場合であれば、
図１のラッチ４０３、図５のラッチ８０５のダイレクト
コマンドのデータビット幅をそれに合わせると共に、コ
ンパレータ４０４、８０６の比較ビット幅とを、ダイレ
クトコマンド幅に合わせることで対応できる。

【０１０５】逆にダイレクトコマンド幅が８ビットを上
回る場合については、８ビット未満の対応と同様に、今
度はダイレクトコマンドのラッチ、コンパレー夕の双方
のビット幅の拡張することで対応できる。あるいは、本
実施例での説明では１シーケンスサイクル８ビットの動
作を基本として説明しているが、これを２シーケンスサ
イクルを１処理単位とすることで１６ビットまで対応可
能となり（この場合中間部に入力データの一時保持のた
めのラッチを付加する必要がある）、ダイレクトコマン
ドそのもののビット幅に左右されずに対応可能である。

【０１０６】シーケンサ４０２、８０４については、そ
の具体的実現手段を限定するものではなく、ＰＬＤ等と
そのコンパイラ語を用いて作成しても良いし、ワンチッ
プマイコンの様なもので同等の処理を実現しても良い。

【０１０７】図中用いてきたＦＩＦＯやＤＭＡについて
も、その容量や形式を特に限定するものではない。

【０１０８】

【発明の効果】本発明の請求項１に係るインターフェー
ス制御装置によれば、情報処理装置から前記データを受
信する際に、データ指定手段により特定のデータが指定
され、データ比較手段により該指定された特定のデータ
と前記情報処理装置からのデータとを比較し、該比較結
果に応じて、シーケンス変更手段により前記受信したデ
ータの処理を変更するので、プリンタ側制御部のソフト
ウェアの負荷を低減しつつ、高速な非キューイングシー
ケンスの処理を維持できる。

【０１０９】請求項２に係るインターフェース制御装置
によれば、前記印刷装置は、受信したデータを解析して
イメージデータを生成する描画イメージ生成手段と、該
生成されたイメージデータを格納するメモリ手段と、該
格納されたイメージデータを出力する出力手段とを備え
るので、ＰＤＬ系の印刷装置においてもプリンタ側制御
部のソフトウェアの負荷を低減しつつ、高速な非キュー
イングシーケンスの処理を維持できる。

【０１１０】請求項３に係るインターフェース制御方法
によれば、受信したデータに基づきイメージデータを出
力する印刷装置に設けられたインターフェース制御装置
によって情報処理装置から前記データを受信するインタ
ーフェース制御方法において、特定のデータが指定さ
れ、該指定された特定のデータと前記情報処理装置から
のデータとを比較し、該比較結果に応じて、前記受信し
たデータの処理を変更するので、プリンタ側制御部のソ
フトウェアの負荷を低減しつつ、高速な非キューイング
シーケンスの処理を維持できる。

【０１１１】請求項４に係る印刷装置によれば、情報処
理装置からデータを受信するインターフェース手段と、
該インターフェース手段を介して受信したデータを解析
してイメージデータを生成する描画イメージ生成手段
と、該生成されたイメージデータを格納するメモリ手段
と、該格納されたイメージデータを出力する出力手段と
を備えた印刷装置において、前記インターフェース手段
は、特定のデータが指定されるデータ指定手段と、該指
定された特定のデータと前記情報処理装置からのデータ
とを比較するデータ比較手段と、該比較結果に応じて、
前記受信したデータの処理を変更するシーケンス変更手
段とを備えるので、ソフトウェアの負荷を低減しつつ、
高速な非キューイングシーケンスの処理を維持できる。

【０１１２】請求項５に係る印刷システムによれば、情
報処理装置および印刷装置を備え、前記情報処理装置か
らデータを受信するインターフェース手段と、該インタ
ーフェース手段を介して受信したデータを解析してイメ
ージデータを生成する描画イメージ生成手段と、該生成
されたイメージデータを格納するメモリ手段と、該格納
されたイメージデータを出力する出力手段とを備えた印
刷システムにおいて、前記インターフェース手段は、特
定のデータが指定されるデータ指定手段と、該指定され
た特定のデータと前記情報処理装置からのデータとを比
較するデータ比較手段と、該比較結果に応じて、前記受
信したデータの処理を変更するシーケンス変更手段とを
備えるので、プリンタ側制御部のソフトウェアの負荷を
低減しつつ、高速な非キューイングシーケンスの処理を
維持できる。

【０１１３】請求項６に係るインターフェース制御装置
によれば、前記受信したデータをバッファメモリに格納
するので、転送速度を向上させてキューイングシーケン
スおよび非キューイングシーケンスを高速に処理でき
る。

【０１１４】請求項８に係るインターフェース制御装置
によれば、前記比較結果に応じて、前記受信したデータ
を転送手段により主記憶メモリに転送するので、インタ
ーフェースに容量の大きいバッファメモリを設けなくて
もキューイングシーケンスおよび非キューイングシーケ
ンスを高速に処理できる。

【図面の簡単な説明】

【図１】第１実施例のインターフェース制御装置の構成
を示すブロック図である。

【図２】パラレルインターフェースの動作手順を示すフ
ローチャートである。

【図３】変形例の動作シーケンスを示すフローチャート
である。

【図４】他の変形例の動作シーケンスを示すフローチャ
ートである。

【図５】第２実施例のインターフェース制御装置の構成
を示すブロック図である。

【図６】パラレルインターフェースの動作手順を示すフ
ローチャートである。

【図７】従来のプリンタシステムの概略的な構成を示す
説明図である。

【図８】非キューイングシーケンスの処理手順を示すフ
ローチャートである。

【図９】パラレルインターフェースのハードウェアの構
成を示すブロック図である。

【符号の説明】

４０１ ＦＩＦＯ ４０２、８０４ シーケンサ ４０４、８０６ コンパレータ ４０３、４０５、８０５、８０８ ラッチ ８０１ 主記憶メモリ ８０３ ＤＭＡ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 受信したデータに基づきイメージデータ
   を出力する印刷装置に設けられ、情報処理装置から前記
   データを受信するインターフェース制御装置において、 特定のデータが指定されるデータ指定手段と、 該指定された特定のデータと前記情報処理装置からのデ
   ータとを比較するデータ比較手段と、 該比較結果に応じて、前記受信したデータの処理を変更
   するシーケンス変更手段とを備えたことを特徴とするイ
   ンターフェース制御装置。
2. 【請求項２】 前記印刷装置は、受信したデータを解析
   してイメージデータを生成する描画イメージ生成手段
   と、 該生成されたイメージデータを格納するメモリ手段と、 該格納されたイメージデータを出力する出力手段とを備
   えたことを特徴とする請求項１記載のインターフェース
   制御装置。
3. 【請求項３】 受信したデータに基づきイメージデータ
   を出力する印刷装置に設けられたインターフェース制御
   装置によって情報処理装置から前記データを受信するイ
   ンターフェース制御方法において、 特定のデータが指定され、 該指定された特定のデータと前記情報処理装置からのデ
   ータとを比較し、 該比較結果に応じて、前記受信したデータの処理を変更
   することを特徴とするインターフェース制御方法。
4. 【請求項４】 情報処理装置からデータを受信するイン
   ターフェース手段と、 該インターフェース手段を介して受信したデータを解析
   してイメージデータを生成する描画イメージ生成手段
   と、 該生成されたイメージデータを格納するメモリ手段と、 該格納されたイメージデータを出力する出力手段とを備
   えた印刷装置において、 前記インターフェース手段は、 特定のデータが指定されるデータ指定手段と、 該指定された特定のデータと前記情報処理装置からのデ
   ータとを比較するデータ比較手段と、 該比較結果に応じて、前記受信したデータの処理を変更
   するシーケンス変更手段とを備えたことを特徴とする印
   刷装置。
5. 【請求項５】 情報処理装置および印刷装置を備え、 前記情報処理装置からデータを受信するインターフェー
   ス手段と、 該インターフェース手段を介して受信したデータを解析
   してイメージデータを生成する描画イメージ生成手段
   と、 該生成されたイメージデータを格納するメモリ手段と、 該格納されたイメージデータを出力する出力手段とを備
   えた印刷システムにおいて、 前記インターフェース手段は、 特定のデータが指定されるデータ指定手段と、 該指定された特定のデータと前記情報処理装置からのデ
   ータとを比較するデータ比較手段と、 該比較結果に応じて、前記受信したデータの処理を変更
   するシーケンス変更手段とを備えたことを特徴とする印
   刷システム。
6. 【請求項６】 前記受信したデータをバッファメモリに
   格納することを特徴とする請求項１記載のインターフェ
   ース制御装置。
7. 【請求項７】 前記バッファメモリはＦＩＦＯであるこ
   とを特徴とする請求項６記載のインターフェース制御装
   置。
8. 【請求項８】 前記比較結果に応じて、前記受信したデ
   ータを転送手段により主記憶メモリに転送することを特
   徴とする請求項１記載のインターフェース制御装置。
9. 【請求項９】 前記転送手段はＣＰＵであることを特徴
   とする請求項８記載のインターフェース制御装置。
10. 【請求項１０】 前記転送手段はＤＭＡであることを特
    徴とする請求項８記載のインターフェース制御装置。