JPH0832451A - 入力データの同時サンプリング方法 - Google Patents
入力データの同時サンプリング方法Info
- Publication number
- JPH0832451A JPH0832451A JP6167692A JP16769294A JPH0832451A JP H0832451 A JPH0832451 A JP H0832451A JP 6167692 A JP6167692 A JP 6167692A JP 16769294 A JP16769294 A JP 16769294A JP H0832451 A JPH0832451 A JP H0832451A
- Authority
- JP
- Japan
- Prior art keywords
- multiplexer
- input
- signals
- group
- time series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【目的】各入力にそれぞれに備えていたサンプルホール
ド回路を1個のサンプルホールド回路にして、複数入力
の同時サンプリングできるデータ入力部を提供すること
にある。 【構成】同じ入力データを2組入力するマルチプレクサ
10と、その出力をAD変換し、上記の2組の入力(時
系列的には全く逆の順番)からその平均値を求める。 【効果】本発明によれば、各入力毎に備えているサンプ
ルホールド回路が不要となり、かつ、全入力の同時サン
プリングも維持しつつ、小型・高信頼度,低コスト,低
消費電力な回路(システム)が実現できる。
ド回路を1個のサンプルホールド回路にして、複数入力
の同時サンプリングできるデータ入力部を提供すること
にある。 【構成】同じ入力データを2組入力するマルチプレクサ
10と、その出力をAD変換し、上記の2組の入力(時
系列的には全く逆の順番)からその平均値を求める。 【効果】本発明によれば、各入力毎に備えているサンプ
ルホールド回路が不要となり、かつ、全入力の同時サン
プリングも維持しつつ、小型・高信頼度,低コスト,低
消費電力な回路(システム)が実現できる。
Description
【0001】
【産業上の利用分野】本発明は、複数のアナログ信号を
デジタル量に変換するシステムに係り、特に、複数のア
ナログ信号を逐次サンプリングし、そのデータをデジタ
ル演算信号処理により全入力の同時サンプリングを実現
する方法に関する。
デジタル量に変換するシステムに係り、特に、複数のア
ナログ信号を逐次サンプリングし、そのデータをデジタ
ル演算信号処理により全入力の同時サンプリングを実現
する方法に関する。
【0002】
【従来の技術】近年、電力系統においては、保護継電器
としてデジタルリレーが開発され、電圧,電流等の信号
を一定時間間隔でサンプリングしたデータをデジタル演
算処理し、その結果を用いて系統事故を検出し、遮断器
等で系統遮断することにより系統を保護している。
としてデジタルリレーが開発され、電圧,電流等の信号
を一定時間間隔でサンプリングしたデータをデジタル演
算処理し、その結果を用いて系統事故を検出し、遮断器
等で系統遮断することにより系統を保護している。
【0003】従来提案されているこの種のデジタルリレ
ーの入力部の構成は、平成4年電気学会全国大会No.1
298に記載されているように、入力される複数のアナ
ログ信号のそれぞれに、折返し誤差防止用アナログフィ
ルタ,サンプルホールド回路を対応させた後、マルチプ
レクサにより各アナログ信号を交互に取り出してAD変
換器でデジタル信号化し、デジタル・シグナル・プロセ
ッサで高調波除去(デジタルフィルタリング)を行い、
その処理データをデジタル信号処理部に用いて電力系統
の計測・制御・保護を行っている。
ーの入力部の構成は、平成4年電気学会全国大会No.1
298に記載されているように、入力される複数のアナ
ログ信号のそれぞれに、折返し誤差防止用アナログフィ
ルタ,サンプルホールド回路を対応させた後、マルチプ
レクサにより各アナログ信号を交互に取り出してAD変
換器でデジタル信号化し、デジタル・シグナル・プロセ
ッサで高調波除去(デジタルフィルタリング)を行い、
その処理データをデジタル信号処理部に用いて電力系統
の計測・制御・保護を行っている。
【0004】
【発明が解決しようとする課題】近年、高度情報化社会
の進展に伴って、電力系統の計測・制御並びに保護リレ
ーのアルゴリズムが高度化し、入力信号に対する高速サ
ンプリング,高分解能化の要求が高まってきている。
の進展に伴って、電力系統の計測・制御並びに保護リレ
ーのアルゴリズムが高度化し、入力信号に対する高速サ
ンプリング,高分解能化の要求が高まってきている。
【0005】ところが、これらの要求を満足しようとす
ると、高速、かつ、高分解能のサンプルホールド回路
(素子)が必要となり、従来と同様の構成では、消費電
力が大きくなり、かつ、コストが高くなるという問題が
あった。
ると、高速、かつ、高分解能のサンプルホールド回路
(素子)が必要となり、従来と同様の構成では、消費電
力が大きくなり、かつ、コストが高くなるという問題が
あった。
【0006】また、複数入力の同時サンプリングを実現
するために、各入力に対してそれぞれ1個ずつサンプル
ホールド回路を備える必要があるために、アナログ入力
回路が小型化できないこと、また複数のサンプルホール
ド回路を用いることで信頼度の向上も図れないという問
題があった。
するために、各入力に対してそれぞれ1個ずつサンプル
ホールド回路を備える必要があるために、アナログ入力
回路が小型化できないこと、また複数のサンプルホール
ド回路を用いることで信頼度の向上も図れないという問
題があった。
【0007】本発明の目的は、複数入力の同時サンプリ
ングのために各入力にそれぞれ備えているサンプルホー
ルド回路をなくして、低消費電力,低コスト,小型・高
信頼度な電力系統計測・制御・保護用アナログ入力部を
提供することにある。
ングのために各入力にそれぞれ備えているサンプルホー
ルド回路をなくして、低消費電力,低コスト,小型・高
信頼度な電力系統計測・制御・保護用アナログ入力部を
提供することにある。
【0008】
【課題を解決するための手段】複数のアナログ信号を2
重化し、前記2重化されたアナログ信号のそれぞれを第
1群と第2群とに分けてマルチプレクサに入力し、該マ
ルチプレクサからサンプリング周期毎に前記第1群のア
ナログ信号を時系列で取り出し、該サンプリング周期と
同一周期内で前記第2群から前記第1群のアナログ信号
の時系列と逆の時系列で取り出した後、AD変換を行
い、該AD変換した前記第1群のデジタル信号と前記第
2群のデジタル信号の同一入力信号同志の平均値を求め
る。
重化し、前記2重化されたアナログ信号のそれぞれを第
1群と第2群とに分けてマルチプレクサに入力し、該マ
ルチプレクサからサンプリング周期毎に前記第1群のア
ナログ信号を時系列で取り出し、該サンプリング周期と
同一周期内で前記第2群から前記第1群のアナログ信号
の時系列と逆の時系列で取り出した後、AD変換を行
い、該AD変換した前記第1群のデジタル信号と前記第
2群のデジタル信号の同一入力信号同志の平均値を求め
る。
【0009】また複数のアナログ信号をマルチプレクサ
に入力し、該マルチプレクサからサンプリング周期毎に
第1群のアナログ信号を時系列で取り出し、該サンプリ
ング周期と同一周期内で前記第1群のアナログ信号の時
系列と逆の時系列で第2群のアナログ信号を取り出した
後、AD変換を行い、該AD変換した前記第1群のデジ
タル信号と前記第2群のデジタル信号の同一入力信号同
志の平均値を求める。さらに複数のアナログ信号をマル
チプレクサに入力し、奇数サンプリング周期毎に前記ア
ナログ信号を時系列で取り出しAD変換した第1デジタ
ル信号と、偶数サンプリング周期毎に前記奇数サンプリ
ング周期毎に取り出したアナログ信号の時系列と逆の時
系列で前記マルチプレクサに入力されたアナログ信号を
取り出しAD変換した第2デジタル信号との平均値を求
める。
に入力し、該マルチプレクサからサンプリング周期毎に
第1群のアナログ信号を時系列で取り出し、該サンプリ
ング周期と同一周期内で前記第1群のアナログ信号の時
系列と逆の時系列で第2群のアナログ信号を取り出した
後、AD変換を行い、該AD変換した前記第1群のデジ
タル信号と前記第2群のデジタル信号の同一入力信号同
志の平均値を求める。さらに複数のアナログ信号をマル
チプレクサに入力し、奇数サンプリング周期毎に前記ア
ナログ信号を時系列で取り出しAD変換した第1デジタ
ル信号と、偶数サンプリング周期毎に前記奇数サンプリ
ング周期毎に取り出したアナログ信号の時系列と逆の時
系列で前記マルチプレクサに入力されたアナログ信号を
取り出しAD変換した第2デジタル信号との平均値を求
める。
【0010】
【作用】サンプリング周期を短くすれば直線近似が成り
立つから、その近似領域内で互いに異なる同一入力デー
タ同志の平均値を求めれば、複数のアナログ信号が同時
刻にサンプリングされたとみなすことができる。
立つから、その近似領域内で互いに異なる同一入力デー
タ同志の平均値を求めれば、複数のアナログ信号が同時
刻にサンプリングされたとみなすことができる。
【0011】
【実施例】以下、本発明を実施例に基づいて説明する。
図1は本発明を適用したAD変換システムの一例で、4
つのアナログの入力データV1〜V4をデジタル量に変
換する場合について説明する。アナログ入力データV1
〜V4は、それぞれ折返し誤差防止用アナログフィルタ
1〜折返し誤差防止用アナログフィルタ4を介した後、
図のように2つに分岐させて、アナログ入力データがV
1,V2,V3,V4,V4′,V3′,V2′,V
1′の順にマルチプレクサ10からセレクトされるよう
に接続する。ここでV1′,V2′,V3′,V4′は
それぞれV1,V2,V3,V4と同じ信号であるが取
り込まれる時間にずれがあるため、他の符号で表わし
た。本実施例のポイントは、アナログ入力データV1〜
アナログ入力データV4の時系列とは逆の順序でアナロ
グ入力データV4〜アナログ入力データV1をマルチプ
レクサ10に追加した点にある。
図1は本発明を適用したAD変換システムの一例で、4
つのアナログの入力データV1〜V4をデジタル量に変
換する場合について説明する。アナログ入力データV1
〜V4は、それぞれ折返し誤差防止用アナログフィルタ
1〜折返し誤差防止用アナログフィルタ4を介した後、
図のように2つに分岐させて、アナログ入力データがV
1,V2,V3,V4,V4′,V3′,V2′,V
1′の順にマルチプレクサ10からセレクトされるよう
に接続する。ここでV1′,V2′,V3′,V4′は
それぞれV1,V2,V3,V4と同じ信号であるが取
り込まれる時間にずれがあるため、他の符号で表わし
た。本実施例のポイントは、アナログ入力データV1〜
アナログ入力データV4の時系列とは逆の順序でアナロ
グ入力データV4〜アナログ入力データV1をマルチプ
レクサ10に追加した点にある。
【0012】タイミング発生制御回路50からの制御信
号aはマルチプレクサ10の切替え信号で、また制御信
号bは、マルチプレクサ10から出力される信号をサン
プルホールド回路20でサンプルホールドするためのサ
ンプルホールド指令信号である。制御信号cはサンプル
ホールドされた信号をAD変換器30でデジタル変換す
るためのAD変換指令信号、そして制御信号dはAD変
換出力データをマイクロコンピュータ内蔵のデジタル演
算装置40内のメモリに書き込むためのデータ書込み指
令信号である。なおプログラムメモリ,データメモリの
図示は省略した。そして、デジタル演算装置40は、電
力系統の計測,制御,保護演算を行う。次に図2を用い
て動作,処理を説明する。図2(a)はマルチプレクサ
10の切替え信号で(図2以降の図中のマルチプレクサ
はMPXと略称する)、具体的には図3の(a)に示す
ように3ビットの8進カウンタ出力である。3ビットの
理由は図1に示したように、マルチプレクサ10には8
個のアナログデータV1,V2,V3,V4,V4,V
3,V2,V1が入力されるからである。従ってマルチ
プレクサ10の出力は、図2(b)となる。
号aはマルチプレクサ10の切替え信号で、また制御信
号bは、マルチプレクサ10から出力される信号をサン
プルホールド回路20でサンプルホールドするためのサ
ンプルホールド指令信号である。制御信号cはサンプル
ホールドされた信号をAD変換器30でデジタル変換す
るためのAD変換指令信号、そして制御信号dはAD変
換出力データをマイクロコンピュータ内蔵のデジタル演
算装置40内のメモリに書き込むためのデータ書込み指
令信号である。なおプログラムメモリ,データメモリの
図示は省略した。そして、デジタル演算装置40は、電
力系統の計測,制御,保護演算を行う。次に図2を用い
て動作,処理を説明する。図2(a)はマルチプレクサ
10の切替え信号で(図2以降の図中のマルチプレクサ
はMPXと略称する)、具体的には図3の(a)に示す
ように3ビットの8進カウンタ出力である。3ビットの
理由は図1に示したように、マルチプレクサ10には8
個のアナログデータV1,V2,V3,V4,V4,V
3,V2,V1が入力されるからである。従ってマルチ
プレクサ10の出力は、図2(b)となる。
【0013】図2(c)はマルチプレクサ10により時
系列化された入力信号に対するサンプルホールド指令信
号のタイミングで、図2(d)はAD変換指令信号のタ
イミング、図2(e)はAD変換出力(デジタル値)を
デジタル演算装置40内のメモリへ書き込むための書込
み信号である。
系列化された入力信号に対するサンプルホールド指令信
号のタイミングで、図2(d)はAD変換指令信号のタ
イミング、図2(e)はAD変換出力(デジタル値)を
デジタル演算装置40内のメモリへ書き込むための書込
み信号である。
【0014】図2(f)は図1のデジタル演算装置40
内の演算の概要を示すもので、時系列化された入力デー
タに対して次のような演算処理(信号処理)を行って、
全入力の同時刻サンプリングを実現するものである。す
なわち、データV1に対しては数1、データV2に対し
ては数2、データV3に対しては数3、データV4に対
しては数4をそれぞれ実行(演算処理)する。
内の演算の概要を示すもので、時系列化された入力デー
タに対して次のような演算処理(信号処理)を行って、
全入力の同時刻サンプリングを実現するものである。す
なわち、データV1に対しては数1、データV2に対し
ては数2、データV3に対しては数3、データV4に対
しては数4をそれぞれ実行(演算処理)する。
【0015】 (V1n+V1′n)/2 …(数1) (V2n+V2′n)/2 …(数2) (V3n+V3′n)/2 …(数3) (V4n+V4′n)/2 …(数4) 複数の入力が上記演算を行うことにより、全入力同時刻
サンプリングされることを図4を用いて説明する。なお
説明を簡単にするため、データV1〜データV4は全く
同じアナログ信号を用いたときの例で説明する。図には
時系列的にサンプルされた入力データV1,V2,V
3,V4,V4′,V3′,V2′,V1′が示されて
いる。これらの各値を用いて数1〜数4を演算すれば、
データV1〜データV4のそれぞれは図中の数値Aにな
るから、データV1〜データV4を同時刻でサンプリン
グしたと同等になることが理解されよう。
サンプリングされることを図4を用いて説明する。なお
説明を簡単にするため、データV1〜データV4は全く
同じアナログ信号を用いたときの例で説明する。図には
時系列的にサンプルされた入力データV1,V2,V
3,V4,V4′,V3′,V2′,V1′が示されて
いる。これらの各値を用いて数1〜数4を演算すれば、
データV1〜データV4のそれぞれは図中の数値Aにな
るから、データV1〜データV4を同時刻でサンプリン
グしたと同等になることが理解されよう。
【0016】これは、データV1〜データV4が正弦波
(例えば50Hz,60Hz)であっても、高速サンプリン
グすれば、すなわち、サンプリング周期が短くなればな
るほど(サンプリング周波数が高くなればなるほど)、
直線近似が成り立ち、上記の直線近似の精度が高くな
る。
(例えば50Hz,60Hz)であっても、高速サンプリン
グすれば、すなわち、サンプリング周期が短くなればな
るほど(サンプリング周波数が高くなればなるほど)、
直線近似が成り立ち、上記の直線近似の精度が高くな
る。
【0017】従って、データV1〜データV4に対して
時系列的にV1,V2,V3,V4,V4′,V3′,
V2′,V1′となるようマルチプレクサ10に入力
し、数1〜数4を実行すれば、データV1〜データV4
を同時刻サンプリングした値と一致するから、全入力同
時サンプリングができる。なお図2(g)は全入力の同
時サンプリングを実現後、演算装置40が、電力用の計
測,制御,保護などの演算をするときの処理可能なタイ
ミングを示すものである。
時系列的にV1,V2,V3,V4,V4′,V3′,
V2′,V1′となるようマルチプレクサ10に入力
し、数1〜数4を実行すれば、データV1〜データV4
を同時刻サンプリングした値と一致するから、全入力同
時サンプリングができる。なお図2(g)は全入力の同
時サンプリングを実現後、演算装置40が、電力用の計
測,制御,保護などの演算をするときの処理可能なタイ
ミングを示すものである。
【0018】次に他の実施例について図5を用いて説明
する。図5で用いた符号は図1の装置と同一である。さ
らに制御信号b,c,dの作用は図1と全く同一であ
る。しかし、制御信号aは図3(b)と図6(a)に示
すように2ビットで、図1とは異なる。これは図5のマ
ルチプレクサ10の入力が、データV1〜データV4の
4入力しかないから、マルチプレクサの切替え信号aと
して、4進のアップ/ダウンカウンタを用いれば良いか
らである。このカウンタは図3(b)からもわかるよう
に、0,1,2,3,3,2,1,0と出力するので、
そのままマルチプレクサ10の切替え信号として使え、
マルチプレクサ10からは図6(b)が出力されるか
ら、図2(b)と全く同一になる。なお、図6(b),
(c),(d),(e),(f)もそれぞれ図2(b),
(c),(d),(e),(f)と同一であるので、その後の
説明は省略する。また図6(g)は全入力の同時サンプ
リングを実現後、演算装置40が、電力用の計測,制
御,保護などの演算をするときの処理可能なタイミング
を示すものである。
する。図5で用いた符号は図1の装置と同一である。さ
らに制御信号b,c,dの作用は図1と全く同一であ
る。しかし、制御信号aは図3(b)と図6(a)に示
すように2ビットで、図1とは異なる。これは図5のマ
ルチプレクサ10の入力が、データV1〜データV4の
4入力しかないから、マルチプレクサの切替え信号aと
して、4進のアップ/ダウンカウンタを用いれば良いか
らである。このカウンタは図3(b)からもわかるよう
に、0,1,2,3,3,2,1,0と出力するので、
そのままマルチプレクサ10の切替え信号として使え、
マルチプレクサ10からは図6(b)が出力されるか
ら、図2(b)と全く同一になる。なお、図6(b),
(c),(d),(e),(f)もそれぞれ図2(b),
(c),(d),(e),(f)と同一であるので、その後の
説明は省略する。また図6(g)は全入力の同時サンプ
リングを実現後、演算装置40が、電力用の計測,制
御,保護などの演算をするときの処理可能なタイミング
を示すものである。
【0019】以上述べた2つの実施例は、1つのサンプ
リング周期中にある複数データを用い、その周期内でデ
ータの同時サンプリングを演算により実現するものであ
る。次に、サンプリング時刻が異なるデータを用いて複
数の入力データの同時サンプリングを実現する実施例に
ついて説明する。回路構成は図5と全く同一であるが、
マルチプレクサ10の切替え信号aが異なる。
リング周期中にある複数データを用い、その周期内でデ
ータの同時サンプリングを演算により実現するものであ
る。次に、サンプリング時刻が異なるデータを用いて複
数の入力データの同時サンプリングを実現する実施例に
ついて説明する。回路構成は図5と全く同一であるが、
マルチプレクサ10の切替え信号aが異なる。
【0020】マルチプレクサ10の切替え信号aの波形
を図3(c)と図7(a)に示す。すなわち、4進(2
ビット)のアップ/ダウンカウンタの出力を使用する
が、サンプリング周期毎にアップとダウンを切替えるよ
うにする。そうすると、マルチプレクサ10の出力は図
7(b)に示すようになる。すなわち、n時刻のサンプ
リング時刻では、V1,V2,V3,V4の順で時系列
的に出力されるが、次の(n+1)時刻ではV4,V3,
V2,V1の順で出力されるのである。なお図7(c),
(d),(e)はそれぞれ図2(c),(d),(e)とそれ
ぞれ同一である。図7(f)はデジタル演算装置40内
の演算の概要を示すもので、時系列化された入力データ
に対して次のような演算処理(信号処理)を行って、全
入力の同時刻サンプリングを実現するものである。すな
わち、データV1に対しては数1、データV2に対して
は数2、データV3に対しては数3、データV4に対し
ては数4をそれぞれ実行(演算処理)する。
を図3(c)と図7(a)に示す。すなわち、4進(2
ビット)のアップ/ダウンカウンタの出力を使用する
が、サンプリング周期毎にアップとダウンを切替えるよ
うにする。そうすると、マルチプレクサ10の出力は図
7(b)に示すようになる。すなわち、n時刻のサンプ
リング時刻では、V1,V2,V3,V4の順で時系列
的に出力されるが、次の(n+1)時刻ではV4,V3,
V2,V1の順で出力されるのである。なお図7(c),
(d),(e)はそれぞれ図2(c),(d),(e)とそれ
ぞれ同一である。図7(f)はデジタル演算装置40内
の演算の概要を示すもので、時系列化された入力データ
に対して次のような演算処理(信号処理)を行って、全
入力の同時刻サンプリングを実現するものである。すな
わち、データV1に対しては数1、データV2に対して
は数2、データV3に対しては数3、データV4に対し
ては数4をそれぞれ実行(演算処理)する。
【0021】そして図7(f)はデジタル演算装置40内
の演算の概要を示すもので、n時刻サンプリングではn
時刻にサンプリングしたデータV1n,V2n,V3n,
V4nと、n−1時刻にサンプリングしたデータV
4n-1,V3n-1,V2n-1,V1n-1とを用いて、データ
V1,V2,V3,V4のそれぞれに対して数5,数
6,数7,数8を演算する。
の演算の概要を示すもので、n時刻サンプリングではn
時刻にサンプリングしたデータV1n,V2n,V3n,
V4nと、n−1時刻にサンプリングしたデータV
4n-1,V3n-1,V2n-1,V1n-1とを用いて、データ
V1,V2,V3,V4のそれぞれに対して数5,数
6,数7,数8を演算する。
【0022】 (V1n+V1n-1)/2 …(数5) (V2n+V2n-1)/2 …(数6) (V3n+V3n-1)/2 …(数7) (V4n+V4n-1)/2 …(数8) また(n+1)時刻サンプリングでは、データV1,V
2,V3,V4のそれぞれに対して数9,数10,数1
1,数12を演算する。
2,V3,V4のそれぞれに対して数9,数10,数1
1,数12を演算する。
【0023】 (V1n+1+V1n)/2 …(数9) (V2n+1+V2n)/2 …(数10) (V3n+1+V3n)/2 …(数11) (V4n+1+V4n)/2 …(数12) このようにサンプリング周期毎に入力をセレクトする順
番が異なるよう、(n+2)時刻以降のサンプリングも
全く同様の処理をくり返し実行するものである。なお、
この実施例ではサンプリング時刻よりも前の時刻のデー
タも演算に使用するため、演算装置40内のメモリに残
しておく必要があることはもちろんである。そして、サ
ンプリング周波数が十分高ければ、複数入力を第1サン
プリング周期に時系列化し、第2サンプリング周期には
第1サンプリング周期に時系列化した順番と全く逆の順
番で時系列化したデータを用いて、平均値を求めれば、
全入力同時サンプリングと同等の数値を得ることができ
る。
番が異なるよう、(n+2)時刻以降のサンプリングも
全く同様の処理をくり返し実行するものである。なお、
この実施例ではサンプリング時刻よりも前の時刻のデー
タも演算に使用するため、演算装置40内のメモリに残
しておく必要があることはもちろんである。そして、サ
ンプリング周波数が十分高ければ、複数入力を第1サン
プリング周期に時系列化し、第2サンプリング周期には
第1サンプリング周期に時系列化した順番と全く逆の順
番で時系列化したデータを用いて、平均値を求めれば、
全入力同時サンプリングと同等の数値を得ることができ
る。
【0024】なお図7(g)は全入力の同時サンプリン
グを実現後、演算装置40が、電力用の計測,制御,保
護などの演算をするときの処理可能なタイミングを示す
ものである。
グを実現後、演算装置40が、電力用の計測,制御,保
護などの演算をするときの処理可能なタイミングを示す
ものである。
【0025】
【発明の効果】本発明によれば、各入力毎に備えていた
サンプルホールド回路が各入力共通に使用する1個のサ
ンプルホールド回路だけになるので、多数のアナログ入
力をデジタル量に変換する場合でも、(1)小型・高信頼
性回路の実現化、(2)低コスト回路の実現化、(3)低消
費電力の実現化が図れる。
サンプルホールド回路が各入力共通に使用する1個のサ
ンプルホールド回路だけになるので、多数のアナログ入
力をデジタル量に変換する場合でも、(1)小型・高信頼
性回路の実現化、(2)低コスト回路の実現化、(3)低消
費電力の実現化が図れる。
【0026】上記の効果は、高速サンプリング(高速
化),高分解能化(16ビット精度など)が要求される
近年、さらには、将来の技術動向からみても、その効果
は非常に大きく、今後その効果は増々増大する。
化),高分解能化(16ビット精度など)が要求される
近年、さらには、将来の技術動向からみても、その効果
は非常に大きく、今後その効果は増々増大する。
【図1】本発明の実施例のブロック構成である。
【図2】本発明の実施例の制御信号のタイミング及び演
算内容である。
算内容である。
【図3】マルチプレクサ切替え信号の波形である。
【図4】本発明の実現性を説明する図面である。
【図5】他の実施例のブロック構成である。
【図6】他の実施例の制御信号のタイミング及び演算内
容である。
容である。
【図7】他の実施例の制御信号のタイミング及び演算内
容である。
容である。
10…マルチプレクサ、20…サンプルホールド回路、
30…AD変換器、40…デジタル演算装置、50…タ
イミング発生制御回路。
30…AD変換器、40…デジタル演算装置、50…タ
イミング発生制御回路。
Claims (3)
- 【請求項1】複数のアナログ信号を2重化し、前記2重
化されたアナログ信号のそれぞれを第1群と第2群とに
分けてマルチプレクサに入力し、該マルチプレクサから
サンプリング周期毎に前記第1群のアナログ信号を時系
列で取り出し、該サンプリング周期と同一周期内で前記
第2群から前記第1群のアナログ信号の時系列と逆の時
系列で取り出した後、AD変換を行い、該AD変換した
前記第1群のデジタル信号と前記第2群のデジタル信号
の同一入力信号同志の平均値を求めることを特徴とする
入力データの同時サンプリング方法。 - 【請求項2】複数のアナログ信号をマルチプレクサに入
力し、該マルチプレクサからサンプリング周期毎に第1
群のアナログ信号を時系列で取り出し、該サンプリング
周期と同一周期内で前記第1群のアナログ信号の時系列
と逆の時系列で第2群のアナログ信号を取り出した後、
AD変換を行い、該AD変換した前記第1群のデジタル
信号と前記第2群のデジタル信号の同一入力信号同志の
平均値を求めることを特徴とする入力データの同時サン
プリング方法。 - 【請求項3】複数のアナログ信号をマルチプレクサに入
力し、奇数サンプリング周期毎に前記アナログ信号を時
系列で取り出しAD変換した第1デジタル信号と、偶数
サンプリング周期毎に前記奇数サンプリング周期毎に取
り出したアナログ信号の時系列と逆の時系列で前記マル
チプレクサに入力されたアナログ信号を取り出しAD変
換した第2デジタル信号との平均値を求めることを特徴
とする入力データの同時サンプリング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06167692A JP3127723B2 (ja) | 1994-07-20 | 1994-07-20 | 保護リレー |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06167692A JP3127723B2 (ja) | 1994-07-20 | 1994-07-20 | 保護リレー |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0832451A true JPH0832451A (ja) | 1996-02-02 |
JP3127723B2 JP3127723B2 (ja) | 2001-01-29 |
Family
ID=15854469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06167692A Expired - Fee Related JP3127723B2 (ja) | 1994-07-20 | 1994-07-20 | 保護リレー |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3127723B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013526217A (ja) * | 2010-04-26 | 2013-06-20 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 2次のダイナミックエレメントローテーション方式 |
JP2014022990A (ja) * | 2012-07-19 | 2014-02-03 | Denso Corp | Ad変換回路 |
-
1994
- 1994-07-20 JP JP06167692A patent/JP3127723B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013526217A (ja) * | 2010-04-26 | 2013-06-20 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 2次のダイナミックエレメントローテーション方式 |
JP2014022990A (ja) * | 2012-07-19 | 2014-02-03 | Denso Corp | Ad変換回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3127723B2 (ja) | 2001-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017141430A1 (ja) | 事故波形記録装置 | |
JPH0832451A (ja) | 入力データの同時サンプリング方法 | |
US5412386A (en) | Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs | |
US7477174B2 (en) | Method for digital sampling and corresponding implementation device | |
JP3073536B2 (ja) | 中性子束計測装置 | |
JPS6264213A (ja) | 保護リレ−の入力変換回路 | |
JPH08149681A (ja) | デジタル形保護リレーのa/d変換部監視装置 | |
SU705671A1 (ru) | Преобразователь напр жени в код | |
JPH01107612A (ja) | ディジタル保護継電器 | |
JPS58151813A (ja) | 多相多段継電装置 | |
SU962985A1 (ru) | Устройство дл съема информации с сеточной электромодели | |
JP3842329B2 (ja) | A/dコンバータ | |
SU1228054A1 (ru) | Устройство дл автоматического контрол прецизионных делителей | |
JPS628061A (ja) | 交流計測装置 | |
SU627503A1 (ru) | Устройство дл сжати информации | |
RU2208800C2 (ru) | Устройство для измерения электрической мощности и энергии | |
SU409269A1 (ru) | Преобразователь угол —код12 | |
SU630627A1 (ru) | Преобразователь двоичных дес тиразр дных чисел в двоично-дес тичные | |
SU742955A1 (ru) | Устройство централизованного контрол | |
SU1746390A1 (ru) | Устройство дл определени признаков изображени | |
SU949668A1 (ru) | Устройство дл считывани графической информации | |
SU773508A1 (ru) | Входное устройство цифрового мультиметра | |
SU1203554A1 (ru) | Устройство дл распознавани образов | |
JP2002185321A (ja) | 複数入力チャンネルの入力信号処理装置 | |
JPS6029029A (ja) | Ad変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |